CN110736909A - 半导体器件封装检测方法、计算机设备及可读存储介质 - Google Patents
半导体器件封装检测方法、计算机设备及可读存储介质 Download PDFInfo
- Publication number
- CN110736909A CN110736909A CN201910992348.6A CN201910992348A CN110736909A CN 110736909 A CN110736909 A CN 110736909A CN 201910992348 A CN201910992348 A CN 201910992348A CN 110736909 A CN110736909 A CN 110736909A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- slope
- comparison result
- waveform
- thermal resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请提供了一种半导体器件封装检测方法、计算机设备及可读存储介质，首先对待测半导体器件的热阻特征参数施加测试激励，并采集待测半导体器件的热阻特征参数的测试波形；然后将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果；最后基于所述比对结果确定所述半导体器件的封装是否存在缺陷。本申请采用上述方法，在检测时只需对待测半导体器件的热阻特征参数施加测试激励，并将采集的所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，从而确定所述半导体器件的封装是否存在缺陷。避免了测试过程中加入专门的热阻测试项，节约测试时间，进而提高测试效率，同时还能够降低测试成本。
Description
技术领域
本申请涉及半导体检测技术领域，特别是涉及半导体器件封装检测方法、计算机设备及可读存储介质。
背景技术
近年来，半导体器件作为工业自动化、交通运输、智能电网、新能源等领域的核心零部件，其可靠性相关的研究已经成为国际国内高等院校、科研机构及大中型高新企业研究的热点。半导体器件的结温是决定其寿命的关键参数，研究表明60％的半导体器件失效都是由于内部结温过高造成的，几乎所有的功率器件机械失效都源于结温波动引起的功率循环和热循环。
半导体器件在大功率工作时的结温，除了外部散热条件外，由其封装的热阻决定。因此其封装的质量决定了半导体器件在大功率工作时的可靠性。而对于有高可靠性要求的半导体器件，必须要测试其封装是否存在缺陷。一般的，半导体芯片与封装导热基底连接的缺陷(如空洞等)，表现为瞬态热阻的增大。
传统检测此类缺陷的方法，是使用专用的热阻测试设备，同时在测试流程中需加入专门的热阻测试项，占用了测试时间，降低了测试效率。
发明内容
基于此，有必要针对传统半导体器件封装检测方法，需要使用专用的热阻测试设备，同时在测试流程中需加入专门的热阻测试项，占用了测试时间，降低了测试效率的问题，提供一种半导体器件封装检测方法、计算机设备及可读存储介质。
一种半导体器件封装检测方法，包括：
对待测半导体器件的热阻特征参数施加测试激励，并采集所述待测半导体器件的热阻特征参数的测试波形；
将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果；
基于所述比对结果确定所述半导体器件的封装是否存在缺陷。
在其中一个实施例中，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤包括：
若比对结果为所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形不相同，则确定所述半导体器件的封装存在缺陷；
若比对结果为所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形相同，则确定所述半导体器件的封装不存在缺陷。
在其中一个实施例中，将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果的步骤包括：
按照预设算法获取所述测试波形中上升沿波形在当前温度的斜率，得到第一斜率；
按照所述预设算法获取所述预设上升沿波形的在当前温度的斜率，得到第二斜率；
将所述第一斜率与所述第二斜率进行比对，得到所述比对结果。
在其中一个实施例中，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤包括：
若所述比对结果为所述第一斜率与所述第二斜率不相同，所述第一斜率大于或等于零，且所述第一斜率小于所述第二斜率，则确定所述半导体器件的封装存在缺陷。
在其中一个实施例中，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤还包括：
若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率小于零，则确定所述半导体器件的封装存在缺陷。
在其中一个实施例中，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤还包括：
若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率大于所述第二斜率，则确定所述半导体器件的封装存在缺陷；
若所述比对结果为所述第一斜率与所述第二斜率相同，则确定所述半导体器件的封装不存在缺陷。
在其中一个实施例中，所述对待测半导体器件的热阻特征参数施加测试激励的步骤包括：
对所述待测半导体器件的热阻特征参数施加脉冲电流或电压激励。
在其中一个实施例中，所述热阻特征参数至少包括场效应管的漏极与源极之间导通时的电阻或三极管饱和时集电极与发射极之间的电压。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一项实施例所述方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项实施例所述的方法的步骤。
与现有技术相比，上述半导体器件封装检测方法、计算机设备及可读存储介质，首先对待测半导体器件的热阻特征参数施加测试激励，并采集待测半导体器件的热阻特征参数的测试波形；然后将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果；最后基于所述比对结果确定所述半导体器件的封装是否存在缺陷。本申请采用上述方法，在检测时只需对待测半导体器件的热阻特征参数施加测试激励，并将采集的所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，从而确定所述半导体器件的封装是否存在缺陷。避免了测试过程中加入专门的热阻测试项，节约测试时间，进而提高测试效率，同时还能够降低测试成本。
附图说明
图1为本申请一实施例提供的半导体器件封装检测方法的流程图；
图2为本申请一实施例提供的半导体功率器件热阻特征参数的正常测试波形；
图3为本申请一实施例提供的半导体功率器件热阻特征参数的不正常测试波形一；
图4为本申请一实施例提供的半导体功率器件热阻特征参数的不正常测试波形二；
图5为本申请一实施例提供的半导体功率器件热阻特征参数的不正常测试波形三；
图6为本申请一实施例提供的VCEsat参数的测试条件及随结温的变化图；
图7为本申请一实施例提供的IGBT封装无缺陷时的VCEsat参数实测波形；
图8为本申请一实施例提供的IGBT封装有缺陷时的VCEsat参数实测波形；
图9为本申请一实施例提供的计算机设备的内部结构框图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参见图1，本申请一实施例提供一种半导体器件封装检测方法，包括：
S102：对待测半导体器件的热阻特征参数施加测试激励，并采集所述待测半导体器件的热阻特征参数的测试波形。
在一个实施例中，所述半导体器件的某些参数需要在大功率测试条件下测试，且这些参数的测试结果是对温度敏感的。即需要大功率测试条件的温度敏感的测试参数满足了表征热阻的条件即为所述热阻特征参数。
在一个实施例中，所述热阻特征参数可至少包括RDS(场效应管的漏极与源极之间导通时的电阻)，或VCEsat(三极管饱和时集电极与发射极之间的电压)，或VCEsat(IGBT饱和时集电极与发射极之间的电压)。即若所述待测半导体器件包含IGBT或三级管，则所述热阻特征参数为VCEsat。若所述待测半导体器件包含MOS管，则所述热阻特征参数为RDS(ON)。也就是说，一种半导体器件对应一个热阻特征参数。
在一个实施例中，可通过上位机控制电压电流源(VI源)对所述待测半导体器件的热阻特征参数施加测试激励。具体的，若所述热阻特征参数为VCEsat，则可通过电压电流源对所述待测半导体器件的热阻特征参数施加脉冲电流激励。所述热阻特征参数为RDS(ON)，则可通过电压电流源对所述待测半导体器件的热阻特征参数施加脉冲电压激励。即所述电压电流源(VI源)可根据所述待测半导体器件的热阻特征参数不同，施加不同的测试激励。通过对所述待测半导体器件的热阻特征参数施加测试激励，并采集所述测试波形，可避免使用专用的热阻测试设备，大大降低了测试成本。
S104：将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果。
在一个实施例中，可通过所述上位机将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果。具体的，在所述上位机控制所述电压电流源(VI源)对所述待测半导体器件的热阻特征参数施加测试激励后，可采集所述待测半导体器件的热阻特征参数的测试波形。在采集到所述测试波形后，可通过所述上位机将所述测试波形中上升沿波形与所述预设上升沿波形进行比对，并得到所述比对结果。
在一个实施例中，通过所述上位机将所述测试波形中上升沿波形与所述预设上升沿波形进行比对的方式可为斜率比对。在一个实施例中，所述测试波形中上升沿波形与所述预设上升沿波形之间也可采用其它方式进行比对，只要能够确定所述测试波形中上升沿波形与所述预设上升沿波形之间是否一样即可。通过这种比对方式，可避免了测试过程中加入专门的热阻测试项，从而节约测试时间，进而提高测试效率。
S106：基于所述比对结果确定所述半导体器件的封装是否存在缺陷。
在一个实施例中，在得到所述比对结果后，可通过所述上位机基于所述比对结果确定所述半导体器件的封装是否存在缺陷。具体的，若比对结果为所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形不相同，则可确定所述半导体器件的封装存在缺陷；若比对结果为所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形相同，则可确定所述半导体器件的封装不存在缺陷。
本实施例中，在检测时只需对所述待测半导体器件的热阻特征参数施加测试激励，并将采集的所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，从而确定所述半导体器件的封装是否存在缺陷。避免了测试过程中加入专门的热阻测试项，节约测试时间，进而提高测试效率，同时还能够降低测试成本。
在一个实施例中，将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果的步骤包括：按照预设算法获取所述测试波形中上升沿波形在当前温度的斜率，得到第一斜率；按照所述预设算法获取所述预设上升沿波形的在当前温度的斜率，得到第二斜率；将所述第一斜率与所述第二斜率进行比对，得到所述比对结果。
在一个实施例中，所述预设算法可以是斜率法。即可通过所述上位机按照所述预设算法获取所述测试波形中上升沿波形在当前温度的斜率，并得到第一斜率；同时可通过所述上位机按照所述预设算法获取所述预设上升沿波形的在当前温度的斜率，并得到第二斜率。然后可通过所述上位机将所述第一斜率与所述第二斜率在当前温度进行比对，并得到比对结果。
若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率大于或等于零、所述第一斜率小于所述第二斜率时，则可确定所述半导体器件的封装存在缺陷。如图2和图3所示，在图3中，所述测试波形中上升沿波形上升的过程中，所述第一斜率有发生改变，且改变后的所述第一斜率在某一温度时刻大于零，且小于所述第二斜率。也就是说，在上升沿波形上升的过程中，随着温度的变化，所述第一斜率与所述第二斜率相比，有发生改变。此时即可确定所述半导体器件的封装存在缺陷。
在一个实施例中，若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率小于零，则可确定所述半导体器件的封装存在缺陷。如图4所示，所述测试波形中上升沿波形上升的过程中，所述第一斜率有发生改变，且改变后的所述第一斜率在某一温度时刻小于零(如图4所示)，此时可确定所述半导体器件的封装存在缺陷。也就是说，在所述半导体器件的瞬态热阻增大时，所述热阻特征参数与温度的变化是负相关，即温度上升时所述热阻特征参数变小的测试波形。也即所述测试波形中上升沿波形存在“凹陷”的特征，此时可确定所述半导体器件的封装存在缺陷。
在一个实施例中，若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率大于所述第二斜率时，则可确定所述半导体器件的封装存在缺陷。如图5所示，所述测试波形中上升沿波形在上升的过程中，所述第一斜率有发生改变，且改变后的所述第一斜率在某一温度时刻大于所述第二斜率(如图5所示)，此时可确定所述半导体器件的封装存在缺陷。也就是说，在所述半导体器件的瞬态热阻增大时，所述热阻特征参数与温度的变化是正相关，即温度上升时所述热阻特征参数变大的测试波形。也即所述测试波形中上升沿波形存在“过冲”的特征，此时可确定所述半导体器件的封装存在缺陷。
在一个实施例中，若所述比对结果为所述第一斜率与所述第二斜率相同，则可确定所述半导体器件的封装不存在缺陷。也即所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形相同。
具体的，在在IGBT的测试中，所述热阻特征参数可为VCEsat参数。VCEsat参数的测试条件及随结温的变化如图6所示。由图6可知，VCEsat的测试功率(VCEsat*Ic)较大，并且VCEsat与温度正相关，满足作为热阻特征参数的条件。通过所述上位机采用上述检测方法得到IGBT封装无缺陷时的VCEsat参数实测波形如图7所示。在一个实施例中，通过所述上位机采用上述检测方法得到IGBT封装有缺陷时的VCEsat参数实测波形如图8所示。由图8可知，当IGBT封装存在缺陷时其瞬态热阻增大，由于VCEsat与温度为正相关，测试波形中上升沿波形表现的“过冲”特征体现了其封装缺陷。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种半导体器件封装检测方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本申请另一实施例提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一项实施例所述的方法的步骤。具体可包括：
步骤S1：对待测半导体器件的热阻特征参数施加测试激励，并采集所述待测半导体器件的热阻特征参数的测试波形；
步骤S2：将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果；
步骤S3：基于所述比对结果确定所述半导体器件的封装是否存在缺陷。
在一个实施例中，所述处理器执行所述计算机程序时还实现以下步骤：
按照预设算法获取所述测试波形中上升沿波形在当前温度的斜率，得到第一斜率；
按照所述预设算法获取所述预设上升沿波形的在当前温度的斜率，得到第二斜率；
将所述第一斜率与所述第二斜率进行比对，得到所述比对结果；
若所述比对结果为所述第一斜率与所述第二斜率不相同，所述第一斜率大于或等于零，且所述第一斜率小于所述第二斜率，则确定所述半导体器件的封装存在缺陷；
若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率小于零，则确定所述半导体器件的封装存在缺陷；
若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率大于所述第二斜率，则确定所述半导体器件的封装存在缺陷；
若所述比对结果为所述第一斜率与所述第二斜率相同，则确定所述半导体器件的封装不存在缺陷。
本申请另一实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项实施例所述的方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件封装检测方法，其特征在于，包括：
对待测半导体器件的热阻特征参数施加测试激励，并采集所述待测半导体器件的热阻特征参数的测试波形；
将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果；
基于所述比对结果确定所述半导体器件的封装是否存在缺陷。
2.如权利要求1所述的半导体器件封装检测方法，其特征在于，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤包括：
若比对结果为所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形不相同，则确定所述半导体器件的封装存在缺陷；
若比对结果为所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形相同，则确定所述半导体器件的封装不存在缺陷。
3.如权利要求1所述的半导体器件封装检测方法，其特征在于，将所述测试波形中上升沿波形与所述热阻特征参数的预设上升沿波形进行比对，得到比对结果的步骤包括：
按照预设算法获取所述测试波形中上升沿波形在当前温度的斜率，得到第一斜率；
按照所述预设算法获取所述预设上升沿波形的在当前温度的斜率，得到第二斜率；
将所述第一斜率与所述第二斜率进行比对，得到所述比对结果。
4.如权利要求3所述的半导体器件封装检测方法，其特征在于，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤包括：
若所述比对结果为所述第一斜率与所述第二斜率不相同，所述第一斜率大于或等于零，且所述第一斜率小于所述第二斜率，则确定所述半导体器件的封装存在缺陷。
5.如权利要求4所述的半导体器件封装检测方法，其特征在于，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤还包括：
若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率小于零，则确定所述半导体器件的封装存在缺陷。
6.如权利要求4所述的半导体器件封装检测方法，其特征在于，基于所述比对结果确定所述半导体器件的封装是否存在缺陷的步骤还包括：
若所述比对结果为所述第一斜率与所述第二斜率不相同，且所述第一斜率大于所述第二斜率，则确定所述半导体器件的封装存在缺陷；
若所述比对结果为所述第一斜率与所述第二斜率相同，则确定所述半导体器件的封装不存在缺陷。
7.如权利要求1所述的半导体器件封装检测方法，其特征在于，所述对待测半导体器件的热阻特征参数施加测试激励的步骤包括：
对所述待测半导体器件的热阻特征参数施加脉冲电流或电压激励。
8.如权利要求1-7任一项所述的半导体器件封装检测方法，其特征在于，所述热阻特征参数至少包括场效应管的漏极与源极之间导通时的电阻或三极管饱和时集电极与发射极之间的电压。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910992348.6A CN110736909B (zh) | 2019-10-18 | 2019-10-18 | 半导体器件封装检测方法、计算机设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910992348.6A CN110736909B (zh) | 2019-10-18 | 2019-10-18 | 半导体器件封装检测方法、计算机设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110736909A true CN110736909A (zh) | 2020-01-31 |
| CN110736909B CN110736909B (zh) | 2022-09-20 |
Family
ID=69269264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910992348.6A Active CN110736909B (zh) | 2019-10-18 | 2019-10-18 | 半导体器件封装检测方法、计算机设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110736909B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113740705A (zh) * | 2021-08-13 | 2021-12-03 | 海光信息技术股份有限公司 | 一种确定芯片测试工况的方法、装置及相关设备 |
| CN114388385A (zh) * | 2020-10-19 | 2022-04-22 | 珠海格力电器股份有限公司 | 半导体器件塑封料选取方法、装置、终端设备及存储介质 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1117136A (zh) * | 1995-08-11 | 1996-02-21 | 吉林大学 | 半导体激光器可靠性检测分析方法及其装置 |
| CN1296287A (zh) * | 1999-11-05 | 2001-05-23 | 日本电气株式会社 | 半导体器件检查装置 |
| US20020149388A1 (en) * | 2001-04-11 | 2002-10-17 | Cleston Messick | Method for the accurate electrical testing of semiconductor devices |
| CN1385888A (zh) * | 2001-05-15 | 2002-12-18 | 株式会社半导体能源研究所 | 半导体器件的测量、检查、制造方法及其检查装置 |
| US20040130021A1 (en) * | 2002-10-31 | 2004-07-08 | International Rectifier Corporation | High power silicon carbide and silicon semiconductor device package |
| CN1714295A (zh) * | 2002-10-29 | 2005-12-28 | 艾罗弗莱克斯国际有限公司 | 集成电路接触缺陷的测试方法和测试装置 |
| US20060214222A1 (en) * | 2003-05-20 | 2006-09-28 | Ashok Challa | Power semiconductor devices and methods of manufacture |
| US20070108991A1 (en) * | 2005-11-14 | 2007-05-17 | Semiconductor Components Industries, Llc. | Diagnostic circuit and method therefor |
| CN101167251A (zh) * | 2005-04-01 | 2008-04-23 | 雷声公司 | 集成智能功率开关 |
| CN101449175A (zh) * | 2007-06-11 | 2009-06-03 | 株式会社岛津制作所 | Tft阵列检查装置 |
| CN102445649A (zh) * | 2010-10-13 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 半导体芯片的测试结构及应用于测量电介质特性的方法 |
| CN102906563A (zh) * | 2010-06-03 | 2013-01-30 | 住友电气工业株式会社 | 半导体装置的制造方法 |
| CN105223488A (zh) * | 2015-10-21 | 2016-01-06 | 工业和信息化部电子第五研究所 | 基于结构函数的半导体分立器件封装质量检测方法及系统 |
| CN106443401A (zh) * | 2016-10-16 | 2017-02-22 | 北京工业大学 | 一种功率mos器件温升和热阻构成测试装置和方法 |
| CN108450018A (zh) * | 2015-12-18 | 2018-08-24 | Zf 腓德烈斯哈芬股份公司 | 用于探测包括半导体构件的功率电子设备的老化的方法和设备以及功率电子系统 |
| CN109738777A (zh) * | 2019-01-03 | 2019-05-10 | 北京工业大学 | 一种双极型晶体管器件热阻构成测量装置与方法 |
| CN110244211A (zh) * | 2019-07-12 | 2019-09-17 | 北京华峰测控技术股份有限公司 | 一种瞬态热阻测试电路 |
-
2019
- 2019-10-18 CN CN201910992348.6A patent/CN110736909B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1117136A (zh) * | 1995-08-11 | 1996-02-21 | 吉林大学 | 半导体激光器可靠性检测分析方法及其装置 |
| CN1296287A (zh) * | 1999-11-05 | 2001-05-23 | 日本电气株式会社 | 半导体器件检查装置 |
| US20020149388A1 (en) * | 2001-04-11 | 2002-10-17 | Cleston Messick | Method for the accurate electrical testing of semiconductor devices |
| CN1385888A (zh) * | 2001-05-15 | 2002-12-18 | 株式会社半导体能源研究所 | 半导体器件的测量、检查、制造方法及其检查装置 |
| CN1714295A (zh) * | 2002-10-29 | 2005-12-28 | 艾罗弗莱克斯国际有限公司 | 集成电路接触缺陷的测试方法和测试装置 |
| US20040130021A1 (en) * | 2002-10-31 | 2004-07-08 | International Rectifier Corporation | High power silicon carbide and silicon semiconductor device package |
| US20060214222A1 (en) * | 2003-05-20 | 2006-09-28 | Ashok Challa | Power semiconductor devices and methods of manufacture |
| CN101167251A (zh) * | 2005-04-01 | 2008-04-23 | 雷声公司 | 集成智能功率开关 |
| US20070108991A1 (en) * | 2005-11-14 | 2007-05-17 | Semiconductor Components Industries, Llc. | Diagnostic circuit and method therefor |
| CN101449175A (zh) * | 2007-06-11 | 2009-06-03 | 株式会社岛津制作所 | Tft阵列检查装置 |
| CN102906563A (zh) * | 2010-06-03 | 2013-01-30 | 住友电气工业株式会社 | 半导体装置的制造方法 |
| CN102445649A (zh) * | 2010-10-13 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 半导体芯片的测试结构及应用于测量电介质特性的方法 |
| CN105223488A (zh) * | 2015-10-21 | 2016-01-06 | 工业和信息化部电子第五研究所 | 基于结构函数的半导体分立器件封装质量检测方法及系统 |
| CN108450018A (zh) * | 2015-12-18 | 2018-08-24 | Zf 腓德烈斯哈芬股份公司 | 用于探测包括半导体构件的功率电子设备的老化的方法和设备以及功率电子系统 |
| CN106443401A (zh) * | 2016-10-16 | 2017-02-22 | 北京工业大学 | 一种功率mos器件温升和热阻构成测试装置和方法 |
| CN109738777A (zh) * | 2019-01-03 | 2019-05-10 | 北京工业大学 | 一种双极型晶体管器件热阻构成测量装置与方法 |
| CN110244211A (zh) * | 2019-07-12 | 2019-09-17 | 北京华峰测控技术股份有限公司 | 一种瞬态热阻测试电路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114388385A (zh) * | 2020-10-19 | 2022-04-22 | 珠海格力电器股份有限公司 | 半导体器件塑封料选取方法、装置、终端设备及存储介质 |
| CN113740705A (zh) * | 2021-08-13 | 2021-12-03 | 海光信息技术股份有限公司 | 一种确定芯片测试工况的方法、装置及相关设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110736909B (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gonzalez-Hernando et al. | Wear-out condition monitoring of IGBT and MOSFET power modules in inverter operation | |
| Nasrin et al. | Quantifying device degradation in live power converters using SSTDR assisted impedance matrix | |
| CN110376500B (zh) | 一种功率mos器件开启过程中瞬态温升在线测量方法 | |
| Strauss et al. | Measuring the junction temperature of an IGBT using its threshold voltage as a temperature sensitive electrical parameter (TSEP) | |
| CN106443401A (zh) | 一种功率mos器件温升和热阻构成测试装置和方法 | |
| CN110736909A (zh) | 半导体器件封装检测方法、计算机设备及可读存储介质 | |
| CN109709141B (zh) | 一种igbt温升和热阻构成测试装置和方法 | |
| US20220334170A1 (en) | Method and system for characterizing igbt module aging based on miner theory | |
| CN111856233B (zh) | 基于键合引线退化的igbt模块可靠性评估方法及装置 | |
| CN112858887A (zh) | 用于集成电路封装的分层缺陷检测方法 | |
| Sathik et al. | Online condition monitoring of IGBT modules using voltage change rate identification | |
| CN114563675A (zh) | 碳化硅金属氧化物半导体场效应晶体管结壳热阻测试方法 | |
| Yang et al. | A novel on-line IGBT junction temperature measurement method based on on-state voltage drop | |
| Davis et al. | Methodology and apparatus for rapid power cycle accumulation and in-situ incipient failure monitoring for power electronic modules | |
| CN114216581A (zh) | 一种短路工况下功率器件的实时结温无损测量方法 | |
| CN111398764B (zh) | 功率管电压测试方法、装置和测试电路 | |
| Sarkany et al. | Effect of power cycling parameters on predicted IGBT lifetime | |
| CN112327125B (zh) | 功率半导体器件结壳热阻状态监测方法、设备、存储介质 | |
| CN101806815A (zh) | 用于SiC MESFET直流测试的夹具 | |
| CN115508684A (zh) | 功率器件通态电阻测量电路及结温测量方法、系统 | |
| Ceccarelli et al. | Evaluating IGBT temperature evolution during short circuit operations using a TSEP-based method | |
| EP4396549A1 (en) | Method of measuring the junction temperature of a semiconductor device | |
| Ma et al. | Systematic study on temperature and time-varying characteristics of SiC MOSFET static parameters at 200° C | |
| Quitadamo et al. | A new technique to check the correct mounting of the power module heatsinks | |
| CN103499782A (zh) | 垂直双扩散金属氧化物半导体场效应晶体管的测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210827 Address after: 100071 7th floor, building 2, yard 1, Haiying Road, Fengtai District, Beijing Applicant after: BEIJING HUAFENG TEST & CONTROL TECHNOLOGY Co.,Ltd. Applicant after: Beijing Huafeng Equipment Technology Co.,Ltd. Address before: 100071 7th floor, building 2, yard 1, Haiying Road, Fengtai District, Beijing Applicant before: BEIJING HUAFENG TEST & CONTROL TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |