CN110718573B - 像素结构 - Google Patents

Abstract

一种像素结构，包括主动元件、第一平坦层、辅助电极、第二平坦层以及发光元件。主动元件位于基板上，主动元件包括漏极与源极。第一平坦层位于主动元件上。辅助电极位于第一平坦层上。第二平坦层位于辅助电极与第一平坦层上。发光元件包括依序设置于基板上的第一电极层、主动层与第二电极层，第一电极层位于第二平坦层上，并通过第一接触洞电性连接漏极或源极，第二电极层通过第二接触洞电性连接辅助电极。

Description

像素结构

技术领域

本公开涉及一种像素结构。

背景技术

有机电致发光装置是一种自发光性(Emissive)的显示器。由于有机电致发光装置具有广视角、高应答速度(约为液晶的百倍以上)、重量轻、可随硬件设备小型化及超薄化、高发光效率、高演色性(Color rendering index)以及面光源等特性。因此，有机电致发光装置具有极大的发展潜力，可望成为下一世代的新颖平面显示器。

上发光(top emission)显示为目前普遍应用在有机电致发光装置的显示技术之一，以提高像素的开口率。然而，传统的上发光显示技术具有薄电极厚度的制作难度高、电极阻值高以及当有机电致发光装置朝向大尺寸发展时有严重电源电压降(IR drop)等问题，这将会造成主动矩阵有机发光二极管(AMOLED)面板用的发光元件阵列的亮度不均。为了有效降低电源电压降，增设辅助电极则成为解决问题的另一个选择，但是辅助电极的增设往往会使元件布局面积大幅度的增加，而导致开口率的损失。

发明内容

本公开的实施例提供一种像素结构，像素结构具有第二平坦层，如此一来，使第一电极层在具有良好平坦度的表面上形成，从而提升发光元件的发光均匀度。第一电极层邻近辅助电极的一部分通过第二平坦层垫高而比辅助电极更远离基板，而有利于工艺时断开第一电极层及辅助电极之间的电性连接，解决第一电极层及辅助电极间短路的问题，从而提升工艺的良率及稳定性，并因此可缩短第一电极层及辅助电极沿第一方向的水平距离以及沿第二方向的水平距离，借此提升开口率。像素结构更具有位于辅助洞中的像素电极的第一部，借此可缩短第一电极层及辅助电极沿第一方向的水平距离以及沿第二方向的水平距离，借此提升开口率。

于一实施例中，一种像素结构包括主动元件、第一平坦层、辅助电极、第二平坦层以及发光元件。主动元件位于基板上，其中主动元件包括漏极与源极。第一平坦层位于主动元件上。辅助电极位于第一平坦层上。第二平坦层位于辅助电极与第一平坦层上。发光元件包括依序设置于基板上的第一电极层、主动层与第二电极层，第一电极层位于第二平坦层上，并通过第一接触洞电性连接漏极或源极，第二电极层通过第二接触洞电性连接辅助电极。

于一实施例中，一种像素结构包括主动元件、第一平坦层、辅助电极、发光元件以及像素定义层(PDL)。主动元件位于基板上，主动元件包括漏极。第一平坦层位于主动元件上。辅助电极位于第一平坦层上。发光元件包括依序设置于基板上的第一电极层、主动层与第二电极层，其中第一电极层通过第一接触洞与漏极电性连接。像素定义层位于第一电极层上，并具有第一部位于辅助洞内，辅助洞与第一接触洞彼此间隔一距离。

附图说明

阅读以下详细叙述并搭配对应的附图，可了解本公开的多个样态。需留意的是，附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上，所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。

图1A为根据一实施例的像素结构的俯视图；

图1B为沿图1A的线段Y-Y’的剖面示意图；

图1C为沿图1A的线段X-X’的剖面示意图；

图2A为根据另一实施例的像素结构的俯视图；

图2B为沿图2A的线段Y-Y’的剖面示意图；

图2C为沿图2A的线段X-X’的剖面示意图；

图3A为根据另一实施例的像素结构的俯视图；

图3B为沿图3A的线段Y-Y’的剖面示意图；以及

图3C为沿图3A的线段X-X’的剖面示意图。

附图标记说明：

10、10a、10b：像素结构

100：基板

102：辅助电极

104：像素定义层

106：发光元件

108：第一电极层

108P：部分

110：像素开口区

112：主动元件

114：第一平坦层

116：第二平坦层

118：栅极

120：栅极绝缘层

122：半导体层

124：层间介电层

126：漏极

128：源极

130：漏极区

132：源极区

134：通道区

136：无机绝缘层

138：主动层

140：第二电极层

142：容置空间

144：电子传输层

146：空穴传输层

148：空穴注入层

150：电子注入层

152：第一子层

154：第二子层

1040：第一部

1040a：顶部

1040b：底部

1042：第二部

AH：辅助洞

D1：第一方向

D2：第二方向

H：段差

HS1、HS2、HS3、HS4：水平距离

L1：长度

L2：延伸长度

L3：延伸长度

O：开口

T1、T2：厚度

TH1：第一接触洞

TH2：第二接触洞

W1、W2、W3、W4、W5、W6、W7：宽度

具体实施方式

以下将以附图及详细说明清楚说明本公开的构思，任何所属技术领域中技术人员在了解本公开的实施例后，当可由本公开所教示的技术，加以改变及修饰，其并不脱离本公开的构思与范围。举例而言，叙述“第一特征形成于第二特征上方或上”，于实施例中将包含第一特征及第二特征具有直接接触；且也将包含第一特征和第二特征为非直接接触，具有额外的特征形成于第一特征和第二特征之间。此外，本公开在多个范例中将重复使用元件标号以和/或文字。重复的目的在于简化与厘清，而其本身并不会决定多个实施例以和/或所讨论的配置之间的关系。

此外，方位相对词汇，如“在……之下”、“下面”、“下”、“上方”或“上”或类似词汇，在本文中为用来便于描述示出于附图中的一个元件或特征至另外的元件或特征的关系。方位相对词汇除了用来描述装置在附图中的方位外，其包含装置于使用或操作下的不同的方位。当装置被另外设置(旋转90度或者其他面向的方位)，本文所用的方位相对词汇同样可以相应地进行解释。

图1A为根据一实施例的像素结构10的俯视图。请参照图1A，像素结构10包括基板100、辅助电极102、像素定义层(PDL)104以及发光元件106(未示出)的第一电极层108。为方便解说，图上省略其他元件。第一电极层108与辅助电极102配置于基板100上，其中第一电极层108与辅助电极102彼此相隔一距离且彼此电性绝缘，换句话说，第一电极层108在基板100的垂直投影与辅助电极102在基板100的垂直投影相隔一距离。像素定义层104位于第一电极层108及辅助电极102上，像素定义层104定义多个像素开口区110，像素开口区110具有长轴与短轴，长轴平行于第一方向D1，短轴平行于第二方向D2，第一方向D1及第二方向D2正交，但本公开不以此为限。基板100的材质例如是玻璃、石英、有机聚合物或是金属等等，但不以此为限。

图1B为沿图1A的线段Y-Y’的剖面示意图。图1C为沿图1A的线段X-X’的剖面示意图。一并参照图1A至图1C，像素结构10还包括依序配置于基板100上的主动元件112、第一平坦层114、第二平坦层116以及发光元件106。第一平坦层114位于主动元件112上，辅助电极102位于第一平坦层114上，第一平坦层114具有平整的表面，可使形成于其上的膜层(例如辅助电极102)具有低的粗糙度。举例来说，第一平坦层114为具有绝缘性质的膜层，可例如为介电材料。第一平坦层114的材质可为无机材料、有机材料或其组合，无机材料例如是氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层。有机材料例如是聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料。

具体来说，主动元件112包括栅极118、栅极绝缘层120、半导体层122、层间介电层124、漏极126以及源极128。栅极118位于基板100上，栅极绝缘层120位于栅极118上，半导体层122位于栅极绝缘层120上，层间介电层124位于半导体层122上，半导体层122具有漏极区130、源极区132以及通道区134，且通道区134位于漏极区130以及源极区132之间。漏极126及源极128则位于层间介电层124上，并经由开口O而与漏极区130及源极区132连接。半导体层122的材质例如是非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟锗锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。第一电极层108位于第二平坦层116上，并通过第一接触洞TH1电性连接源极128，从而，发光元件106受到主动元件112的控制。

栅极118可为单层或多层，且其材料例如是金属、金属氧化物、有机导电材料或上述的组合。栅极绝缘层120可为单层或多层，且其材料包括氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述的组合。层间介电层124可为单层或多层结构，且材质可包括无机材料、有机材料、或其它合适的材料，其中无机材料例如包括(但不限于)：氧化硅、氮化硅或氮氧化硅；有机材料例如包括(但不限于)：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂。在本实施例中，主动元件112例如为薄膜晶体管(thin film transistor，TFT)，例如但不限于是顶栅极型薄膜晶体管、底栅极型薄膜晶体管或其它合适形式的薄膜晶体管。

于一实施例中，像素结构10还包括无机绝缘层136位于层间介电层124及第一平坦层114之间，例如包括氮化硅、氧化硅或氧化铝。

发光元件106还包括依序设置于基板100上的主动层138与第二电极层140，进一步而言，主动层138会经由第一电极层108与第二电极层140间产生的电压差驱动而发出光。像素定义层104具有容置空间142，其中主动层138的至少一部分位于容置空间142内。

在本实施例中，发光元件106为上发光型有机发光显示器，在此情况下，第一电极层108例如是反射电极。第二电极层140例如是穿透电极。第一电极层108可包括反射材料，所述反射材料例如是金属、合金、透明金属氧化物等导电材质、或是金属与透明金属氧化物导电材料的堆叠层，上述金属例如是金、银、铝、钼、铜、钛、铬、钨或其它合适的金属，然本公开不限于此。第二电极层140亦可包括金属、合金、透明金属氧化物导电材料、或是金属与透明金属氧化物导电材料的堆叠层。上述透明金属氧化物导电材料例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物或其它合适的金属氧化物、或是上述至少二者的堆叠层，然本公开不限于此。第一电极层108与第二电极层140可利用蒸镀工艺并搭配金属遮罩(metal mask)来形成，然本公开不限于此。举例而言，第一电极层108与第二电极层140也可使用溅镀工艺来形成，或者是化学气相沉积工艺或物理气相沉积并配合微影(光刻)蚀刻工艺或金属遮罩来形成。在本实施例中，第一电极层108例如是阳极，以及第二电极层140例如是阴极，但必需说明的，第一电极层108与第二电极层140的阴、阳极与否，就以设计上的需求，而有所变动之。

辅助电极102可包括具有较低电阻率的导电材料例如银、铝、铜、镁、钼、上述材料的复合层或上述材料的合金，但并不以此为限。第二电极层140通过第二接触洞TH2电性连接辅助电极102，通过具有较低电阻率的辅助电极102与第二电极层140电性相接，可改善当第二电极层140因为需维持一定的光穿透率而使用较薄的金属材料或阻抗较高的透明导电材料时可能发生的电源电压降(IR drop)的现象。

第二平坦层116位于辅助电极102与第一平坦层114上，第一电极层108及辅助电极102通过第二平坦层116彼此电性绝缘，并且，第一电极层108的一部分108P比辅助电极102更远离基板100，具体而言，第一电极层108邻近辅助电极102的一部分108P通过第二平坦层116垫高而比辅助电极102更远离基板100，如此一来，有利于工艺时断开第一电极层108及辅助电极102之间的电性连接，解决第一电极层108及辅助电极102间短路的问题，从而提升工艺的良率及稳定性，并因此可缩短第一电极层108及辅助电极102沿第一方向D1的水平距离HS1以及沿第二方向D2的水平距离HS2，其中，第一电极层108及辅助电极102之间沿第一方向D1相距的最小水平距离HS1介于约2.5微米至约5.5微米之间，第一电极层108及辅助电极102之间沿第二方向D2相距的最小水平距离HS2介于约2.5微米至约5.5微米之间，且第一接触洞TH1与第二接触洞TH2沿第一方向D1相距的最小水平距离HS3为约8.5微米至约11.5微米之间，辅助电极102及第一接触洞TH1之间沿第一方向D1相距的最小水平距离HS4为约5.5微米至约8.5微米之间，如此一来，容置空间142沿第一方向D1的长度L1(即像素开口区110的长轴)最多可以提升约6微米，沿第二方向D2的宽度W1(即像素开口区110的短轴)最多可以提升约6微米，借此提升像素结构10的开口率，提供良好显示品质。于一实施例中，像素结构10的开口率最多可由约40％提升至约55％。

并且，第二平坦层116具有平整的表面，如此一来，通过第一平坦层114及第二平坦层116所组成的叠层，可以使第一电极层108在具有良好平坦度的表面上形成，使第一电极层108具有低的粗糙度，从而提升发光元件106的发光均匀度，提供良好显示品质。第二平坦层116的材质可类似于第一平坦层114，于此不加以赘述。于一实施例中，第二平坦层116的厚度T2实质上大于第一平坦层114的厚度T1，举例而言，第一平坦层114的厚度T1为约1微米至约3微米之间，第二平坦层116的厚度T2大于约3微米，如此一来，可以提升第一电极层108的平坦度，从而提升发光元件106的发光均匀度，提供良好显示品质。

举例而言，主动层138可为白光发光材料层或是其他特定色光(例如红光、绿光、蓝光、紫外光等)的发光材料层。主动层138的形成方法例如是蒸镀法、涂布法、沉积法或其它合适的方法。在本实施例中，为了进一步提升发光元件106的发光效率，更设置电子传输层144与空穴传输层146。电子传输层144由电子传输材料所构成，例如是配置于主动层138与第二电极层140之间。空穴传输层146由空穴传输材料所构成，例如是配置于主动层138与第一电极层108之间。此外，还可进一步包括空穴注入层148。空穴注入层148由空穴注入材料所构成，例如是配置于第一电极层108与空穴传输层146之间。在另一实施例中，可进一步配置电子注入层150于第二电极层140与电子传输层144之间。然而，必须一提的是，空穴注入层148、空穴传输层146、电子传输层144以及电子注入层150的配置是可选的，其亦可不存在于发光元件106中。在本实施例中是以发光元件106为上发光型为例，但本公开不以此为限，在其他实施例中，若上述第一电极层108与第二电极层140两者的材质皆采用透明导电材料，那么所形成的有机电致发光装置为双面发光装置。

图2A为根据另一实施例的像素结构10a的俯视图。图2B为沿图2A的线段Y-Y’的剖面示意图。图2C为沿图2A的线段X-X’的剖面示意图。必须说明的是，图2A至图2C的实施例沿用图1A至图1C的实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。

本实施例的像素结构10a与图1A至图1C的实施例的像素结构10相似，两者的差异在于：像素结构10a不具有第二平坦层116，像素定义层104具有第一部1040及第二部1042，第一部1040位于辅助洞AH内，辅助电极102通过位于辅助洞AH内的像素定义层104的第一部1040与第一电极层108电性绝缘，辅助洞AH与第一接触洞TH1彼此间隔一距离，辅助电极102与基板100之间的距离实质上相同于位于第一平坦层114上的第一电极层108与基板100之间的距离。于部分实施例中，第一电极层108及辅助电极102例如为通过同一道微影及蚀刻工艺来制作。换言之，第一电极层108及辅助电极102属于同一层图案化薄膜，且第一电极层108以及辅助电极102具有实质上相同的材料以及实质上相同的厚度。辅助洞AH沿第一方向D1的宽度W2为约3微米至约5.5微米之间，辅助洞AH沿第二方向D2的宽度W3为约3微米至约5.5微米之间。如此一来，有利于蚀刻工艺时断开第一电极层108及辅助电极102之间的电性连接，不会因蚀刻不完全的残留造成第一电极层108与辅助电极102电性连接，解决第一电极层108及辅助电极102间短路的问题，从而提升工艺的良率及稳定性。并因此可缩短第一电极层108及辅助电极102沿第一方向D1的水平距离HS1以及沿第二方向D2的水平距离HS2，其中，第一电极层108及辅助电极102之间沿第一方向D1相距的最小水平距离HS1介于约3微米至约5.5微米之间，第一电极层108及辅助电极102之间沿第二方向D2相距的最小水平距离HS2介于约3微米至约5.5微米之间，且第一接触洞TH1与第二接触洞TH2沿第一方向D1相距的最小水平距离HS3为约9微米至约11.5微米之间，辅助电极102及第一接触洞TH1之间沿第一方向D1相距的最小水平距离HS4为约6微米至约8.5微米之间，如此一来，容置空间142沿第一方向D1的长度L1(即像素开口区110的长轴)最多可以提升约5微米，沿第二方向D2的宽度W1(即像素开口区110的短轴)最多可以提升约5微米，借此提升像素结构10a的开口率，提供良好显示品质。于一实施例中，像素结构10a的开口率最多可由约40％提升至约52％。第二部1042通过第一接触洞TH1接触第一电极层108的侧壁，且第二部1042朝着基板100的延伸长度L2大于第一部1040朝着基板100的延伸长度L3。

图3A为根据另一实施例的像素结构10b的俯视图。图3B为沿图3A的线段Y-Y’的剖面示意图。图3C为沿图3A的线段X-X’的剖面示意图。此必须说明的是，图3A至图3C的实施例沿用图2A至图2C的实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。本实施例的像素结构10b与图2A至图2C的实施例的像素结构10a相似，两者的差异在于：本实施例的第一平坦层114包括第一子层152与第二子层154，第二子层154位于第一子层152上，通过设置第二子层154，可以提升第一电极层108的平坦度，从而提升发光元件106的发光均匀度，提供良好显示品质，其中第一接触洞TH1贯穿第一子层152及第二子层154，辅助洞AH贯穿第一子层152及第二子层154。如此一来，可确保蚀刻工艺时不会因蚀刻残留可完全断开第一电极层108及辅助电极102之间的电性连接，解决第一电极层108及辅助电极102间短路的问题，从而提升工艺的良率及稳定性，并因此可缩短第一电极层108及辅助电极102沿第一方向D1的水平距离HS1以及沿第二方向D2的水平距离HS2，其中，第一电极层108及辅助电极102之间沿第一方向D1相距的最小水平距离HS1介于约3微米至约5.5微米之间，第一电极层108及辅助电极102之间沿第二方向D2相距的最小水平距离HS2介于约3微米至约5.5微米之间，且第一接触洞TH1与第二接触洞TH2沿第一方向D1相距的最小水平距离HS3为约9微米至约11.5微米之间，辅助电极102及第一接触洞TH1之间沿第一方向D1相距的最小水平距离HS4为约6微米至约8.5微米之间，如此一来，容置空间142沿第一方向D1的长度L1(即像素开口区110的长轴)最多可以提升约5微米，沿第二方向D2的宽度W1(即像素开口区110的短轴)最多可以提升约5微米，借此提升像素结构10b的开口率，提供良好显示品质。于一实施例中，像素结构10b的开口率最多可由约40％提升至约52％。

于一实施例中，第一子层152的侧壁与第二子层154的侧壁间具有沿第一方向D1的段差H，具体而言，位于辅助洞AH中的像素定义层104的第一部1040具有阶梯状，举例而言，第一部1040具有顶部1040a及底部1040b，顶部1040a位于底部1040b之上，顶部1040a夹于第二子层154之间且接触第二子层154的侧壁，底部1040b夹于第一子层152之间且接触第一子层152的侧壁。于一实施例中，顶部1040a沿第一方向D1的宽度W4以及沿第二方向D2的宽度W5为约3微米至约5.5微米之间，底部1040b沿第一方向D1的宽度W6小于或顶部1040a沿第一方向D1的宽度W4，底部1040b沿第二方向D2的宽度W7小于或顶部1040a沿第二方向D2的宽度W5，底部1040b沿第一方向D1的宽度W6以及沿第二方向D2的宽度W7为约3微米至约5.5微米之间，如此一来，通过段差H的设计，段差H可用以容置工艺时断掉的导体层(例如第一电极层108及辅助电极102)，避免第一电极层108及辅助电极102齐平而连结在一起，如此一来，可确保蚀刻工艺时断开第一电极层108及辅助电极102之间的电性连接，不会因蚀刻不完全的残留造成第一电极层108与辅助电极102电性连接，解决第一电极层108及辅助电极102间短路的问题。于其他实施例中，底部1040b沿第一方向D1的宽度W6可实质上等于顶部1040a沿第一方向D1的宽度W4，底部1040b沿第二方向D2的宽度W7可实质上等于顶部1040a沿第二方向D2的宽度W5。

本公开的实施例提供一种像素结构10、10a及10b，像素结构10具有第二平坦层116，如此一来，使第一电极层108在具有良好平坦度的表面上形成，从而提升发光元件106的发光均匀度。第一电极层108邻近辅助电极102的一部分108P通过第二平坦层116垫高而比辅助电极102更远离基板100，而有利于蚀刻工艺时断开第一电极层108及辅助电极102之间的电性连接，解决第一电极层108及辅助电极102间短路的问题，从而提升工艺的良率及稳定性，并因此可缩短第一电极层108及辅助电极102沿第一方向D1的水平距离HS1以及沿第二方向D2的水平距离HS2，借此提升开口率。像素结构10a及10b具有位于辅助洞AH中的像素定义层104的第一部1040，借此可缩短第一电极层108及辅助电极102沿第一方向D1的水平距离HS1以及沿第二方向D2的水平距离HS2，借此提升开口率。

以上概述数个实施方式或实施例的特征，使所属领域中技术人员可以从各个方面更加了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到在此介绍的实施方式或实施例相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的公开构思与范围。在不背离本公开的构思与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (8)

1.一种像素结构，包含：

一主动元件，位于一基板上，其中该主动元件包括栅极、栅极绝缘层、半导体层、层间介电层、漏极以及源极，所述栅极位于所述基板上，所述栅极绝缘层位于所述栅极上，所述半导体层位于所述栅极绝缘层上，所述层间介电层位于所述半导体层上；

一第一平坦层，位于该主动元件上；

一辅助电极，位于该第一平坦层上；

一第二平坦层，位于该辅助电极与该第一平坦层上；以及

一发光元件，包含依序设置于该基板上的一第一电极层、一主动层与一第二电极层，该第一电极层位于该第二平坦层上，并通过一第一接触洞电性连接该漏极或该源极，该第二电极层通过一第二接触洞电性连接该辅助电极，该第一电极层邻近该辅助电极的一部分通过该第二平坦层垫高而比该辅助电极更远离该基板且使得该第一电极层与该辅助电极在该基板的法线上不重叠，该第一电极层与该辅助电极沿一第一方向相距的最小水平距离介于2.5微米至5.5微米之间且沿一第二方向相距的最小水平距离介于3微米至5.5微米之间，该第一方向垂直于该第二方向。

2.如权利要求1所述的像素结构，还包含：

一像素定义层，位于该第一电极层上，且具有一容置空间，其中该主动层的至少一部分位于该容置空间内。

3.如权利要求1所述的像素结构，其中该第一接触洞与该第二接触洞相距一最小水平距离为8.5微米至11.5微米之间。

4.一种像素结构，包含：

一主动元件，位于一基板上，其中该主动元件包括栅极、栅极绝缘层、半导体层、层间介电层、漏极以及源极，所述栅极位于所述基板上，所述栅极绝缘层位于所述栅极上，所述半导体层位于所述栅极绝缘层上，所述层间介电层位于所述半导体层上；

一第一平坦层，位于该主动元件上；

一辅助电极，位于该第一平坦层上；

一第二平坦层，位于该辅助电极与该第一平坦层上；

一发光元件，包含依序设置于该基板上的一第一电极层、一主动层与一第二电极层，其中该第一电极层通过一第一接触洞与该漏极或该源极电性连接，该第一电极层邻近该辅助电极的一部分通过该第二平坦层垫高而比该辅助电极更远离该基板且使得该第一电极层与该辅助电极在该基板的法线上不重叠，该第一电极层与该辅助电极沿一第一方向相距的最小水平距离介于2.5微米至5.5微米之间且沿一第二方向相距的最小水平距离介于3微米至5.5微米之间，该第一方向垂直于该第二方向；以及

一像素定义层，位于该第一电极层上，并具有一第一部位于一辅助洞内，该辅助洞与该第一接触洞彼此间隔一距离，其中该辅助洞的宽度为3微米至5.5微米之间。

5.如权利要求4所述的像素结构，其中该像素定义层还具有一第二部，其中该第二部通过该第一接触洞接触该第一电极层的一侧壁，且该第二部朝着该基板的延伸长度大于该第一部朝着该基板的延伸长度。

6.如权利要求4所述的像素结构，其中该辅助电极与该基板之间的距离实质上相同于位于该第一平坦层上的该第一电极层与该基板之间的距离，且该辅助电极以及该第一电极层具有相同材料。

7.如权利要求4所述的像素结构，其中该第一平坦层包含一第一子层与一第二子层，该第二子层位于该第一子层上，其中该第一接触洞贯穿该第一子层及该第二子层，该辅助洞贯穿该第二子层。

8.如权利要求7所述的像素结构，其中该辅助洞贯穿该第一子层。

Images