CN110716855B - 处理器指令集测试方法及装置 - Google Patents
处理器指令集测试方法及装置 Download PDFInfo
- Publication number
- CN110716855B CN110716855B CN201910784021.XA CN201910784021A CN110716855B CN 110716855 B CN110716855 B CN 110716855B CN 201910784021 A CN201910784021 A CN 201910784021A CN 110716855 B CN110716855 B CN 110716855B
- Authority
- CN
- China
- Prior art keywords
- instruction
- name
- instruction name
- instructions
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3676—Test management for coverage analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明实施例提供一种处理器指令集测试方法及装置,属于处理器技术领域。包括:对于预处理文件中任一指令,获取任一指令的指令编码及第一指令名称,将任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷。本发明实施例的优点如下:由于可以对预处理文件中所有指令进行测试,其中也可以包含未定义指令,从而覆盖率高;由于测试过程不需要执行指令,从而测试过程可以在真机上执行且可以保持稳定性;由于测试过程可以设计成自动执行,从而整个测试过程简单且不容易出错。
Description
技术领域
本发明涉及处理器技术领域,尤其涉及一种处理器指令集测试方法及装置。
背景技术
现有的处理器指令集测试方法主要有随机测试和形式化验证两种。形式化验证的方法通过数学手段建立状态机模型,自动生成测试用例,优点是覆盖率高,但是由于存在状态空间爆炸的问题,只能用于规模较小的部件。现在主流的指令集测试方法是随机测试,随机测试的方法通过随机指令生成器生成一系列指令序列,再将这些指令序列分别在物理模型和参考模型上执行,之后将两个模型的指令执行结果进行对比,从而发现设计上的缺陷。
然而,随机测试的方法仍存在一定的局限性。首先,随机测试的方法无法保证覆盖率,其测试范围只聚焦于指令集手册中已定义的那部分指令,而对于未定义指令则缺乏测试。其次,随机测试的方法只适用于芯片制造前的模型验证,很难在真实的物理机上进行,这是因为随机测试的方法需要实际执行指令,而有些指令(比如跳转指令)在真机上的执行可能导致难以预料的行为,最终导致测试程序甚至整个计算机系统的崩溃。最后,随机测试的方法需要人工比对指令执行结果,不仅繁琐复杂而且容易出错。
发明内容
为了解决上述问题,本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的处理器指令集测试方法及装置。
根据本发明实施例的第一方面,提供了一种处理器指令集测试方法,包括:
对于预处理文件中任一指令,获取任一指令的指令编码及第一指令名称,将任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷。
根据本发明实施例的第二方面,提供了一种处理器指令集测试装置,包括:
获取模块,用于对于预处理文件中任一指令,获取任一指令的指令编码及第一指令名称;
输出模块,用于将任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;
判断模块,用于根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷。
根据本发明实施例的第三方面,提供了一种电子设备,包括:
至少一个处理器;以及
与处理器通信连接的至少一个存储器,其中:
存储器存储有可被处理器执行的程序指令,处理器调用程序指令能够执行第一方面的各种可能的实现方式中任一种可能的实现方式所提供的处理器指令集测试方法。
根据本发明实施例的第四方面,提供了一种非暂态计算机可读存储介质,非暂态计算机可读存储介质存储计算机指令,计算机指令使计算机执行第一方面的各种可能的实现方式中任一种可能的实现方式所提供的处理器指令集测试方法。
本发明实施例提供的处理器指令集测试方法及装置,对于预处理文件中任一指令,获取该指令的指令编码及第一指令名称,将该指令的指令编码输入至反编译器中,输出未经处理的第二指令名称。根据第一指令名称及第二指令名称,判断该指令是否存在缺陷。本发明实施例的优点如下:由于可以对预处理文件中所有指令进行测试,其中也可以包含未定义指令,从而覆盖率高;由于测试过程不需要执行指令,从而测试过程可以在真机上执行且可以保持稳定性;由于测试过程可以设计成自动执行,从而整个测试过程简单且不容易出错。
应当理解的是,以上的一般描述和后文的细节描述是示例性和解释性的,并不能限制本发明实施例。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种处理器指令集测试方法的流程示意图;
图2为本发明实施例提供的一种指令名称与指令编码之间的对应关系示意图;
图3为本发明实施例提供的一种处理器指令集测试装置的结构示意图;
图4为本发明实施例提供的一种电子设备的框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
针对相关技术中随机测试存在的问题,本发明实施例提供了一种处理器指令集测试方法。参见图1,该方法包括:101、对于预处理文件中任一指令,获取任一指令的指令编码及第一指令名称,将任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;102、根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷。
其中,为了方便记忆,处理器指令集手册可预先为每条指令规定名称,每条已定义指令均可以有自己独立的名称,所有未定义指令共用一个预设名称,如统一为“UD”,本发明实施例对此不作具体限定。以Move wide(immediate)类型指令为例,该类型指令可以包含8条指令,其中2条指令为“Unallocated”,也即为未定义指令。而剩下6条指令为已定义指令。对该8条指令进行预处理后,可以得到每条指令的指令名称,分别为:UD、UD、MOVN-32-bitvariant、MOVZ-32-bit variant、MOVK-32-bit variant、MOVN-64-bit variant、MOVZ-64-bit variant、MOVK-64-bit variant。其中,指令名称为“UD”的指令即为之前的2条未定义指令。
另外,指令编码是一串二进制数,通常被划分成操作码、操作数等区域,处理器指令集手册规定了每条指令对应的指令编码。例如,上述8条指令预处理后的指令编码可以分别为:
x01100101xxxxxxxxxxxxxxxxxxxxxxx,
0xx1001011xxxxxxxxxxxxxxxxxxxxxx,
000100101xxxxxxxxxxxxxxxxxxxxxxx,
010100101xxxxxxxxxxxxxxxxxxxxxxx,
011100101xxxxxxxxxxxxxxxxxxxxxxx,
100100101xxxxxxxxxxxxxxxxxxxxxxx,
110100101xxxxxxxxxxxxxxxxxxxxxxx,
111100101xxxxxxxxxxxxxxxxxxxxxxx。
在上述8条指令的指令编码中,“x”符号表示不确定位。其中,上述8条指令经过预处理后的,其指令名称及指令编码可以存储在预处理文件中,该8条指令的指令编码与指令名称之间的对应关系可参考图2。在101中,可先从预处理文件中任意取出一条指令,并获取该指令的指令编码及第一指令名称。其中,第一指令名称即为该指令经过预处理后获取到的。而将该指令的指令编码输入至反编译器中,则可通过反编译器对该指令的指令编码进行解析,从而得到一个未经处理的指令名称,也即第二指令名称。在102中,根据第一指令名称及第二指令名称,即可进一步判断该指令是否存在缺陷。
本发明实施例提供的方法,对于预处理文件中任一指令,获取该指令的指令编码及第一指令名称,将该指令的指令编码输入至反编译器中,输出未经处理的第二指令名称。根据第一指令名称及第二指令名称,判断该指令是否存在缺陷。本发明的优点如下:由于可以对预处理文件中所有指令进行测试,其中也可以包含未定义指令,从而覆盖率高;由于测试过程不需要执行指令,从而测试过程可以在真机上执行且可以保持稳定性;由于测试过程可以设计成自动执行,从而整个测试过程简单且不容易出错。
基于上述实施例的内容,作为一种可选实施例,该方法还包括:对处理器指令集手册中的已定义指令及未定义指令进行预处理,每条指令预处理后包含指令编码和第一指令名称两部分,将预处理后的结果存储在文件中,并作为预处理文件。
基于上述实施例的内容,作为一种可选实施例,本发明实施例不对根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷的方式作具体限定,包括但不限于:根据任一指令及第二指令名称,获取任一指令的第三指令名称,并根据第三指令名称与第一指令名称,判断任一指令是否存在缺陷。
其中,对于任一指令,该指令的第二指令名称指的是通过反编译器对该指令的指令编码进行解析,从而得到的一个未经处理的指令名称。而该指令本身是否经过定义是可以提前获知的,从而根据该指令是否经过定义,以及第二指令名称,可以重新确定该指令的第三指令名称,并进而根据第三指令名称与第一指令名称,判断该指令是否存在缺陷。
基于上述实施例的内容,作为一种可选实施例,本发明实施例不对根据任一指令及第二指令名称,获取任一指令的第三指令名称的方式作具体限定,包括但不限于:若任一指令为已定义指令,则将第二指令名称作为第三指令名称,若任一指令不为已定义指令,则将预设名称作为第三指令名称。
具体地,对于任一指令,若该指令为已定义指令,则将该指令的第二指令名称作为该指令经过反编译器解析后得到的指令名称,也即第三指令名称。若该指令为未定义指令,则将预设名称作为该指令经过反编译器解析后得到的指令名称,也即第三指令名称。其中,预设名称可以为未定义指令经过预处理后得到的名称,如“UD”,本发明实施例对此不作具体限定。
基于上述实施例的内容,作为一种可选实施例,本发明实施例不对根据第三指令名称与第一指令名称,判断任一指令是否存在缺陷的方式作具体限定,包括但不限于:若第三指令名称与第一指令名称一致,则确定任一指令不存在缺陷;若第三指令名称与第一指令名称不一致,则确定任一指令存在缺陷,并将任一指令记录至日志文件中。
基于上述实施例的内容,作为一种可选实施例,在根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷之后,还包括:对预处理文件中除任一指令的其它指令进行逐一测试,直至预处理文件中所有指令均完成测试。其中,每测试完一条指令后,可将该指令从预处理文件中删除。
基于上述实施例的内容,作为一种可选实施例,反编译器的架构与待测试指令集所处物理机上的指令集架构相同。
基于上述实施例的内容,本发明实施例提供了一种处理器指令集测试装置,该处理器指令集测试装置用于执行上述方法实施例中提供的处理器指令集测试方法。参见图3,该装置包括:
获取模块301,用于对于预处理文件中任一指令,获取任一指令的指令编码及第一指令名称;
输出模块302,用于将任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;
判断模块303,用于根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷。
作为一种可选实施例,该方案还包括:
预处理模块,用于对处理器指令集手册中的已定义指令及未定义指令进行预处理,每条指令预处理后包含指令编码和第一指令名称两部分,将预处理后的结果存储在文件中,并作为预处理文件。
作为一种可选实施例,判断模块303,包括:
获取单元,用于根据任一指令及第二指令名称,获取任一指令的第三指令名称;
判断单元,用于根据第三指令名称与第一指令名称,判断任一指令是否存在缺陷。
作为一种可选实施例,获取单元,用于当任一指令为已定义指令时,则将第二指令名称作为第三指令名称,若任一指令不为已定义指令,则将预设名称作为第三指令名称。
作为一种可选实施例,判断单元,用于当第三指令名称与第一指令名称一致时,则确定任一指令不存在缺陷;若第三指令名称与第一指令名称不一致,则确定任一指令存在缺陷,并将任一指令记录至日志文件中。
作为一种可选实施例,该装置还包括:
测试模块,用于对预处理文件中除任一指令的其它指令进行逐一测试,直至预处理文件中所有指令均完成测试。
作为一种可选实施例,反编译器的架构与待测试指令集所处物理机上的指令集架构相同。
本发明实施例提供的装置,对于预处理文件中任一指令,获取该指令的指令编码及第一指令名称,将该指令的指令编码输入至反编译器中,输出未经处理的第二指令名称。根据第一指令名称及第二指令名称,判断该指令是否存在缺陷。本发明实施例的优点如下:由于可以对预处理文件中所有指令进行测试,其中也可以包含未定义指令,从而覆盖率高。其次,由于测试过程不需要执行指令,从而测试过程可以在真机上执行且可以保持稳定性。最后,由于测试过程可以设计成是自动执行的,从而整个测试过程简单且不容易出错。
图4示例了一种电子设备的实体结构示意图,如图4所示,该电子设备可以包括:处理器(Processor)410、通信接口(Communications Interface)420、存储器(Memory)430和通信总线(Communications Bus)440,其中,处理器410,通信接口420,存储器430通过通信总线440完成相互间的通信。处理器410可以调用存储器430中的逻辑指令,以执行如下方法:对于预处理文件中任一指令,获取任一指令的指令编码及第一指令名称,将任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷。
此外,上述的存储器430中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,电子设备,或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本发明实施例还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各实施例提供的方法,例如包括:对于预处理文件中任一指令,获取任一指令的指令编码及第一指令名称,将任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;根据第一指令名称及第二指令名称,判断任一指令是否存在缺陷。
以上所描述的装置实施例仅仅是示意性的,其中作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种处理器指令集测试方法,其特征在于,包括:
对于预处理文件中任一指令,获取所述任一指令的指令编码及第一指令名称,将所述任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;
根据所述第一指令名称及所述第二指令名称,判断所述任一指令是否存在缺陷,
其中,所述根据所述第一指令名称及所述第二指令名称,判断所述任一指令是否存在缺陷,包括:
根据所述任一指令及所述第二指令名称,获取所述任一指令的第三指令名称,并根据所述第三指令名称与所述第一指令名称,判断所述任一指令是否存在缺陷,
其中,所述根据所述任一指令及所述第二指令名称,获取所述任一指令的第三指令名称,包括:
若所述任一指令为已定义指令,则将所述第二指令名称作为所述第三指令名称,若所述任一指令不为已定义指令,则将预设名称作为所述第三指令名称,
其中,所述根据所述第三指令名称与所述第一指令名称,判断所述任一指令是否存在缺陷,包括:
若所述第三指令名称与所述第一指令名称一致,则确定所述任一指令不存在缺陷;
若所述第三指令名称与所述第一指令名称不一致,则确定所述任一指令存在缺陷,并将所述任一指令记录至日志文件中。
2.根据权利要求1所述的处理器指令集测试方法,其特征在于,还包括:
对处理器指令集手册中的已定义指令及未定义指令进行预处理,每条指令预处理后包含指令编码和第一指令名称两部分,将预处理后的结果存储在文件中,并作为所述预处理文件。
3.根据权利要求1所述的处理器指令集测试方法,其特征在于,所述根据所述第一指令名称及所述第二指令名称,判断所述任一指令是否存在缺陷之后,还包括:
对所述预处理文件中除所述任一指令的其它指令进行逐一测试,直至所述预处理文件中所有指令均完成测试。
4.根据权利要求1至3任一项所述的处理器指令集测试方法,其特征在于,所述反编译器的架构与待测试指令集所处物理机上的指令集架构相同。
5.一种处理器指令集测试装置,其特征在于,包括:
获取模块,用于对于预处理文件中任一指令,获取所述任一指令的指令编码及第一指令名称;
输出模块,用于将所述任一指令的指令编码输入至反编译器中,输出未经处理的第二指令名称;
判断模块,用于根据所述第一指令名称及所述第二指令名称,判断所述任一指令是否存在缺陷,
其中,所述根据所述第一指令名称及所述第二指令名称,判断所述任一指令是否存在缺陷,包括:
根据所述任一指令及所述第二指令名称,获取所述任一指令的第三指令名称,并根据所述第三指令名称与所述第一指令名称,判断所述任一指令是否存在缺陷,
其中,所述根据所述任一指令及所述第二指令名称,获取所述任一指令的第三指令名称,包括:
若所述任一指令为已定义指令,则将所述第二指令名称作为所述第三指令名称,若所述任一指令不为已定义指令,则将预设名称作为所述第三指令名称,
其中,所述根据所述第三指令名称与所述第一指令名称,判断所述任一指令是否存在缺陷,包括:
若所述第三指令名称与所述第一指令名称一致,则确定所述任一指令不存在缺陷;
若所述第三指令名称与所述第一指令名称不一致,则确定所述任一指令存在缺陷,并将所述任一指令记录至日志文件中。
6.一种电子设备,其特征在于,包括:
至少一个处理器;以及
与所述处理器通信连接的至少一个存储器,其中:
所述存储器存储有可被所述处理器执行的程序指令,所述处理器调用所述程序指令能够执行如权利要求1至4任一所述的方法。
7.种非暂态计算机可读存储介质,其特征在于,所述非暂态计算机可读存储介质存储计算机指令,所述计算机指令使所述计算机执行如权利要求1至4任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910784021.XA CN110716855B (zh) | 2019-08-23 | 2019-08-23 | 处理器指令集测试方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910784021.XA CN110716855B (zh) | 2019-08-23 | 2019-08-23 | 处理器指令集测试方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110716855A CN110716855A (zh) | 2020-01-21 |
CN110716855B true CN110716855B (zh) | 2021-05-14 |
Family
ID=69210183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910784021.XA Active CN110716855B (zh) | 2019-08-23 | 2019-08-23 | 处理器指令集测试方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110716855B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103559125A (zh) * | 2013-10-25 | 2014-02-05 | 北京广利核系统工程有限公司 | 一种利用图同构验证编译器的方法 |
CN103902909A (zh) * | 2013-12-25 | 2014-07-02 | 武汉安天信息技术有限责任公司 | 一种基于Opcode回溯的Android恶意代码检测系统及方法 |
CN106843993A (zh) * | 2016-12-26 | 2017-06-13 | 中国科学院计算技术研究所 | 一种逆向解析gpu指令的方法及系统 |
CN109918292A (zh) * | 2019-01-28 | 2019-06-21 | 中国科学院信息工程研究所 | 一种处理器指令集测试方法和装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8762947B2 (en) * | 2010-04-01 | 2014-06-24 | Salesforce.Com, Inc. | System, method and computer program product for debugging an assertion |
-
2019
- 2019-08-23 CN CN201910784021.XA patent/CN110716855B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103559125A (zh) * | 2013-10-25 | 2014-02-05 | 北京广利核系统工程有限公司 | 一种利用图同构验证编译器的方法 |
CN103902909A (zh) * | 2013-12-25 | 2014-07-02 | 武汉安天信息技术有限责任公司 | 一种基于Opcode回溯的Android恶意代码检测系统及方法 |
CN106843993A (zh) * | 2016-12-26 | 2017-06-13 | 中国科学院计算技术研究所 | 一种逆向解析gpu指令的方法及系统 |
CN109918292A (zh) * | 2019-01-28 | 2019-06-21 | 中国科学院信息工程研究所 | 一种处理器指令集测试方法和装置 |
Non-Patent Citations (1)
Title |
---|
基于反编译的恶意代码检测关键技术研究与实现;张一弛;《中国优秀硕士学位论文全文数据库 信息科技辑》;20120215;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110716855A (zh) | 2020-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106294120B (zh) | 测试代码的方法、设备和计算机程序产品 | |
US10120783B2 (en) | Determining test case efficiency | |
CN107145437B (zh) | 一种java注解测试方法及装置 | |
CN112052172B (zh) | 第三方通道的快速测试方法、装置和电子设备 | |
CN109918292B (zh) | 一种处理器指令集测试方法和装置 | |
CN111679979B (zh) | 破坏性测试方法及装置 | |
CN110569159A (zh) | 挡板生成方法、装置、设备及计算机存储介质 | |
CN113448862B (zh) | 软件版本测试方法、装置及计算机设备 | |
CN112380255A (zh) | 一种业务处理方法、装置、设备和存储介质 | |
CN112561690B (zh) | 信用卡分期业务接口的测试方法、系统、设备及存储介质 | |
CN117495544A (zh) | 一种基于沙箱的风控评估方法、系统、终端及存储介质 | |
WO2021183382A1 (en) | Graph-based method for inductive bug localization | |
CN116431522A (zh) | 一种低代码对象存储网关自动化测试方法及系统 | |
CN110716855B (zh) | 处理器指令集测试方法及装置 | |
CN111274128A (zh) | 测试方法、装置、计算机设备及计算机可读存储介质 | |
CN109684205B (zh) | 系统测试方法、装置、电子设备及存储介质 | |
CN107229487B (zh) | 代码处理方法及装置 | |
CN111209180A (zh) | 一种基于模糊匹配的回归测试方法和装置 | |
CN110633204B (zh) | 一种程序缺陷检测方法及装置 | |
CN113704123A (zh) | 接口测试方法、装置、设备以及存储介质 | |
CN112748950A (zh) | 一种软件代码审查方法及装置 | |
CN114371866A (zh) | 业务系统的版本重构测试方法、装置和设备 | |
CN112650679B (zh) | 一种测试校验方法、装置及计算机系统 | |
CN110569199B (zh) | 账单自动测试方法及装置 | |
CN115292168A (zh) | 测试序列生成方法、装置、设备和介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |