CN110709985A - 具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置 - Google Patents

具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置 Download PDF

Info

Publication number
CN110709985A
CN110709985A CN201880037173.7A CN201880037173A CN110709985A CN 110709985 A CN110709985 A CN 110709985A CN 201880037173 A CN201880037173 A CN 201880037173A CN 110709985 A CN110709985 A CN 110709985A
Authority
CN
China
Prior art keywords
substrate
coil
helical conductor
die
substantially helical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880037173.7A
Other languages
English (en)
Inventor
K·K·柯比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110709985A publication Critical patent/CN110709985A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种半导体装置，其包括衬底及大体上螺旋状导体。所述大体上螺旋状导体大体上延伸到所述衬底中且具有大体上垂直于所述衬底的表面的螺旋轴线。所述大体上螺旋状导体可经配置以无线耦合到另一半导体装置中的另一大体上螺旋状导体。

Description

具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置
相关申请案的交叉参考
本申请案含有与标题为“具有用于无线信号及功率耦合的背侧线圈的半导体装置(SEMICONDUCTOR DEVICES WITH BACK-SIDE COILS FOR WIRELESS SIGNAL AND POWERCOUPLING)”的由凯尔K.柯比(Kyle K.Kirby)同时申请的美国专利申请案相关的标的物。其揭示内容以引用的方式并入本文中的所述相关申请案被让与美光科技有限公司(MicronTechnology,Inc.)且由代理档案号10829-9206.US00识别。
本申请案含有与标题为“具有贯穿衬底通路核心的电感器(INDUCTORS WITHTHROUGH-SUBSTRATE VIA CORES)”的由凯尔K.柯比同时申请的美国专利申请案相关的标的物。其揭示内容以引用的方式并入本文中的所述相关申请案被让与美光科技有限公司且由代理档案号10829-9208.US00识别。
本申请案含有与标题为“具有耦合贯穿衬底通路核心的多裸片电感器(MULTI-DIEINDUCTORS WITH COUPLED THROUGH-SUBSTRATE VIA CORES)”的由凯尔K.柯比同时申请的美国专利申请案相关的标的物。其揭示内容以引用的方式并入本文中的所述相关申请案被让与美光科技有限公司且由代理档案号10829-9220.US00识别。
本申请案含有与标题为“具有贯穿衬底通路核心的3D互连多裸片电感器(3DINTERCONNECT MULTI-DIE INDUCTORS WITH THROUGH-SUBSTRATE VIA CORES)”的由凯尔K.柯比同时申请的美国专利申请案相关的标的物。其揭示内容以引用的方式并入本文中的所述相关申请案被让与美光科技有限公司且由代理档案号10829-9221.US00识别。
技术领域
本发明大体上涉及半导体装置，且更特定来说，本发明涉及具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置。
背景技术
半导体装置通常提供于具有多个连接裸片的封装中，其中各种裸片的电路元件以各种方式连接。举例来说，多裸片封装可利用从每一裸片到中介层的接线来提供不同裸片中的元件之间的连接。尽管有时期望不同裸片中的电路元件之间直接电连接，但在其它情况中，可期望无线连接来自不同裸片的元件(举例来说，经由电感耦合、电容耦合或其类似者)。为促进电路元件之间的此无线通信，可在电路元件之间提供平面线圈，使得多裸片堆叠中的相邻裸片可具有无线通信的邻近线圈。
提供用于无线通信的线圈的一种方法涉及：以面对面布置封装两个裸片，使得每一裸片的有源层中的相应无线线圈对被紧邻放置。图1中说明此方法，图1展示具有彼此邻近放置的前侧线圈(例如线圈111及112)的两个此裸片101及102。然而，裸片的面对面布置限制可封装在一起的裸片的数目，因此，已尝试用于更大数目个裸片的其它方法。
提供用于无线通信的线圈的另一方法涉及：充分薄化半导体封装中的裸片，使得当以前后布置封装时，大致仅通过薄化裸片的高度来分离封装中的每一裸片的前侧上的线圈。图2中说明此方法，其中三个薄化裸片201、202及203以前后布置安置，使得相邻潮汐中的线圈之间(例如线圈211与212之间或线圈212与213之间)的距离足够小以允许无线通信。尽管此方法允许封装具有两个以上裸片，但线圈之间的距离远大于图1的布置中的距离，且因此必须为了补偿而增大线圈的大小，这会显著增加封装中的裸片的成本。因此，需要其它方法来提供具有用于无线通信的线圈的半导体装置，其允许在不显著增大线圈的大小的情况下堆叠两个以上裸片。
附图说明
图1是具有用于无线耦合的前侧线圈的多裸片半导体装置的简化透视图。
图2是具有用于无线耦合的前侧线圈的多裸片半导体装置的简化透视图。
图3A及3B是根据本发明的实施例的具有用于无线通信的贯穿衬底线圈的半导体装置的简化透视图及横截面图。
图3C是根据本发明的实施例的贯穿衬底线圈的简化透视图。
图4是根据本发明的实施例的具有用于无线通信的贯穿衬底线圈的半导体装置的简化透视图。
图5是根据本发明的实施例的具有用于无线通信的贯穿衬底线圈的半导体装置的简化横截面图。
图6是根据本发明的实施例的具有用于无线通信的贯穿衬底线圈的多裸片半导体装置的简化横截面图。
图7是根据本发明的实施例的具有用于无线通信的贯穿衬底线圈的多裸片半导体装置的简化横截面图。
图8是根据本发明的实施例的贯穿衬底线圈的简化透视图。
图9是说明根据本发明的实施例的用于形成具有贯穿衬底线圈的半导体装置的方法的流程图。
具体实施方式
在以下描述中，论述众多特定细节以提供本发明的实施例的透彻且可行描述。然而，相关领域的技术人员将认识到，可在无所述特定细节中的一或多者的情况下实践本发明。在其它例子中，未展示或未详细描述通常与半导体装置相关联的熟知结构或操作以避免使本发明的其它方法不清楚。一般来说，应了解，除本文中所揭示的所述特定实施例的外，各种其它装置、系数及方法也可在本发明的范围内。
如上文所论述，随着对半导体封装中的裸片之间的无线通信的需求不断增大，半导体装置不断完善设计。因此，根据本发明的半导体装置的若干实施例可提供在仅占用小面积的情况下实现呈前后布置的相邻裸片的无线通信的贯穿衬底线圈。
本发明的若干实施例是针对半导体装置、包含半导体装置的系统及制造及操作半导体装置的方法。在一个实施例中，半导体装置包括衬底及大体上螺旋状导体。所述大体上螺旋状导体大体上延伸到所述衬底中且具有大体上垂直于所述衬底的表面的螺旋轴线。所述大体上螺旋状导体可经配置以无线耦合到另一半导体装置中的另一大体上螺旋状导体。
举例来说，图3A及3B说明根据本发明的实施例的具有用于无线通信的贯穿衬底线圈的半导体装置。图3A是展示贯穿衬底线圈302(“线圈302”)的最上部分的装置300的简化透视剖视图。线圈302是由沿大体上螺旋状路径将线圈302的第一端302a连接到线圈302的第二端302b的导体(例如填充大体上螺旋状沟槽的电镀导电材料)形成。线圈302大体上延伸到衬底305中(举例来说，从衬底305的顶面向下延伸)。如参考图3A所见，线圈302包含约3.5匝(举例来说，螺旋状路径围绕其螺旋轴线旋转约1260°，螺旋轴线垂直于衬底305的表面)。根据一个实施例，用于形成线圈302的导体的平面宽度可介于约15μm到约75μm之间，同时导电迹线的相邻匝之间的间隔可大于约50μm。
参考图3B，其展示装置300沿图3A中的截面线B-B的横截面。如参考图3B可见，线圈302是由大体上延伸到衬底305中的具有高纵横比的导体形成。线圈300还在装置300的背侧上包含使线圈302的匝与其它装置绝缘的下绝缘材料层303。
根据本发明的一个实施例，线圈302可包含与标准半导体金属化工艺兼容的若干导电材料中的任一者，其包含铜、金、钨或其合金。同样地，衬底305可包含适合于半导体处理方法的若干衬底材料中的任一者，其包含硅、玻璃、砷化镓、氮化镓、有机层板及其类似者。另外，用于存储器、控制板、处理器及其类似者的集成电路可形成于衬底305上及/或衬底305中。
可通过将高纵横比的大体上螺旋状沟槽蚀刻到衬底305中且在一或多个沉积及/或电镀步骤中使用一或多个材料填充沟槽来制造线圈302。根据本发明的实施例，线圈302可包含具有所要导电性质的块状材料(例如铜、金、钨或其合金)或可包含多个离散层(其仅部分是导电的)。举例来说，在高纵横比蚀刻及绝缘体沉积之后，可在使用导电材料来填充大体上螺旋状绝缘沟槽的单个金属化步骤中提供线圈302。在另一实施例中，可在用于提供不同材料层的多个步骤中形成线圈302。在使线圈302形成到所要深度(举例来说，约为衬底305的最终厚度)之后，可蚀刻或研磨衬底的背侧以暴露线圈302的最下部分以改进与定位于其上方安置装置300的另一裸片中的另一线圈的无线耦合。举例来说，衬底305可为厚度介于约10μm到约200μm之间的薄化硅晶片，且线圈302可延伸穿过衬底305，使得线圈302的最下部分可在由下绝缘材料层303覆盖之前被暴露。因此，与附加地建构于衬底305的前侧或背侧上的其它电路元件不同，线圈302大体上延伸到衬底305中，从而增强线圈302与定位于其上方安置装置300的裸片中的另一线圈之间的无线耦合。
图3C是根据本发明的一个实施例的装置300的贯穿衬底线圈302的另一透视图。为更易于说明图3C中所阐述的线圈302的大体上螺旋形状，已从绘图消除其中安置线圈302的装置300的衬底、绝缘材料及其它细节。线圈302在其相对端连接到两个通路308a及308b，通路308a及308b分别提供与两个引线306a及306b的连接性。
根据另一实施例，其中安置贯穿衬底线圈的衬底材料无需经过多薄化而暴露线圈的下部分。举例来说，图4说明具有仅部分延伸穿过装置400的衬底405的贯穿衬底线圈402(“线圈402”)的半导体装置400。在此方面，可通过在薄化衬底405之前将大体上螺旋状沟槽蚀刻到衬底405的一半以上深度，或替代地，通过在沉积线圈402之后薄化衬底405直到衬底405的厚度小于线圈402的高度的2倍来将线圈402提供到穿过衬底405一半以上的深度。尽管提供具有大于衬底(其中安置线圈)的一半厚度的高度的贯穿衬底线圈可显著改进所提供的贯穿衬底线圈与定位于下裸片中的另一线圈的无线耦合，但本发明的实施例可提供具有其它高度的贯穿衬底线圈，其可提供无线性能与制造成本及复杂性之间的所要平衡。举例来说，可提供延伸穿过衬底的1/3、2/3、1/4、1/10或任何其它分数部分的贯穿衬底线圈。
尽管在图3A到3C及图4的实例中，所说明的线圈包含约3.5匝，但在其它实施例中，线圈的匝数可变化。举例来说，两个平面螺旋导体(例如线圈)之间的电感耦合的效率可取决于线圈的匝数，使得增加匝数可允许两个线圈之间的无线通信效率更高(举例来说，借此增大耦合线圈可通信的距离)。然而，所属领域的技术人员将容易理解，增加匝数(举例来说，其中迹线的大小及间隔减小是不可行的)一般会增大由线圈占用的面积，使得可基于线圈间隔、无线通信效率及电路面积之间的所要平衡来选择用于线圈的匝数。
本发明的实施例通过配置延伸到衬底中的大体上螺旋状导体来允许前后定向的裸片堆叠中的装置之间高效率无线通信。大体上延伸到一个裸片的衬底中(或完全延伸穿过衬底)的线圈可定位成在距离上比线圈未延伸到衬底中(或延伸穿过衬底)时更靠近下装置中的线圈(形成于衬底上的前侧线圈或另一贯穿衬底线圈)。此较小线圈间隔可提供线圈之间的较高耦合效率，这又可允许占用较少裸片面积的线圈实现与具有较大线圈间隔的较大线圈相同的性能水平。
图5说明根据本发明的另一实施例的具有贯穿衬底线圈502(“线圈502”)的半导体装置500。线圈502大体上延伸到装置500的衬底505中但未完全穿过衬底505。装置还包含其中安置引线506a及506b的上绝缘材料层507。线圈502可通过引线506a及506b来连接到上绝缘材料层507中的其它电路元件(未展示)。引线506a及506b可通过两个通路508a及508b来连接到线圈502的相应端。
如上文所阐述，提供具有用于无线通信的贯穿衬底的半导体装置的益处在于：两个以上裸片的封装可经配置以无线通信，即使当以前后配置堆叠时也如此。举例来说，图6是根据本发明的实施例的具有贯穿衬底线圈的多裸片半导体装置600的简化横截面图。装置600包含第一裸片610，其具有第一衬底615及大体上延伸到第一衬底615中的贯穿衬底线圈612(“线圈612”)。线圈612是由沿大体上螺旋状路径将线圈612的第一端连接到线圈612的第二端的导体(例如填充大体上螺旋状沟槽的电镀导电材料)形成。如参考图6可见，线圈612包含约3.5匝(举例来说，螺旋状路径围绕其螺旋轴线旋转约1260°)。线圈612可通过两个引线616a及616b来连接到第一裸片610的前侧上的第一绝缘材料层617中的其它电路元件(未展示)。引线616a及616b可通过两个通路618a及618b来连接到线圈612的相应端。
装置进一步包含第二裸片620，其具有第二衬底625及安置于第二衬底625上方的第二绝缘材料层627中的大体上螺旋状平面线圈622(“线圈622”)。线圈622是由沿大体上螺旋状路径将线圈622的第一端连接到线圈622的第二端的导体(例如导电迹线)形成。如参考图6可见，线圈622还包含约3.5匝(举例来说，螺旋状路径围绕其螺旋轴线旋转约1260°)。线圈622可通过引线626a及626b来连接到第二裸片620的前侧上的第二绝缘材料层617中的其它电路元件(未展示)。引线626a可通过通路628a来连接到线圈622的中心。
第一裸片610及第二裸片620前后堆叠(举例来说，第一裸片610的背侧面向第二裸片620的前侧)。装置600可任选地包含第一裸片610与第二裸片620之间的裸片附着材料619(例如裸片附着膜)。如参考图6可见，第一裸片610的贯穿衬底线圈612与第二裸片620的线圈622之间的距离d1是比贯穿衬底线圈612未延伸到第一衬底615中时的所述距离短的距离。举例来说，距离d1可介于约5μm到约50μm之间。根据一个实施例，两个无线通信线圈612与622之间的距离d1比由两个线圈612及622跨越的范围(例如两个线圈612及622的直径
Figure BDA0002302516760000061
)小得多(举例来说，至少小约数量级)。举例来说，在图6的实例中，两个线圈612及622的直径
Figure BDA0002302516760000062
可介于约80μm到约600μm之间。此外，两个无线通信线圈612与622之间的距离d1小于(举例来说，约为一半)第二裸片620的线圈622与第一裸片610的前侧上的元件(举例来说，其中必须在无贯穿衬底线圈612的情况下安置前侧线圈)之间的距离d2。举例来说，在图6所说明的实施例(其中第一裸片610是薄化硅晶片)中，距离d2可介于约10μm到约250μm之间。
尽管在图6的实例中已将第一裸片610的贯穿衬底线圈612及第二裸片620的线圈622说明为具有相同直径但在其它实施例中，相邻裸片中的无线通信线圈(例如耦合的前侧线圈及贯穿衬底线圈)无需为相同大小(举例来说，或形状)。举例来说，第一裸片上的贯穿衬底线圈可为任何大小(其包含介于约80μm到约600μm之间)，且第二裸片上的线圈(平面前侧线圈或贯穿衬底线圈)(举例来说，无线耦合到第一裸片的贯穿衬底线圈)可为选自相同范围的不同大小。尽管无线通信线圈的匹配线圈大小可提供最高效率空间使用及最少材料成本，但在一些实施例中，一侧上的空间限制会使我们期望具有不同大小的线圈。这可在不增大对应前侧线圈的大小的情况下促成更容易对准或提供稍好的耦合。
根据本发明的一个方面，紧密间隔线圈(例如线圈612及622)可经配置以跨近场距离(例如小于线圈的直径
Figure BDA0002302516760000064
的约3倍的距离，其中电场及磁场的近场分量振荡)无线通信。举例来说，贯穿衬底线圈612及前侧线圈622可使用电感耦合来无线通信，其中线圈(例如裸片620的前侧线圈622)经配置以响应于电流通过前侧线圈622(举例来说，由跨引线626a及626b所施加的电压差提供)而诱发具有垂直于且穿过两个线圈612及622的通量的磁场。可通过改变通过前侧线圈622的电流(举例来说，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)来诱发磁场的变化，其又诱发第一裸片610的贯穿衬底线圈612中的变化电流。以此方式，可在包括第一裸片610的贯穿衬底线圈612的电路与包括第二裸片620的前侧线圈622的另一电路之间耦合信号及/或功率。尽管已在上述实例中参考电感耦合来描述线圈612与622之间的无线通信，但所属领域的技术人员将容易理解，此类紧密间隔线圈之间的无线通信可以许多其它方式中的任一者实现，其包含(例如)通过谐振电感耦合、电容耦合或谐振电容耦合。
尽管在图6的实例中，已将半导体装置600说明成包含具有相同匝数(例如3.5匝)的一对无线通信线圈612及622，但本发明的实施例可提供包含具有不同匝数的无线通信线圈的半导体装置。所属领域的技术人员将容易理解，使一对电感耦合线圈中的一个线圈具有大于另一线圈的匝允许耦合线圈对操作为升压或降压变压器。举例来说，鉴于此配置中的耦合电感器(例如线圈)的初级绕组与次级绕组之间的6:3匝比，将第一变化电流(例如6V交流电)施加到具有4匝的线圈将在具有3匝的线圈中诱发具有较低电压(例如3V交流电)的变化电流。
如上文所阐述，提供具有用于无线通信的贯穿衬底线圈的半导体装置的益处在于：两个以上裸片的封装可经配置以无线通信，即使以前后配置堆叠。举例来说，图7是根据本发明的实施例的具有贯穿衬底线圈的多裸片半导体装置700的简化横截面图。装置700包含第一裸片710，其具有第一衬底715及大体上延伸到衬底715中的第一贯穿衬底线圈712(“线圈712”)。第一线圈712是由沿大体上螺旋状路径将第一线圈712的第一端连接到第一线圈712的第二端的导体(例如填充大体上螺旋状沟槽的电镀导电材料)形成。如参考图7可见，第一线圈712包含约3.5匝(举例来说，螺旋状路径围绕其中心轴线旋转约1260°)。第一线圈712可通过引线716a及716b来连接到第一裸片710的前侧上的第一绝缘材料层717中的其它电路元件(未展示)。引线716a及716b可通过两个通路718a及718b来连接到第一线圈712的相应端。
装置进一步包含第二裸片720，其具有第二衬底725及第二裸片720的前侧上的第二绝缘材料层727。第二裸片720进一步包含大体上延伸到第二衬底725中的第二贯穿衬底线圈722(“线圈722”)。第二线圈722是由沿大体上螺旋状路径将第二线圈722的第一端连接到第二线圈722的第二端的导体(例如填充大体上螺旋状沟槽的电镀导电材料)形成。如参考图7可见，第二线圈722还包含约3.5匝(举例来说，螺旋状路径围绕其螺旋轴线旋转约1260°)。第二线圈722可通过引线726a及726b来连接到第二裸片720的前侧上的第二绝缘材料层727中的其它电路元件(未展示)。引线726a及726b通过两个通路728a及728b来连接到第二线圈722的相应端。
装置进一步包含第三裸片730，其具有衬底735及第三裸片730的前侧上的第三绝缘材料层737。第三裸片730进一步包含安置于衬底735上方的上绝缘材料层737中的第三线圈732(“线圈732”)。第三线圈732是由沿大体上螺旋状路径将第三线圈732的第一端连接到第三线圈732的第二端的导体(例如导电迹线)形成。如参考图7可见，第三线圈732还包含约3.5匝(举例来说，螺旋状路径围绕其螺旋轴线旋转约1260°)。第三线圈732可通过引线736a及736b来连接到第三裸片730的前侧上的上绝缘材料层737中的其它电路元件(未展示)。引线736a可通过通路738a来连接到第三线圈732的中心。
第一裸片710及第二裸片720前后堆叠(举例来说，第一裸片710的背侧面向第二裸片720的前侧)。第二裸片720及第三裸片730还前后堆叠(举例来说，第二裸片720的背侧面向第三裸片730的前侧)。装置700可任选地包含第一裸片710与第二裸片720之间的第一裸片附着材料719(例如裸片附着膜)及第二裸片720与第三裸片730之间的第二裸片附着材料729(例如裸片附着膜)。
如上文所更详细阐述，紧密间隔线圈(例如第一裸片710的第一贯穿衬底线圈712及第二裸片720的第二贯穿衬底线圈722)可经配置以跨近场距离(例如小于线圈的直径
Figure BDA0002302516760000081
的约3倍的距离，其中电场及磁场的近场分量振荡)无线通信。针对第一贯穿衬底线圈712及第二贯穿衬底线圈722可使用电感耦合来无线通信，其中线圈(例如第二裸片720的第二贯穿衬底线圈722)经配置以响应于电流通过第二裸片720的第二贯穿衬底线圈722(举例来说，由跨引线726a及726b所施加的电压差提供)而诱发具有垂直于且穿过两个线圈712及722的通量的磁场。可通过改变通过第二贯穿衬底线圈722的电流(举例来说，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)来诱发磁场的变化，其又诱发第一裸片710的第一贯穿衬底线圈712中的变化电流。以此方式，可在包括第二裸片720的第二贯穿衬底线圈722的电路与包括第一裸片710的第一贯穿衬底线圈712的另一电路之间耦合信号及/或功率。类似地，第二裸片720的第二贯穿衬底线圈722及第三裸片730的第三线圈732可经电感耦合以按类似方式无线通信。因此，提供到第三裸片730中的第三线圈732(举例来说，通过引线736a及736b)的信号及/或功率可通过电感耦合来提供到第二裸片720中的第二贯穿衬底线圈722，第二裸片720中的第二贯穿衬底线圈722又可通过电感耦合来将信号及/或功率提供到第一裸片710中的第一贯穿衬底线圈712。
所属领域的技术人员将容易理解，根据本发明的一个实施例，线圈无需呈平滑螺旋状(例如阿基米得螺线或圆形渐开螺线)以促进前侧线圈及背侧线圈对之间的无线通信。尽管已将上述例图中的线圈示意性且功能性地说明成具有常曲率的平滑弯曲弧形匝，但所属领域的技术人员将容易理解，制造平滑螺旋形状会面临成本管理挑战(举例来说，在光刻光罩设计中)。因此，本文中所使用的“大体上螺旋状”导体描述具有使径向距离从中心向外逐渐或步进增大的匝的导体。因此，由大体上螺旋状导体的个别匝的路径勾画的平面形状无需为椭圆形或圆形。为便于与高效率半导体处理方法整合(举例来说，使用具成本效益的光罩遮蔽)，大体上螺旋状导体的个别匝(举例来说，包含其线性元件)可在平面图中勾画多边形路径(例如直线形、六边形、八边形或一些其它规则或不规则多边形形状)。因此，本文中所使用的“大体上螺旋状”导体描述平面螺旋导体，其具有在平面图(举例来说，平行于衬底表面的平面)中勾画围绕中心轴线的任何形状(其包含圆形、椭圆形、规则多边形、不规则多边形或其某一组合)的匝。
举例来说，图8说明根据本发明的实施例的具有大体上多边形螺旋形状的大体上螺旋状贯穿衬底线圈801。为更易于说明图8中所阐述的线圈801的大体上螺旋形状，已从绘图消除其中安置线圈801的装置的衬底、绝缘材料及其它细节。线圈801在其相对端连接到两个通路802及803，通路802及803又将线圈801连接到两个引线804及805。如参考图8可见，线圈801的大体上螺旋状导体包含数个匝，其具有使与线圈801的中心轴线的距离随每一匝而增大的线性元件。
图9是说明根据本发明的实施例的制造具有背侧线圈的半导体装置的方法的流程图。方法包含：使大体上螺旋状的高纵横比沟槽形成于衬底中(块910)；及使用导体来填充沟槽(块920)。方法进一步包含：将大体上螺旋状导体电连接到衬底的前侧上的其它电路元件(块930)；及薄化衬底以减小衬底的背侧与大体上螺旋状导体的底部之间的距离(块940)。薄化可部分减小距离或完全消除距离(举例来说，通过部分或完全暴露大体上螺旋状导体的底部)。
应从上文了解，本文中已出于说明的目的而描述本发明的特定实施例，但可在不背离本发明的范围的情况下作出各种修改。因此，本发明仅受所附权利要求书限制。

Claims (20)

1.一种半导体装置，其包括：
衬底；及
大体上螺旋状导体，其大体上延伸到所述衬底中且具有大体上垂直于所述衬底的表面的螺旋轴线。
2.根据权利要求1所述的半导体装置，其中所述大体上螺旋状导体经配置以无线耦合到另一半导体装置中的另一大体上螺旋状导体。
3.根据权利要求1所述的半导体装置，其进一步包括覆盖所述大体上螺旋状导体的绝缘材料层。
4.根据权利要求1所述的半导体装置，其中所述衬底具有厚度，且其中所述大体上螺旋状导体在所述衬底中延伸所述厚度的至少一半。
5.根据权利要求1所述的半导体装置，其中所述大体上螺旋状导体完全延伸穿过所述衬底。
6.根据权利要求1所述的半导体装置，其中所述衬底是厚度介于约10μm到约200μm之间的硅衬底，且其中所述大体上螺旋状导体在所述衬底中延伸至少约30μm。
7.根据权利要求1所述的半导体装置，其中所述大体上螺旋状导体横跨约80μm到约600μm之间的范围。
8.根据权利要求1所述的半导体装置，其中所述大体上螺旋状导体的匝具有约15μm到约75μm之间的横跨宽度。
9.根据权利要求1所述的半导体装置，其进一步包括所述衬底的前侧上的多个电路元件，其中所述大体上螺旋状导体的相对端电连接到所述多个电路元件中的至少一者。
10.一种半导体封装，其包括：
第一裸片，其包含：
第一衬底，及
第一大体上螺旋状导体，其大体上延伸到所述第一衬底中且具有大体上垂直于所述第一衬底的表面的螺旋轴线；及
第二裸片，其包含：
第二衬底，及
第二大体上螺旋状导体，
其中所述第一大体上螺旋状导体及所述第二大体上螺旋状导体是无线耦合的。
11.根据权利要求10所述的半导体封装，其中所述第一大体上螺旋状导体及所述第二大体上螺旋状导体经配置以通过电感耦合来无线通信。
12.根据权利要求10所述的半导体封装，其中所述第一大体上螺旋状导体及所述第二大体上螺旋状导体经配置以通过电容耦合来无线通信。
13.根据权利要求10所述的半导体封装，其中所述第一大体上螺旋状导体及所述第二大体上螺旋状导体中的每一者横跨约80μm到约600μm之间的范围。
14.根据权利要求10所述的半导体封装，其中所述第一大体上螺旋状导体及所述第二大体上螺旋状导体是至少大体上同轴对准的。
15.根据权利要求10所述的半导体封装，其中所述第一衬底具有厚度，且其中所述第一大体上螺旋状导体在所述衬底中延伸所述厚度的至少一半。
16.根据权利要求10所述的半导体封装，其中所述第一大体上螺旋状导体完全延伸穿过所述第一衬底。
17.根据权利要求10所述的半导体封装，其中所述第二大体上螺旋状导体大体上延伸到所述第二衬底中。
18.根据权利要求10所述的半导体封装，其中所述第一裸片及所述第二裸片以前后布置堆叠。
19.一种半导体封装，其包括：
多个裸片，其布置成堆叠，每一裸片包含衬底及大体上螺旋状导体，所述大体上螺旋状导体具有大体上垂直于所述衬底的表面的螺旋轴线，
其中所述多个裸片中的相邻者通过相应大体上螺旋状导体来无线耦合，且
其中所述多个裸片中的至少一者的所述大体上螺旋状导体大体上延伸到所述至少一裸片的所述衬底中。
20.根据权利要求19所述的半导体封装，其中所述多个裸片包含两个以上裸片。
CN201880037173.7A 2017-05-02 2018-04-05 具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置 Pending CN110709985A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/584,310 US20180323253A1 (en) 2017-05-02 2017-05-02 Semiconductor devices with through-substrate coils for wireless signal and power coupling
US15/584,310 2017-05-02
PCT/US2018/026253 WO2018204013A1 (en) 2017-05-02 2018-04-05 Semiconductor devices with through-substrate coils for wireless signal and power coupling

Publications (1)

Publication Number Publication Date
CN110709985A true CN110709985A (zh) 2020-01-17

Family

ID=64014210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880037173.7A Pending CN110709985A (zh) 2017-05-02 2018-04-05 具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置

Country Status (4)

Country Link
US (1) US20180323253A1 (zh)
CN (1) CN110709985A (zh)
TW (1) TWI689074B (zh)
WO (1) WO2018204013A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115966548A (zh) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 一种电感器及芯片

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030066184A1 (en) * 2001-10-10 2003-04-10 Pascal Gardes Inductance and its manufacturing method
CN101546758A (zh) * 2008-03-27 2009-09-30 株式会社瑞萨科技 半导体器件和半导体集成电路
US20090267084A1 (en) * 2008-04-25 2009-10-29 Qimonda Ag Integrated circuit with wireless connection
US20110073987A1 (en) * 2009-09-25 2011-03-31 Gunther Mackh Through Substrate Features in Semiconductor Substrates
US20110156488A1 (en) * 2008-06-03 2011-06-30 Keio University Electronic circuit
CN102163560A (zh) * 2010-01-14 2011-08-24 镌铭科技股份有限公司 用以将无线通信装置嵌入包含芯片级封装和三维半导体封装的半导体封装中的系统和方法
US20110248380A1 (en) * 2010-04-13 2011-10-13 Denso Corporation Semiconductor device and manufacturing method for semiconductor device
CN102800647A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 立体螺旋电感及其形成方法
CN103107166A (zh) * 2013-01-23 2013-05-15 华中科技大学 一种三维堆叠封装芯片中的电感及无线耦合通信系统
CN103972207A (zh) * 2013-02-06 2014-08-06 台湾积体电路制造股份有限公司 堆叠管芯之间的螺旋形螺旋电感器
US20150054710A1 (en) * 2013-08-26 2015-02-26 Soongsil University Research Consortium Techno-Park Antenna for inter-chip wireless power transmission
US20150115405A1 (en) * 2013-10-31 2015-04-30 Qualcomm Incorporated Wireless interconnects in an interposer
CN104969312A (zh) * 2013-02-08 2015-10-07 高通股份有限公司 无基板分立耦合电感器结构
CN106206553A (zh) * 2016-08-22 2016-12-07 西安电子科技大学 一种基于硅通孔阵列的三维螺旋电感器
CN106449550A (zh) * 2016-11-10 2017-02-22 成都线易科技有限责任公司 芯片封装模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842580B2 (en) * 2008-05-19 2010-11-30 International Business Machines Corporation Structure and method for buried inductors for ultra-high resistivity wafers for SOI/RF SiGe applications
US8921976B2 (en) * 2011-01-25 2014-12-30 Stmicroelectronics, Inc. Using backside passive elements for multilevel 3D wafers alignment applications
US9064631B2 (en) * 2012-01-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Through-chip interface (TCI) structure for wireless chip-to-chip communication
US10032850B2 (en) * 2016-05-11 2018-07-24 Texas Instruments Incorporated Semiconductor die with back-side integrated inductive component
US10026546B2 (en) * 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030066184A1 (en) * 2001-10-10 2003-04-10 Pascal Gardes Inductance and its manufacturing method
CN101546758A (zh) * 2008-03-27 2009-09-30 株式会社瑞萨科技 半导体器件和半导体集成电路
US20090267084A1 (en) * 2008-04-25 2009-10-29 Qimonda Ag Integrated circuit with wireless connection
US20110156488A1 (en) * 2008-06-03 2011-06-30 Keio University Electronic circuit
US20110073987A1 (en) * 2009-09-25 2011-03-31 Gunther Mackh Through Substrate Features in Semiconductor Substrates
CN102163560A (zh) * 2010-01-14 2011-08-24 镌铭科技股份有限公司 用以将无线通信装置嵌入包含芯片级封装和三维半导体封装的半导体封装中的系统和方法
US20110248380A1 (en) * 2010-04-13 2011-10-13 Denso Corporation Semiconductor device and manufacturing method for semiconductor device
CN102800647A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 立体螺旋电感及其形成方法
CN103107166A (zh) * 2013-01-23 2013-05-15 华中科技大学 一种三维堆叠封装芯片中的电感及无线耦合通信系统
CN103972207A (zh) * 2013-02-06 2014-08-06 台湾积体电路制造股份有限公司 堆叠管芯之间的螺旋形螺旋电感器
CN104969312A (zh) * 2013-02-08 2015-10-07 高通股份有限公司 无基板分立耦合电感器结构
US20150054710A1 (en) * 2013-08-26 2015-02-26 Soongsil University Research Consortium Techno-Park Antenna for inter-chip wireless power transmission
US20150115405A1 (en) * 2013-10-31 2015-04-30 Qualcomm Incorporated Wireless interconnects in an interposer
CN106206553A (zh) * 2016-08-22 2016-12-07 西安电子科技大学 一种基于硅通孔阵列的三维螺旋电感器
CN106449550A (zh) * 2016-11-10 2017-02-22 成都线易科技有限责任公司 芯片封装模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115966548A (zh) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 一种电感器及芯片
CN115966548B (zh) * 2021-09-17 2024-03-12 上海玻芯成微电子科技有限公司 一种电感器及芯片

Also Published As

Publication number Publication date
WO2018204013A1 (en) 2018-11-08
TW201907538A (zh) 2019-02-16
US20180323253A1 (en) 2018-11-08
TWI689074B (zh) 2020-03-21

Similar Documents

Publication Publication Date Title
CN110603635B (zh) 具有用于无线信号及功率耦合的背侧线圈的半导体装置
US9153547B2 (en) Integrated inductor structure and method of fabrication
CN110709985A (zh) 具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置
TWI680552B (zh) 具有貫穿基板通路核心的三維互連多晶粒電感器
KR20240090512A (ko) 멀티-다이 스태킹에서의 적층된 인덕터
US10446486B2 (en) Multi-die inductors with coupled through-substrate via cores
EP2754178B1 (en) A small size and fully integrated power converter with magnetics on chip
CN107437453B (zh) 用于在info封装件上的无线充电结构的堆叠的线圈及其形成方法
US8786393B1 (en) Step up or step down micro-transformer with tight magnetic coupling
US7952460B2 (en) Manufacturing of an electronic circuit having an inductance
US20240234324A1 (en) Inductors with through-substrate via cores
US11723222B2 (en) Integrated circuit (IC) package with integrated inductor having core magnetic field (B field) extending parallel to substrate
US20240282723A1 (en) Integrated circuit (ic) package including an inductive device formed in a conductive routing region
WO2024177651A1 (en) Integrated circuit (ic) package including an inductive device formed in a conductive routing region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200117