CN110704090B - 现场可编程门阵列fpga及其升级方法和升级系统 - Google Patents

Abstract

本申请实施例提供了一种FPGA及其升级方法和升级系统，其中，FPGA的运行逻辑资源基于动态部分重配置技术被划分为动态可重配区和静态区，动态可重配区中包含运行逻辑待升级的目标模块，静态区中至少包含控制模块，控制模块可以响应于FPGA对应的升级控制器发送的升级询问指令，控制目标模块停止业务处理，并获取目标模块对应的升级数据，在动态可重配区中加载升级数据，以升级目标模块的运行逻辑，目标模块可以在升级成功后，根据升级后的运行逻辑运行。

Description

现场可编程门阵列FPGA及其升级方法和升级系统

技术领域

本申请涉及计算机技术领域，尤其涉及一种现场可编程门阵列FPGA及其升级方法和升级系统。

背景技术

目前，可以通过FPGA(Field－Programmable Gate Array，现场可编程门阵列)进行数据处理。由于FPGA的数据处理效率依赖于其加载的运行逻辑，因此可以对FPGA内的模块定期进行更新升级，从而使得FPGA能够更高效地进行数据处理。

在FPGA的运行过程中，FPGA的升级效率将影响其数据处理效率，因此，有必要提供一种升级方案，以提高FPGA的升级效率。

发明内容

本申请实施例的目的是提供一种现场可编程门阵列FPGA及其升级方法和升级系统，以提高FPGA的升级效率。

为达到上述技术目的，本申请实施例是这样实现的：

第一方面，本申请实施例提供了一种现场可编程门阵列FPGA，所述FPGA的运行逻辑资源被划分为动态可重配区和静态区，所述动态可重配区中包含运行逻辑待升级的目标模块，所述静态区中至少包含控制模块；所述控制模块，用于响应于所述FPGA对应的升级控制器发送的升级询问指令，控制所述目标模块停止业务处理，并获取所述目标模块对应的升级数据，在所述动态可重配区中加载所述升级数据，以升级所述目标模块的运行逻辑；所述目标模块，用于在升级成功后，根据升级后的运行逻辑运行。

第二方面，本申请实施例提供了一种现场可编程门阵列FPGA的升级方法，所述FPGA的运行逻辑资源被划分为动态可重配区和静态区，所述动态可重配区中包含运行逻辑待升级的目标模块，所述静态区中至少包含控制模块；所述方法包括：所述控制模块响应于所述FPGA对应的升级控制器发送的升级询问指令，控制所述目标模块停止业务处理，并获取所述目标模块对应的升级数据；所述控制模块在所述动态可重配区中加载所述升级数据，以升级所述目标模块的运行逻辑。

第三方面，本申请实施例提供了一种现场可编程门阵列FPGA的升级系统，所述系统包括所述FPGA和所述FPGA对应的升级控制器；所述FPGA的运行逻辑资源被划分为动态可重配区和静态区，所述动态可重配区中包含运行逻辑待升级的目标模块，所述静态区中至少包含控制模块；所述升级控制器用于，向所述控制模块发送升级询问指令；所述控制模块，用于响应于所述升级控制器发送的升级询问指令，控制所述目标模块停止业务处理，并获取所述目标模块对应的升级数据，在所述动态可重配区中加载所述升级数据，以升级所述目标模块的运行逻辑；所述目标模块，用于在升级成功后，根据升级后的运行逻辑运行。

本实施例中，FPGA被划分为动态可重配区和静态区，控制模块通过在动态可重配区中加载目标模块对应的升级数据的方式来升级动态可重配区中的目标模块，由于静态区中的运行逻辑在动态可重配区中的运行逻辑重新配置时保持不变，因此目标模块升级时静态区保持运行逻辑不变。可见通过本实施例，升级目标模块时无需对FPGA的全部区域进行重加载，无需重启FPGA所在的服务器，并且不影响其他模块的正常运行，从而缩短升级耗时，提高FPGA的运行效率和升级效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种FPGA的结构示意图；

图2为本申请一实施例提供的FPGA的升级方法的流程示意图；

图3为本申请另一实施例提供的FPGA的升级方法的流程示意图；

图4为本申请一实施例提供的FPGA的升级系统的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

本申请实施例提供了一种FPGA及其升级方法和升级系统，以提高FPGA的升级效率。

图1为本申请实施例提供的一种FPGA的结构示意图，图1中，FPGA的运行逻辑资源基于动态部分重配置技术被划分为动态可重配区10和静态区20，动态可重配区10中的运行逻辑能够被重新配置，静态区20中的运行逻辑无法被重新配置，且静态区20中的运行逻辑在动态可重配区10中的运行逻辑重新配置时保持不变，动态可重配区10中包含待升级的目标模块101，静态区20中至少包含控制模块201。

本实施例中，控制模块201用于，响应于FPGA对应的升级控制器发送的升级询问指令，控制目标模块101停止业务处理，并获取目标模块101对应的升级数据，在动态可重配区10中加载该升级数据，以升级目标模块101的运行逻辑。目标模块101用于，在升级成功后，根据升级后的运行逻辑运行，比如，目标模块101用于进行数据处理，可以根据升级后的数据处理逻辑进行数据处理。

本实施例中，FPGA被划分为动态可重配区和静态区，控制模块通过在动态可重配区中加载目标模块对应的升级数据的方式来升级动态可重配区中的目标模块，由于静态区中的运行逻辑在动态可重配区中的运行逻辑重新配置时保持不变，因此目标模块升级时静态区保持运行逻辑不变。可见通过本实施例，升级目标模块时无需对FPGA的全部区域进行重加载，无需重启FPGA所在的服务器，并且不影响其他模块的正常运行，从而缩短升级耗时，提高FPGA的运行效率和升级效率。

本实施例中，FPGA可以位于服务器内部，用于接收数据处理任务并进行数据处理。由于只需要在动态可重配区中加载升级数据，无需重启FPGA所在的服务器，因此用户可以正常和该服务器之间进行数据交互，达到了热升级FPGA的目的，且用户与服务器之间的业务流程无需中断，对于用户而言达到了升级无感知的效果(只会感知到FPGA的处理性能在短时间内出现了下降)，提高用户体验。

本实施例中，基于FPGA可部分重加载的原理，利用动态部分重配置技术将FPGA划分为动态可重配区和静态区。在FPGA中划分动态可重配区和静态区后，在FPGA运行过程中，动态可重配区可以通过动态重加载数据的方式进行多次运行逻辑的重新配置，基于部分重加载原理，FPGA的静态区中的运行逻辑无法被重新配置，且静态区中的运行逻辑在动态可重配区中的运行逻辑重新配置时保持不变。

FPGA的静态区中除包含控制模块外，还可以包含无需升级的模块，如FPGA的基础配置模块和运行逻辑无需改变的模块等，其中，基础配置模块包括但不限于时钟模块等。

本实施例中还提供了一种升级控制器，该升级控制器位于FPGA的外部，能够与FPGA内的控制模块进行通信，比如通过以太网形成的输入输出链路与控制模块进行通信。升级控制器可以向控制模块发送升级询问指令，控制模块响应于该升级询问指令，控制目标模块停止业务处理，并获取目标模块对应的升级数据，具体可以为：控制模块在接收到升级控制器发送的升级询问指令后，控制目标模块停止接收新的处理任务，并监控目标模块是否完成当前的处理任务，若目标模块完成当前的处理任务，则控制模块获取目标模块对应的升级数据。其中，在目标模块用于进行数据处理时，当前的处理任务可以为数据处理任务。

一个实施例中，控制模块在接收到升级控制器发送的升级询问指令后，监控目标模块是否将当前的处理任务对应的任务处理结果输出，若输出，则控制模块确定目标模块完成当前的处理任务。

本实施例中，在控制目标模块停止接收新的处理任务，以及确定目标模块完成当前的处理任务后再对目标模块进行升级，保证了目标模块任务处理的完整性和连续性。

本实施例中，控制模块可以获取目标模块对应的升级数据。一个情况下，控制模块从本地获取目标模块对应的升级数据，另一个情况下，控制模块从FPGA对应的升级控制器处获取目标模块对应的升级数据。

比如，控制模块预先获取升级数据并存储在本地，在确定目标模块符合预设的升级条件时，从本地获取目标模块对应的升级数据，以升级目标模块。

又如，控制模块在确定目标模块符合预设的升级条件时，向升级控制器发送升级应答指令，升级控制器根据该升级应答指令向控制模块发送目标模块对应的升级数据，从而控制模块获取该升级数据。

本实施例中，升级数据用于升级目标模块的运行逻辑，升级数据可以为目标模块需要进行升级加载的数据。本实施例中，控制模块在动态可重配区中加载升级数据后，动态可重配区中的目标模块可以读取该升级数据并运行，从而达到升级目标模块的目的。

一种情况下，动态可重配区中包括多个根动态区域，每个根动态区域中包括若干个动态子区域，每个动态子区域中均包括待升级的目标模块，则控制模块可以获取每个目标模块对应的升级数据，并在每个动态子区域中加载对应的升级数据，从而升级对应的目标模块。

另一种情况下，目标模块包括：主模块和主模块的备份模块，主模块和备份模块的功能相同。目标模块对应的升级数据包括：主模块对应的主升级数据和备份模块对应的备份升级数据。

相应地，控制模块在动态可重配区中加载升级数据，以升级目标模块的运行逻辑，具体为：控制模块在主模块运行时，在动态可重配区中加载备份升级数据，以升级备份模块的运行逻辑，控制模块在备份模块升级成功后，控制备份模块根据升级后的运行逻辑运行，如根据升级后的数据处理逻辑进行数据处理，并在动态可重配区中加载主升级数据，以升级主模块的运行逻辑。

具体地，主模块可以为FPGA中正常进行数据处理的模块，备份模块可以通常处于休眠状态，控制模块在主模块运行时，在动态可重配区中加载备份升级数据，以升级备份模块，在备份模块升级成功后，控制备份模块根据升级后的数据处理逻辑进行数据处理，并在动态可重配区中加载主升级数据，以升级主模块，从而采用轮流升级主模块和备份模块的方式，使得主模块和备份模块之一升级时，其中另一个模块继续提供数据处理功能，达到模块升级和模块运行互不影响的效果，使得FPGA能够持续不断地进行数据处理。

为使得主模块和备份模块升级后，继续运行主模块，本实施例中，控制模块还可以在主模块升级成功后，控制主模块根据升级后的运行逻辑运行，如根据升级后的数据处理逻辑进行数据处理，并控制备份模块停止运行。

基于控制模块的控制作用，主模块能够在升级成功后根据升级后的运行逻辑运行，备份模块则在主模块升级成功后停止运行，从而使得主模块重新运行，备份模块继续保持休眠状态，维持主模块和备份模块之间的工作关系不变。

考虑到方便目标模块升级后继续运行，本实施例中，控制模块还可以在控制目标模块停止业务处理之后，以及在动态可重配区中加载升级数据之前，保存目标模块当前的运行环境参数，运行环境参数可以包括数据处理环境参数，在目标模块升级成功后，控制模块还控制目标模块基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行。相应地，目标模块可以在升级成功后，基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行。

本实施例中，运行环境参数包括但不限于运行环境变量、运行环境配置数据等。当目标模块升级成功后，基于控制模块的控制作用，目标模块可以基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行，从而方便目标模块升级后继续运行。以目标模块用于进行数据处理为例，通过本实施例，能够保证目标模块进行数据处理的完整性和连续性，免去目标模块为继续进行数据处理，需要重新生成所需的运行环境参数的操作。

本实施例中，如图1所示，静态区中还包含通信接口202，该通信接口202用于FPGA对外进行通信。通信接口202可以用于FPGA与外部器件之间通过PCIe(peripheralcomponent interconnect express，高速外设组件互连)通信链路进行通信。具体地，该通信接口202可以为FPGA的IP(IntellectualProperty，知识产权)核(IP core)，FPGA通过IPcore与外部器件形成PCIe通信链路。

本实施例中，由于目标模块升级时，静态区中的模块保持运行逻辑不变，因此在静态区中设置通信接口，能够使得FPGA在升级目标模块时，正常与外部器件进行通信，从而免去在升级FPGA后人工恢复FPGA与外部器件之间的通信关系的操作，简化了FPGA的升级流程，减少了人工操作。

并且，FPGA与外部器件之间的通信关系中断后再恢复时，可能引入未知的风险，通过本实施例，FPGA与外部器件之间的通信关系在目标模块升级时无需中断，因此不会引入未知的风险，保证了FPGA的安全性。

特别地，由于人工恢复FPGA与外部器件之间的通信关系的操作较为复杂，因此通过在静态区中设置通信接口，能够免去大量的人工恢复通信关系的操作，大大提高FPGA的升级效率。

本申请实施例还提供了一种FPGA的升级方法，图2为本申请一实施例提供的FPGA的升级方法的流程示意图，如图2所示，该流程包括以下步骤：

步骤S202，控制模块响应于FPGA对应的升级控制器发送的升级询问指令，控制目标模块停止业务处理，并获取目标模块对应的升级数据；

步骤S204，控制模块在动态可重配区中加载升级数据，以升级目标模块的运行逻辑。

本实施例中，FPGA被划分为动态可重配区和静态区，控制模块通过在动态可重配区中加载目标模块对应的升级数据的方式来升级动态可重配区中的目标模块，由于静态区中的运行逻辑在动态可重配区中的运行逻辑重新配置时保持不变，因此目标模块升级时静态区保持运行逻辑不变。可见通过本实施例，升级目标模块时无需对FPGA的全部区域进行重加载，无需重启FPGA所在的服务器，并且不影响其他模块的正常运行，从而缩短升级耗时，提高FPGA的运行效率和升级效率。

本实施例中，由于只需要在动态可重配区中加载升级数据，无需重启FPGA所在的服务器，因此用户可以正常和该服务器之间进行数据交互，达到了热升级FPGA的目的，且用户与服务器之间的业务流程无需中断，对于用户而言达到了升级无感知的效果，提高用户体验。

上述步骤S202中，控制模块响应于FPGA对应的升级控制器发送的升级询问指令，控制目标模块停止业务处理，并获取目标模块对应的升级数据，具体为：控制模块在接收到FPGA对应的升级控制器发送的升级询问指令后，控制目标模块停止接收新的处理任务，并监控目标模块是否完成当前的处理任务，若目标模块完成当前的处理任务，则控制模块获取目标模块对应的升级数据。

上述步骤S204中，控制模块获取目标模块对应的升级数据，具体为：控制模块从本地获取目标模块对应的升级数据，或者，控制模块从FPGA对应的升级控制器处获取目标模块对应的升级数据。

本实施例中，目标模块可以包括：主模块和主模块的备份模块，升级数据包括：主模块对应的主升级数据和备份模块对应的备份升级数据，上述步骤S206中，控制模块在动态可重配区中加载升级数据，以升级目标模块的运行逻辑，具体为：控制模块在主模块运行时，在动态可重配区中加载备份升级数据，以升级备份模块的运行逻辑，控制模块在备份模块升级成功后，控制备份模块根据升级后的运行逻辑运行，并在动态可重配区中加载主升级数据，以升级主模块的运行逻辑。

进一步地，控制模块还可以在主模块升级成功后，控制主模块根据升级后的运行逻辑运行，并控制备份模块停止运行，从而恢复主模块运行，使得备份模块进入备份休眠状态。

本实施例中，控制模块还可以在控制所述目标模块停止业务处理之后，以及在动态可重配区中加载升级数据之前，保存目标模块当前的运行环境参数，以及在目标模块升级成功后，控制目标模块基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行。

进一步地，本实施例中，FPGA静态区中还包含通信接口，通信接口用于FPGA与外部器件之间通过PCIe通信链路进行通信。

图2中的升级方法的具体过程和有益效果还可以参考前面的FPGA的具体描述，这里不再重复。

图3为本申请另一实施例提供的FPGA的升级方法的流程示意图，如图3所示，该流程包括以下步骤：

步骤S302，升级控制器向控制模块发送升级询问指令。

步骤S304，控制模块根据升级询问指令，控制目标模块停止接收新的处理任务，并监控目标模块是否完成当前的数据处理任务。

步骤S306，控制模块在目标模块完成当前的数据处理任务后，向升级控制器返回升级应答指令。

本步骤中，若目标模块未完成当前的数据处理任务，则控制模块进入等待状态，直至目标模块完成当前的数据处理任务。

步骤S308，升级控制器根据升级应答指令，向控制模块发送目标模块对应的升级数据。

本实施例中，控制模块还可以主动从升级控制器中读取目标模块对应的升级数据。

步骤S310，控制模块在动态可重配区中加载该升级数据，以升级目标模块。

步骤S312，控制模块在目标模块升级成功过后，向升级控制器发送升级成功的状态信息。

本步骤中，若升级数据加载成功，则控制模块确定目标模块升级成功，若升级数据加载失败，则控制模块确定目标模块升级失败。

步骤S314，升级控制器根据升级成功的状态信息，向控制模块发送启动指令。

步骤S316，控制模块根据启动指令，控制目标模块根据升级后的数据处理逻辑进行数据处理。

本实施例中，控制模块在目标模块升级失败过后，向升级控制器发送升级失败的状态信息，升级控制器根据升级失败的状态信息，重新发送升级数据。

通过图3中的方法，升级目标模块时无需对FPGA的全部区域进行重加载，无需重启FPGA所在的服务器，并且不影响其他模块的正常运行，从而缩短升级耗时，提高FPGA的运行效率和FPGA的升级效率。并且，由于只需要在动态可重配区中加载升级数据，无需重启FPGA所在的服务器，因此用户可以正常和该服务器之间进行数据交互，达到了热升级FPGA的目的，且用户与服务器之间的业务流程无需中断，对于用户而言达到了升级无感知的效果，提高用户体验。

图3中的升级方法的具体过程和有益效果还可以参考前面的FPGA的具体描述，这里不再重复。

图4为本申请一实施例提供的FPGA的升级系统的结构示意图，如图4所示，该系统包括上述的FPGA1000和该器件对应的升级控制器2000。

根据以上内容可知，FPGA1000被划分为动态可重配区10和静态区20，动态可重配区10中包含待升级的目标模块101，静态区20中至少包含控制模块201。

升级控制器2000可以用于，向控制模块201发送升级询问指令，控制模块201，用于响应于升级控制器2000发送的升级询问指令，控制目标模块101停止业务处理，并获取目标模块101对应的升级数据，在动态可重配区10中加载该升级数据，以升级目标模块101的运行逻辑，目标模块101，用于在升级成功后，根据升级后的运行逻辑运行。

本实施例中，目标模块101升级时，静态区20中的模块保持运行逻辑不变。

本实施例中，FPGA被划分为动态可重配区和静态区，控制模块通过在动态可重配区中加载目标模块对应的升级数据的方式来升级动态可重配区中的目标模块，由于静态区中的运行逻辑在动态可重配区中的运行逻辑重新配置时保持不变，因此目标模块升级时静态区保持运行逻辑不变。可见通过本实施例，升级目标模块时无需对FPGA的全部区域进行重加载，无需重启FPGA所在的服务器，并且不影响其他模块的正常运行，从而缩短升级耗时，提高FPGA的运行效率和升级效率。

本实施例中，由于只需要在动态可重配区中加载升级数据，无需重启FPGA所在的服务器，因此用户可以正常和该服务器之间进行数据交互，达到了热升级FPGA的目的，且用户与服务器之间的业务流程无需中断，对于用户而言达到了升级无感知的效果，提高用户体验。

本实施例中，控制模块具体可以在接收到上述升级询问指令后，控制目标模块停止接收新的处理任务，并监控目标模块是否完成当前的处理任务，若目标模块完成当前的处理任务，则获取目标模块对应的升级数据。

本实施例中，控制模块可以从本地获取目标模块对应的升级数据；或者，从升级控制器处获取目标模块对应的升级数据。

本实施例中，目标模块包括主模块和主模块的备份模块，升级数据包括主模块对应的主升级数据和备份模块对应的备份升级数据，控制模块具体可以在主模块运行时，在动态可重配区中加载备份升级数据，以升级备份模块的运行逻辑，在备份模块升级成功后，控制备份模块根据升级后的运行逻辑运行，并在动态可重配区中加载主升级数据，以升级主模块的运行逻辑。

相应地，本实施例中，控制模块还可以在主模块升级成功后，控制主模块根据升级后的运行逻辑运行，并控制备份模块停止运行。

本实施例中，控制模块还可以在控制目标模块停止业务处理之后，以及在动态可重配区中加载升级数据之前，保存目标模块当前的运行环境参数，在目标模块升级成功后，控制目标模块基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行，目标模块具体用于：在升级成功后，基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行。

本实施例中，FPGA静态区中还包含通信接口，所述通信接口用于所述FPGA与外部器件之间通过高速外设组件互连PCIe通信链路进行通信。

本实施例中的升级系统的具体过程和有益效果可以参考前面的FPGA的具体描述，这里不再重复。

在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进(例如，对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件(Programmable Logic Device，PLD)(例如现场可编程门阵列(Field Programmable GateArray，FPGA))就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言(Hardware Description Language，HDL)，而HDL也并非仅有一种，而是有许多种，如ABEL(Advanced Boolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等，目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。

控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (21)

1.一种现场可编程门阵列FPGA，所述FPGA的运行逻辑资源被划分为动态可重配区和静态区，所述动态可重配区中包含运行逻辑待升级的目标模块，所述静态区中至少包含控制模块；

所述控制模块，用于响应于所述FPGA对应的升级控制器发送的升级询问指令，控制所述目标模块停止业务处理，并获取所述目标模块对应的升级数据，在所述动态可重配区中加载所述升级数据，以升级所述目标模块的运行逻辑；

所述目标模块，用于在升级成功后，根据升级后的运行逻辑运行。

2.根据权利要求1所述的FPGA，其中，所述控制模块具体用于：

在接收到所述FPGA对应的升级控制器发送的升级询问指令后，控制所述目标模块停止接收新的处理任务，并监控所述目标模块是否完成当前的处理任务；

若所述目标模块完成当前的处理任务，则获取所述目标模块对应的升级数据。

3.根据权利要求1所述的FPGA，其中，所述控制模块具体用于：

从本地获取所述目标模块对应的升级数据；或者，

从所述FPGA对应的升级控制器处获取所述目标模块对应的升级数据。

4.根据权利要求1所述的FPGA，其中，所述目标模块包括：主模块和所述主模块的备份模块，所述升级数据包括：所述主模块对应的主升级数据和所述备份模块对应的备份升级数据；

所述控制模块具体用于：

在所述主模块运行时，在所述动态可重配区中加载所述备份升级数据，以升级所述备份模块的运行逻辑；

在所述备份模块升级成功后，控制所述备份模块根据升级后的运行逻辑运行，并在所述动态可重配区中加载所述主升级数据，以升级所述主模块的运行逻辑。

5.根据权利要求4所述的FPGA，其中，

所述控制模块还用于，在所述主模块升级成功后，控制所述主模块根据升级后的运行逻辑运行，并控制所述备份模块停止运行。

6.根据权利要求1所述的FPGA，其中，所述控制模块还用于：

在控制所述目标模块停止业务处理之后，以及在所述动态可重配区中加载所述升级数据之前，保存所述目标模块当前的运行环境参数；

在所述目标模块升级成功后，控制所述目标模块基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行。

7.根据权利要求1至6任一项所述的FPGA，其中，所述静态区中还包含通信接口，所述通信接口用于所述FPGA与外部器件之间通过高速外设组件互连PCIe通信链路进行通信。

8.一种现场可编程门阵列FPGA的升级方法，所述FPGA的运行逻辑资源被划分为动态可重配区和静态区，所述动态可重配区中包含运行逻辑待升级的目标模块，所述静态区中至少包含控制模块；

所述方法包括：

所述控制模块响应于所述FPGA对应的升级控制器发送的升级询问指令，控制所述目标模块停止业务处理，并获取所述目标模块对应的升级数据；

所述控制模块在所述动态可重配区中加载所述升级数据，以升级所述目标模块的运行逻辑；

所述目标模块在升级成功后，根据升级后的运行逻辑运行。

9.根据权利要求8所述的方法，其中，所述控制模块响应于所述FPGA对应的升级控制器发送的升级询问指令，控制所述目标模块停止业务处理，并获取所述目标模块对应的升级数据，包括：

所述控制模块在接收到所述FPGA对应的升级控制器发送的升级询问指令后，控制所述目标模块停止接收新的处理任务，并监控所述目标模块是否完成当前的处理任务；

若所述目标模块完成当前的处理任务，则所述控制模块获取所述目标模块对应的升级数据。

10.根据权利要求8所述的方法，其中，所述控制模块获取所述目标模块对应的升级数据，包括：

所述控制模块从本地获取所述目标模块对应的升级数据；或者，

所述控制模块从所述FPGA对应的升级控制器处获取所述目标模块对应的升级数据。

11.根据权利要求8所述的方法，其中，所述目标模块包括：主模块和所述主模块的备份模块，所述升级数据包括：所述主模块对应的主升级数据和所述备份模块对应的备份升级数据；

所述控制模块在所述动态可重配区中加载所述升级数据，以升级所述目标模块的运行逻辑，包括：

所述控制模块在所述主模块运行时，在所述动态可重配区中加载所述备份升级数据，以升级所述备份模块的运行逻辑；

所述控制模块在所述备份模块升级成功后，控制所述备份模块根据升级后的运行逻辑运行，并在所述动态可重配区中加载所述主升级数据，以升级所述主模块的运行逻辑。

12.根据权利要求11所述的方法，其中，还包括：

所述控制模块在所述主模块升级成功后，控制所述主模块根据升级后的运行逻辑运行，并控制所述备份模块停止运行。

13.根据权利要求8所述的方法，其中，还包括：

所述控制模块在控制所述目标模块停止业务处理之后，以及在所述动态可重配区中加载所述升级数据之前，保存所述目标模块当前的运行环境参数；

所述控制模块在所述目标模块升级成功后，控制所述目标模块基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行。

14.根据权利要求8至13任一项所述的方法，其中，所述静态区中还包含通信接口，所述通信接口用于所述FPGA与外部器件之间通过高速外设组件互连PCIe通信链路进行通信。

15.一种现场可编程门阵列FPGA的升级系统，所述系统包括所述FPGA和所述FPGA对应的升级控制器；所述FPGA的运行逻辑资源被划分为动态可重配区和静态区，所述动态可重配区中包含运行逻辑待升级的目标模块，所述静态区中至少包含控制模块；

所述升级控制器用于，向所述控制模块发送升级询问指令；

所述控制模块，用于响应于所述升级控制器发送的升级询问指令，控制所述目标模块停止业务处理，并获取所述目标模块对应的升级数据，在所述动态可重配区中加载所述升级数据，以升级所述目标模块的运行逻辑；

所述目标模块，用于在升级成功后，根据升级后的运行逻辑运行。

16.根据权利要求15所述的系统，其中，所述控制模块具体用于：

在接收到所述FPGA对应的升级控制器发送的升级询问指令后，控制所述目标模块停止接收新的处理任务，并监控所述目标模块是否完成当前的处理任务；

若所述目标模块完成当前的处理任务，则获取所述目标模块对应的升级数据。

17.根据权利要求15所述的系统，其中，所述控制模块具体用于：

从本地获取所述目标模块对应的升级数据；或者，

从所述升级控制器处获取所述目标模块对应的升级数据。

18.根据权利要求15所述的系统，其中，所述目标模块包括：主模块和所述主模块的备份模块，所述升级数据包括：所述主模块对应的主升级数据和所述备份模块对应的备份升级数据；

所述控制模块具体用于：

在所述主模块运行时，在所述动态可重配区中加载所述备份升级数据，以升级所述备份模块的运行逻辑；

在所述备份模块升级成功后，控制所述备份模块根据升级后的运行逻辑运行，并在所述动态可重配区中加载所述主升级数据，以升级所述主模块的运行逻辑。

19.根据权利要求18所述的系统，其中，

所述控制模块还用于，在所述主模块升级成功后，控制所述主模块根据升级后的运行逻辑运行，并控制所述备份模块停止运行。

20.根据权利要求15所述的系统，其中，所述控制模块还用于：

在控制所述目标模块停止业务处理之后，以及在所述动态可重配区中加载所述升级数据之前，保存所述目标模块当前的运行环境参数；

在所述目标模块升级成功后，控制所述目标模块基于保存的运行环境参数构建运行环境，在构建的运行环境下根据升级后的运行逻辑运行。

21.根据权利要求15至20任一项所述的系统，其中，所述静态区中还包含通信接口，所述通信接口用于所述FPGA与外部器件之间通过高速外设组件互连PCIe通信链路进行通信。

Images