CN110660702A - 覆盖管理方法、覆盖管理系统及计算系统 - Google Patents

覆盖管理方法、覆盖管理系统及计算系统 Download PDF

Info

Publication number
CN110660702A
CN110660702A CN201910567654.5A CN201910567654A CN110660702A CN 110660702 A CN110660702 A CN 110660702A CN 201910567654 A CN201910567654 A CN 201910567654A CN 110660702 A CN110660702 A CN 110660702A
Authority
CN
China
Prior art keywords
wafer
data
alignment
overlay
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910567654.5A
Other languages
English (en)
Other versions
CN110660702B (zh
Inventor
林资程
汪青蓉
左克伟
王咏生
彭旸尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/405,702 external-priority patent/US10964566B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202211415076.1A priority Critical patent/CN115642111A/zh
Publication of CN110660702A publication Critical patent/CN110660702A/zh
Application granted granted Critical
Publication of CN110660702B publication Critical patent/CN110660702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/045Combinations of networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • G06N3/084Backpropagation, e.g. using gradient descent

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种覆盖管理方法、覆盖管理系统及计算系统,阐述用于使用机器学习来管理半导体制造中的垂直对齐或覆盖的技术。通过所公开的技术来评估及管理扇出型晶片级封装工艺中内连特征的对齐。使用大数据及神经网络系统来使覆盖误差源因子与覆盖计量类别相关。所述覆盖误差源因子包括工具相关覆盖源因子、晶片或管芯相关覆盖源因子、以及处理上下文相关覆盖误差源因子。

Description

覆盖管理方法、覆盖管理系统及计算系统
技术领域
本发明的实施例是有关于半导体技术,且特别是有关于一种覆盖管理方法、覆盖管理系统及计算系统。
背景技术
随着半导体技术的演变,半导体管芯正变得越来越小,同时越来越多的功能被集成到单个管芯中。因此,需要将数目越来越大的输入/输出(I/O)接垫与更小面积的管芯表面一起包含在集成电路(integrated circuit,“IC”)封装中。扇出型晶片级封装(waferlevel packaging,“WLP”)成为有希望应对此种有挑战性的情形的封装技术。在扇出型WLP中,从原始前段晶片切割出管芯,之后将管芯定位在载体晶片上以与连接布线及I/O接垫封装在一起。在扇出型WLP工艺中,优点是,与管芯相关联的I/O接垫可被重布线到比管芯本身的表面更大的面积。因此,与管芯填装在一起的I/O接垫的数目可增加。
扇出型WLP封装可用于填装一个管芯、并排地填装多个管芯、或者以层叠式封装(package-on-package,“POP”)垂直配置来填装多个管芯。扇出型WLP中的POP配置是通过垂直地连接多个管芯的内连特征(例如通孔)来实现。
在各种半导体制造工艺中使用覆盖计量过程(overlay metrology process)来监测及控制垂直对齐。覆盖计量通常指明第一经图案化层或其上的特征相对于第二经图案化层的对齐准确度如何,所述第二经图案化层设置在与第一经图案化层不同的垂直水平高度处,例如垂直对齐。覆盖误差(overlay error)是指第一经图案化层上的第一部分与第二经图案化层上的第二部分之间的不对齐。可基于第一部分与第二部分之间或第一部分的实际位置与第一部分的目标位置之间的偏移来测量覆盖误差计量(例如,测量值)。在晶片处理中可基于先进工艺控制(advanced process control,“APC”)来确定目标位置。
在扇出型WLP中,将测试为良好的管芯定位到载体晶片上。形成多层内连特征,其将管芯连接到相关联的I/O接垫且在各层内连件本身之中进行连接。通过晶片级工艺来形成内连件,其中与在前段晶片制作工艺中类似地使用光刻胶及光刻工艺。因此,需要对连续的各层内连件之间或之中的垂直对齐进行管理。
发明内容
本发明实施例提供一种覆盖管理方法,包括:确定相对于在第一晶片上形成第一特征的晶片处理工具的工具位置;确定所述第一晶片的与所述第一特征对应的第一部分的项目位置;确定相对于所述第一特征的覆盖计量;产生包含所述工具位置、所述项目位置及所述覆盖计量的数据集;以及基于所述数据集通过机器学习来产生函数,所述函数使所述函数的第一侧上所述工具位置或所述项目位置中的一者或多者与所述函数的第二侧上的所述覆盖计量相关。
本发明实施例提供一种覆盖管理系统,包括:晶片处理工具,被配置成在晶片上形成特征;计量工具,被配置成测量所述晶片上的所述特征的覆盖对齐;覆盖建模工具,被配置成基于所述晶片处理工具的对齐参数或所述晶片的对齐参数中的一者或多者来产生所述特征的所估计覆盖对齐计量;以及工艺控制工具,被配置成基于所述所估计覆盖对齐计量来调整所述晶片处理工具的所述对齐参数或所述晶片的所述对齐参数中的一者或多者。
本发明实施例提供一种计算系统,包括:处理器;以及存储单元,上面存储有可执行指令,在由所述处理器执行时,所述可执行指令将所述处理器配置成实作包括以下的动作:接收相对于在第一晶片上形成第一特征的晶片处理工具的工具位置的数据;接收相对于在所述第一晶片上形成所述第一特征的晶片固持工具上所述第一晶片的位置的项目位置的数据;接收相对于在所述第一晶片上形成所述第一特征的上下文的数据;以及基于将所述工具位置的数据、所述项目位置的数据及所述上下文的数据中的至少一者应用到回归模型函数中来产生用于调整所述工具位置或所述项目位置中的一者或多者的数据,所述回归模型函数使所述工具位置的数据、所述项目位置的数据及所述上下文的数据中的至少一者与所述第一晶片上的所述第一特征的覆盖计量相关。
附图说明
结合附图阅读以下详细说明,会最佳地理解本发明的各方面。在图式中,除非上下文另有指示,否则相同的参考编号识别类似的元件或动作。图式中各元件的尺寸及相对位置未必按比例绘制。事实上,为使论述清晰起见,可任意增大或减小各种特征的尺寸。
图1是用于管理覆盖对齐的示例性系统;
图2是示例性误差源数据集;
图3是示例性覆盖误差数据集;
图4是示例性神经网络系统;
图5是神经网络系统的示例性操作;
图6是覆盖对齐管理的示例性过程;
图7是在扇出型晶片级封装工艺中上面定位有管芯的示例性载体晶片;
图8是图7所示晶片上的示例性覆盖计量;
附图标号说明:
100:覆盖管理系统/系统;
110:晶片现场制造系统;
112:晶片处理工具集/光刻工具集/工具集;
114:工艺日志;
116:计量工具集;
120:输入数据集;
122:覆盖误差数据;
124:误差源数据/覆盖源数据;
126:其他数据;
130:大数据单元;
140:神经网络单元/机器学习单元;
142:对齐控制单元;
144:验证单元/验证模块;
150:输出数据集/对齐控制输出数据;
152:误差预测数据;
154:校正性调整数据;
210:工具对齐误差源因子的子集/工具对齐子集;
212:先前工具对齐数据;
214:晶片载台位置数据/晶片载台位置/工具对齐因子;
216:步进位置数据/步进位置/工具对齐因子;
218:光掩模键位置数据/光掩模键位置/工具对齐因子;
220:曝光位置数据/曝光位置/工具对齐因子;
250:晶片/管芯对齐误差源因子的子集/晶片/管芯对齐子集;
252:晶片偏移数据;
254:晶片旋转数据;
256:管芯偏移数据;
258:管芯旋转数据;
280:上下文误差源因子的子集/上下文误差源子集;
282:焦深数据;
284:曝光持续时间数据;
286:步进速度数据;
288:照射设定数据;
290:照射源/照射源数据;
292:增强全局对齐位置/EGA位置数据;
294:场位置数据;
296:计量位置数据/计量位置;
310:覆盖计量位置数据;
320:x轴覆盖误差数据;
330:y轴覆盖误差数据;
340:覆盖旋转(角度)数据;
410:处理单元;
420:存储单元;
430:神经网络应用;
432:训练集产生模块;
434:机器学习模块;
436:验证模块;
438:预测模块;
440:通信单元;
450:接口单元;
460:其他组件;
500:操作结构;
510:操作;
520:机器学习操作/机器学习过程;
530:预测操作;
600:操作过程;
610、620、630、640、650、660、670:操作;
700:承载晶片/晶片/载体晶片;
702:目标晶片位置;
710、710A:管芯;
712、712A:目标位置;
720:晶片的一部分;
722、724:对齐标记;
730:晶片载台;
810:内连特征的计量数据;
X、Y、Z:轴。
具体实施方式
本发明阐述用于使用机器学习来管理半导体制造中的垂直对齐或覆盖的技术。举例来说,通过所公开的技术来评估及管理扇出型WLP工艺中内连特征的对齐。
在实施例中,使用大数据及神经网络系统来使覆盖误差源因子与覆盖计量类别相关。所述覆盖误差源因子包括工具相关覆盖源因子、晶片或管芯相关覆盖源因子及处理上下文相关覆盖误差源因子。所述工具相关覆盖源因子包括但不限于光源位置、光掩模位置、透镜位置、扫描方向、曝光时步进机位置、或晶片载台位置。所述晶片或管芯相关覆盖误差源因子包括但不限于晶片的位置偏移或旋转、晶片上的管芯的位置偏移或旋转、晶片的形状特性(如尺寸偏差或厚度偏差)、管芯的形状特性(如形状偏差或厚度偏差)。所述处理上下文覆盖误差源因子包括但不限于全局对齐区(例如,晶片上在全局对齐控制下处理的区)、全局对齐位置(即,晶片上用于在增强全局对齐(enhanced global alignment,“EGA”)控制中确定全局对齐调整的测量位置)、场对齐位置(例如,晶片上在逐位点或逐场对齐控制下处理的位置)、工具特性(如晶片载台形状)、曝光场位置(例如,光掩模的垂直位置,其转化成曝光大小、焦深、曝光持续时间)、步进机工具的步进速度、照射源(白色光、绿色光、象牙色光、或黄色光)、其他照射设定、或用于测量层覆盖的计量位置。还获得覆盖计量信息。举例来说,覆盖误差的类别包括覆盖误差的大小(例如,在x轴及y轴上)、特征之间的旋转偏移、或覆盖误差的位置(例如,相对于晶片或相对于管芯)。收集那些覆盖计量数据并将其馈送到机器学习中。
使用神经网络型机器学习技术来使覆盖误差源因子与覆盖误差计量相关。作为机器学习的结果而获得回归模型函数。不断地更新并增强所述数据,以连续地训练机器学习过程及因此回归模型函数。回归模型函数可用于预测或估计在扇出型WLP封装工艺中形成的内连层上的覆盖计量值。可基于回归模型函数来获得对工具对齐设定及/或晶片对齐设定的校正性调整。
可以各种方法来验证回归模型函数。举例来说,可将参考晶片的所估计覆盖计量值与实际计量值进行比较。参考晶片可为新处理的晶片或先前处理的晶片。确定或从数据库检索参考晶片的覆盖误差源数据及实际计量数据。将参考晶片的覆盖误差源数据应用到回归模型函数中,以估计覆盖计量值。将所估计覆盖计量值与实际计量数据进行比较,以判断估计是否足够准确。对所述比较使用阈值。可基于晶片处理程序的特征或层的覆盖公差要求来确定所述阈值。举例来说,在扇出型WLP中,可选择约0.1μm的阈值来判断所估计覆盖计量值是否满足在扇出型WLP中封装的管芯之上的内连特征的实际计量数据。
还可相对于所估计校正性调整来验证回归模型函数。举例来说,可通过新处理的参考晶片来实作对工具对齐或晶片/管芯对齐的所估计校正性调整。对参考晶片进行覆盖计量,以判断是否如回归模型函数所估计的那样减小或消除了覆盖误差。可再次使用阈值。
使用所公开的技术,计量工具的有效容量由于基于人工智能(AI)的覆盖计量而得以提高。在实施例中,物理计量工具的有效容量被提高至约40倍。举例来说,使用所公开的虚拟覆盖计量技术,覆盖计量团队的处理容量已从292 WLP/天提高至约11400 WLP/天。覆盖计量测量准确度改进至小于0.1μm的水平。覆盖相关质量控制的处理循环从约4小时实质上缩短至实质上实时的。因此,扇出型WLP的总体工艺循环时间也已改进,例如循环时间为0.1天。
由于在对人工智能函数的交叉验证中也将所估计覆盖值与实际覆盖值进行比较,因此所公开的技术可避免模型过度拟合问题。
在本文的公开内容中,使用步进机机器相关覆盖计量过程作为说明性实例来阐述所公开的技术,这并非意在限制本发明的范围。也可使用所公开的技术来相对于其他凸块形成(bumping)对齐工具而预测覆盖计量,例如,管芯贴合管芯移位计量或球安装模板对齐计量。此外,还可相对于前段半导体工艺对齐工具或工艺来应用所公开的虚拟覆盖计量技术。
以下公开内容提供用于实作所述主题的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实例以简化本说明。当然,这些仅为实例且不旨在进行限制。例如,以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例,且也可包括其中第一特征与第二特征之间可形成有额外特征、从而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外,本发明可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的,而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外,为易于说明,本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向),且本文中所用的空间相对性描述语可同样相应地进行解释。
在以下说明中,陈述某些具体细节以实现对本发明各种实施例的透彻理解。然而,所属领域中的技术人员应理解,可在没有这些具体细节的情况下实践本发明。在其他情况中,未详细地阐述与电子组件及制作技术相关联的众所周知的结构,以避免不必要地使对本发明实施例的说明模糊不清。
除非上下文另有要求,否则在说明书及以上权利要求书通篇中,词语“包括(comprise及其变化形式,例如comprises及comprising)”应被解释为具有开放、包含性意义,即,“包括但不限于”。
所使用的例如第一、第二及第三等序数词未必暗示经过排名的次序意义,而是可仅在动作或结构的多个实例之间进行区分。
在本说明书通篇中所提及的“一个实施例”或“实施例”意指结合所述实施例所述的特定特征、结构或特性包含在至少一个实施例中。因此,在本说明书通篇各个地方出现的短语“在一个实施例中”或“在实施例中”未必全部指代同一实施例。此外,在一个或多个实施例中,可以任何适合的方式组合所述特定特征、结构或特性。
除非内容另有清晰指示,否则在本说明书及所附权利要求书中所使用的单数形式“一(a、an)”及“所述(the)”包括多个所指物。还应注意,除非内容另有清晰指示,否则用语“或”通常是以其包括“及/或”在内的意义使用。
图1是示例性覆盖管理系统100。如图1中所示,系统100包括晶片现场制造系统110、输入数据集120、大数据单元130、神经网络单元140及输出数据集150。晶片现场制造系统110包括晶片处理工具集112(例如,光刻工具集112)、工艺日志114及计量工具集116。输入数据集120包括覆盖误差数据122、误差源数据124及其他数据126。其他数据126可为关于晶片处理的历史数据,包括作为由工艺日志114获得及维持的晶片处理数据的补充或除所述晶片处理数据之外的历史覆盖误差数据及历史误差源数据以及关于晶片处理的其他数据。神经网络单元140可包括对齐控制单元142及验证单元144或与对齐控制单元142及验证单元144一起工作。输出数据集150包括误差预测数据152及校正性调整数据154以及其他输出数据。
在操作中,晶片处理工具集112被配置成在示例性扇出型WLP工艺中处理晶片(例如,上面定位有管芯的载体晶片),以在管芯之上形成内连层。晶片处理工具集112可为光刻工具且例如包括步进机工具(例如,步进重复照相机)、晶片载台或卡盘、以及门架工具及其他适合的工具。步进机使光穿过光掩模,从而形成光掩模图案的图像。图像由透镜聚焦及减小,并被投射到晶片的涂布有光刻胶的表面上。步进机以步进重复方式工作,其中跨越晶片的表面在栅格中重复地将光掩模上的图案曝光。作为从一个投射(shot)位置到另一投射位置的步进,步进机通过晶片载台来使晶片移动。可在步进机的透镜下利用栅格来回及左右地进行晶片的步进移动。在扇出型WLP中,门架拾取管芯并将管芯定位到载体晶片上的指定栅格点或区域上。在一些情形中,使用多于一个门架工具来将管芯定位到载体晶片上。
工艺日志114被配置成在处理期间监测、测量、确定及记录与工具集112及定位在工具集112上的晶片相关的晶片处理参数。晶片处理参数数据中的一些或全部被识别为覆盖误差的促成因子或与覆盖误差相关且被合并到误差源数据124中。
在光刻工具集112针对一层或所述层上的特征处理晶片之后,计量工具集116被配置成测量所述晶片,以相对于所述层或所述层上的特征来判断所述晶片上是否存在覆盖误差。计量数据还包括覆盖误差的细节。将覆盖误差计量细节分类成覆盖误差在晶片或一个管芯上的位置、覆盖误差在x轴及/或y轴上的偏移尺寸、或者覆盖的旋转角度。将计量工具集116的测量结果中的一些合并到覆盖误差数据122中。出于对误差源因子与覆盖误差类别之间的相关性进行建模的目的,零覆盖误差情形(zero-overlay error scenario)也为有用的且可被收集来作为覆盖误差数据122的一部分。
大数据单元130被配置成收集覆盖误差数据122、误差源数据124及其他数据126且组合或协调各种数据集以供进一步分析。举例来说,大数据单元130相对于晶片层、晶片层上的位置、晶片层上的结构、被设计成垂直交叠的多个垂直结构而以各种方式、或者以其他适合的链接方法将不同数据类别的覆盖误差数据122、覆盖源数据124及其他数据126链接在一起。在本文的说明中,晶片上的“特征”用于指代晶片的将覆盖误差数据122与误差源数据124链接在一起的任何部分。举例来说,晶片上的特征可为内连结构。覆盖误差数据122条目是内连结构的覆盖误差,且所链接的误差源数据124条目是相对于形成所述内连结构而记录的晶片处理参数。
大数据单元130还针对测量尺度、测量单位、时间尺度、公差阈值等来调谐所收集数据,使得各数据条目能够用于同一分析过程中。大数据单元130还相对于数据条目漏失及数据条目内插来增强所收集数据。还可存在并在大数据单元130内包含其他数据处理、调谐或组合技术。
其他数据126可为相对于先前处理的晶片而与覆盖误差数据或误差源数据有关的历史数据。在大数据单元130内以与覆盖误差数据122及误差源数据124相同或类似的方式来处理此种历史数据。
神经网络单元140(或机器学习单元140)是人工智能机器学习单元,其被配置成使用由大数据单元130提供的数据来进行监督式学习过程,以推断使覆盖误差源因子与覆盖误差类别相关的回归模型函数。机器学习的“监督”分量可被设定成相对宽松的。举例来说,并非将各因子指定成“输入”类别(例如,误差源因子)及“输出”类别(例如,覆盖误差类别),神经网络单元140允许神经网络引擎“盲式地”发挥作用,以便最大化机器学习在对数据的处置上的优点。此外,神经网络单元140可被配置成进行多个不同的监督式学习任务,其中不同的因子群组被分类为“输入”或“输出”。举例来说,覆盖误差数据122中的覆盖误差计量位置在一些学习任务中可被分类为输出,或者在其他学习任务中可被分类为输入。不同的学习任务可产生使“输入”因子与“输出”因子相关的不同的回归模型函数。
在进行“监督式学习”时,神经网络单元140还可在“系统性”误差源因子与“随机”误差源因子之间进行区分。“系统性”误差源因子是指在相同或类似的情形中倾向于重复相同数据值或模式的因子。“随机”误差源因子是指在相同或类似的情形中倾向于具有随机数据值的因子、或者数据值无法由系统100控制的因子。举例来说,管芯定位偏移可为由特定门架工具引起的系统性因子。步进机位置偏移也可为特定步进机机器的系统性因子。对于另一实例,管芯厚度变化或管芯尺寸变化可为在扇出型WLP工艺中随机地发生或无法控制的随机因子。
在通过监督式机器学习过程推断出一个或多个回归模型函数的情况下,回归模型函数由神经网络单元140用于估计或预测晶片上的覆盖计量。在实施例中,使用反向传播网络来确定使输入因子与输出因子相关的回归模型函数。举例来说,在计算回归模型函数时,通过“神经元”来“处理”输入因子以贡献于输出,且使用反向传播算法来确定“神经元”中的每一者的贡献度的权重。
对齐控制单元142被配置成使用回归模型函数或覆盖估计/预测结果来控制晶片处理(例如,扇出型WLP上的内连件的晶片处理)中的覆盖对齐。具体来说,对齐控制单元142可应用晶片处理操作的处理日志信息作为回归模型函数的输入来产生对齐控制输出数据150。接着,可使用所述对齐控制输出数据来控制或调整晶片处理。举例来说,对齐控制输出数据150尤其包括误差预测数据152及校正性调整数据154。误差预测数据152指示晶片位置中的一者或多者中的所预测/所估计覆盖计量。校正性调整数据154指示为消除所估计/所预测覆盖误差而对误差源数据124中的误差源因子中的一者或多者的改变。
在实施例中,对齐控制单元142是神经网络单元140的一部分。在其他实施例中,对齐控制单元142是与神经网络单元140分开的单元且包括用以自动调整或使得调整晶片处理工具设定或晶片位置中的一者或多者以消除覆盖误差的机制。
神经网络单元140的验证模块144被配置成基于从相关参考晶片获得的计量数据来验证回归模型函数。参考晶片可为易于获得覆盖误差数据及误差源数据的先前处理的晶片。参考晶片也可为经受晶片处理操作且尤其用于验证目的的新晶片。举例来说,将参考晶片的所估计覆盖计量(例如,所估计覆盖误差的位置及大小)与参考晶片的实际计量测量值进行比较。可使用阈值来评估覆盖计量估计值/预测值是否足够准确或满足实际计量测量值。可使用比较结果来进一步或连续地训练对应回归模型函数及/或使对应回归模型函数进行学习。举例来说,不断地更新由针对覆盖误差源因子及覆盖误差而实际测量的数据形成的训练数据集,以反映工具及工艺的最新状态。在实施例中,使用训练数据集中固定数目的数据条目来训练回归模型函数。新测量的数据条目将代替最旧的数据条目,以维持所述固定数目。类似地,校正性调整数据基本上是对基于所述校正性调整数据而处理的参考晶片所作的无覆盖误差的预测。可使用参考晶片的实际计量数据来评估校正性调整数据是否有效地消除覆盖误差。再次,可在评估中使用阈值。可基于晶片的设计或晶片处理工艺来选择阈值。对于扇出型WLP工艺,可例如基于内连特征的尺寸来选择阈值。
图2示出示例性误差源数据124。误差源数据124包括工具对齐误差源因子的子集210、晶片/管芯对齐误差源因子的子集250及上下文误差源因子的子集280。工具对齐子集210包括关于影响覆盖对齐的工具对齐参数或设定的数据。在实施例中,工具对齐子集210包括先前工具对齐数据212、晶片载台位置数据214、步进位置数据216、光掩模键位置数据218、曝光位置数据220、或其他适合的工具对齐参数数据。晶片/管芯对齐子集250包括关于影响覆盖对齐的晶片在晶片载台上或管芯在晶片上(在扇出型WLP情形中)的位置的数据。在实施例中,晶片/管芯对齐子集250包括晶片偏移数据252、晶片旋转数据254、管芯偏移数据256、管芯旋转数据258、或其他晶片/管芯对齐数据。上下文误差源子集280包括关于覆盖计量测量的上下文信息。利用所包括的上下文信息,可识别并在神经网络处理中考虑不同的晶片类型及不同的晶片处理参数。在实施例中,针对不同的晶片类型及/或不同的晶片处理参数来分别地确定或训练回归模型函数。举例来说,针对每一晶片类型及/或每一晶片处理参数集来维持由覆盖误差源因子及覆盖误差形成的不同的训练数据集。分别地更新不同的训练数据集,以在每一训练数据集中维持固定数目的数据条目。在实施例中,上下文误差源子集280包括焦深数据282、曝光持续时间数据284、步进速度数据286、照射设定数据288、照射源290、增强全局对齐(“EGA”)位置292、场位置数据294、计量位置数据296、或其他适合的上下文数据。
先前工具对齐数据212是对与当前晶片(例如,当前数据条目的晶片)经受相同晶片处理工艺的前一晶片所使用的晶片处理工具集112的对齐位置。先前工具对齐数据212是相对于与当前晶片相同的特征或工艺步骤而测量,且是以与当前晶片相同的尺度而测量。也就是说,先前工具对齐数据212与当前数据条目相当。举例来说,在当前晶片的工具对齐数据包括晶片载台位置数据214、步进位置数据216、光掩模键位置数据218及曝光位置数据220的情形中,先前工具对齐数据212包括前一晶片的所有相同的数据类别。
可通过用于锚固晶片载台的致动器的位置来测量晶片载台位置数据214。举例来说,晶片载台可包括三个致动器,以用于锚固晶片载台的x轴位置、y轴位置及z轴位置。记录x轴致动器、y轴致动器及z轴致动器的位置并将所述位置记入日志以指示晶片载台位置。
步进位置数据216是步进机的位置。
光掩模键位置数据218指示通过光掩模键锚固的光掩模的位置。
曝光位置数据220指示晶片上暴露于照射光的位置或区域。
晶片载台位置214、步进位置216、光掩模键位置218或曝光位置220可被表示为在横向平面中的x轴、y轴及/或垂直平面中的z轴上的位置。在一些实施例中,晶片载台位置214、步进位置216、光掩模键位置218或曝光位置220可各自被表示为相对于相应目标位置的位置误差。在对位置误差的测量中,可使用x轴偏移、y轴偏移及z轴偏移、以及旋转误差(角度)。
应注意,针对工具对齐因子214、216、218及220中的每一者,可记录三种不同数据类型中的一者或多者并将所述一者或多者记入日志。第一类型是由测量装置(例如,激光装置)测量的位置数据,其被称为“所测量位置”。第二类型是由先进工艺控制(“APC”)的增强全局对齐(“EGA”)系统在应用EGA调整之前确定的位置,其被称为“对齐前位置”或“EGA前位置”。第三类型是在应用EGA调整之后确定的位置,其被称为“对齐后位置”或“EGA后位置”。应了解,所述三种位置数据类型中的每一者可与工具集112的实际位置有偏差。工具集位置确定中的此类偏差可促成覆盖误差。在神经网络单元140的操作中无需使用所有三种类型的工具集对齐位置数据。神经网络单元140可选择在一些回归模型中使用一些类型的数据且在其他回归模型中使用其他类型的数据。此外,无需将所有三种类型的数据均包含在误差源数据124中。在一些操作情形中,不进行EGA,且EGA前位置数据类型及EGA后位置数据类型是不可用的。在一些其他情形中,所测量位置数据类型是不可用的或者不包含在误差源数据124中。
这三种类型的工具对齐数据(例如,所测量位置、EGA前位置、EGA后位置)可彼此相关。举例来说,EGA后位置是基于EGA前位置而获得。然而,在获得所述三种类型中的每一者时,会引入额外或不同的因子,这可促成可能的偏差。举例来说,EGA可受为确定EGA调整而在晶片上选择的EGA测量点(其被称为“EGA位置”)影响。因此,通过将三种位置数据类型中的一者或多者包含在工具对齐子集210中,神经网络单元140可实现更有效地反映或考虑工具对齐因子与覆盖计量类别之间的相关性的回归模型函数。
还可存在并在本发明中包含用以确定工具对齐的其他方式。
在晶片/管芯对齐子集250中,晶片偏移数据252指示晶片在晶片载台上的偏移量。晶片偏移包括x轴偏移及y轴偏移。在实施例中,通过晶片上所包含的晶片对齐标记、或其他适合的机制来确定晶片偏移。
晶片旋转数据254指示晶片在晶片载台上的旋转角度。在实施例中,通过晶片对齐标记、或其他适合的机制来确定晶片旋转。
管芯偏移数据256指示管芯在载体晶片上的偏移量。管芯偏移包括x轴偏移及y轴偏移。在实施例中,通过管芯上所包含的管芯对齐标记、或其他适合的机制来确定管芯偏移。
管芯旋转数据258指示管芯在载体晶片上的旋转角度。在实施例中,通过管芯对齐标记、或其他适合的机制来确定管芯旋转。
与工具对齐子集210类似,晶片/管芯对齐子集250中的数据类别也可包括三种数据类型,例如,所测量位置、EGA前位置及EGA后位置。应注意,用于管芯对齐的EGA系统可不同于用于晶片对齐的EGA系统。
所测量位置、EGA前位置、EGA后位置是作为对齐位置数据类别的数据类型的实例而提供。这些实例并非意在限制本发明的范围。对于对齐位置数据类别来说,还可存在均包含在本发明中的其他数据类型。举例来说,还可存在晶片或管芯的场对齐,且在误差源数据124中可使用在场对齐操作之前及之后的工具/晶片/管芯位置。
焦深数据282、曝光持续时间数据284、照射设定数据288、照射源数据290为自描述性的。步进速度数据286指示步进机的移动速度。这些数据基本上是工艺方案中的参数且用于识别覆盖计量及覆盖误差(如果有)的上下文。通过并入此种上下文数据,由神经网络单元140产生的回归模型函数可进一步得以增强,例如,通过消除由各种上下文因子引起的复杂性。也就是说,可针对上下文变量中的每一者来训练或确定回归模型函数。
EGA位置数据292指示晶片/管芯上出于EGA对齐目的而识别的多个位置点。晶片上的各种特征通常包括变化的形状及轮廓。因此,对EGA位置(例如,EGA位置上的特征)的选择会得到变化的EGA评定及调整结果。
场位置数据294指示在光刻工艺中照射的晶片/管芯区域的尺寸。在实施例中,通过光掩模开口的尺寸及光掩模与晶片表面之间的距离来测量场位置数据294。
计量位置296指示晶片上或管芯上测量覆盖计量的位置。如本文中所述,晶片上的计量位置可充当误差源因子或覆盖误差类别中的一者或多者。作为误差源因子,晶片上的计量测量位置影响是否存在或可侦测到覆盖误差。
应了解,图2中所列示的示例性误差源数据类别仅为实例且并不限制本发明的范围。还可使用并在误差源数据124中包含会致使出现覆盖误差及/或促成覆盖误差的大小的其他因子,所述其他因子均包含在本发明中。
图3示出示例性覆盖误差数据122。如图3中所示,覆盖误差数据122包括四个覆盖误差类别,即覆盖计量位置数据310、x轴覆盖误差数据320及y轴覆盖误差数据330、以及覆盖旋转(角度)数据340。覆盖计量位置数据310指示晶片上或管芯上出现/检测到覆盖误差的地方。x轴覆盖误差数据320及y轴覆盖误差数据330分别指示覆盖误差在x轴或y轴上的大小。覆盖旋转(角度)数据340指示其中特征的实际计量与目标计量有角度偏差的覆盖误差。
可使用各种方法来界定覆盖误差。在实施例中,基于特征的实际计量及目标计量来确定覆盖误差。在另一实施例中,基于上部特征与下部特征之间的对齐来确定覆盖误差。还可存在并在本发明中包含用以确定覆盖对齐准确度或覆盖误差的其他方法。
图4示出示例性神经网络单元140。参照图4,神经网络单元140包括:处理单元410,例如,计算机处理器、或虚拟机应用中分配给神经网络单元140的处理容量;存储单元420,上面存储有神经网络应用430;通信单元440,被配置成与分散式计算环境中链接到神经网络单元140的其他计算机或机器进行通信;接口单元450,被配置成用于输入、输出及用户交互;以及其他组件460。
神经网络应用430包括:可执行指令,在由处理单元410执行时,所述可执行指令将处理单元410配置成实作训练集产生模块432;机器学习模块434,包括验证模块436;以及预测模块438。在实施例中,专用于实作训练集产生模块432、机器学习模块434及预测模块438的可执行指令在存储单元420上存储在存储单元420的单独专用空间中、或者以可分离/可剖析的方式进行存储,以便通过剖析或索引编制而轻易地识别用于这些模块的可执行指令。
可在分散式计算环境中通过物理装置(例如,服务器计算机)或通过虚拟装置来实现神经网络单元140的组件中的一者或多者。举例来说,多个主机服务器可链接到晶片处理位点/操作。各主机服务器可以分散式计算方案一起发挥作用,以支持神经网络单元140及/或大数据单元130所驻存于的一个或多个虚拟层。虚拟层可为任何虚拟化层级,例如,完全虚拟化、操作系统(OS)层级虚拟化、应用层级虚拟化、或一些其他层级的部分虚拟化。
此外,无需使神经网络单元140的各组件驻存在同一虚拟化层级中。神经网络单元140的组件中的一些可通过物理层来实作,而一些可通过各种层级的虚拟层来实作,这均包含在本发明中。
图5示出神经网络应用430的操作结构500。训练集产生模块432被配置成从大数据单元130接收数据且在操作510中产生训练数据集。举例来说,接收并处理误差源数据124及覆盖误差数据122,以产生训练数据集来训练机器学习操作520。通过添加新数据条目并消除旧数据条目而不断地更新训练数据集。在操作510的实施例中,训练集产生模块432通过训练前过程来处理所接收数据集,以出于机器学习过程520的目的而优化数据集。
在实施例中,在机器学习操作520中,机器学习模块434使用训练数据集来进行监督式训练过程。具体来说,监督式训练界定训练数据集中分类为输入的数据对象及分类为输出的数据对象,且将输入数据对象与相应的输出数据对象配对。接着,通过神经元之间或之中的训练连接来分析成对的输入数据条目与输出数据条目以产生回归模型函数。在实施例中,将覆盖源因子分类为输入(“x”)且将覆盖计量误差分类为输出(“y”)。所得的回归模型函数各自将误差源因子中的一者或多者链接到一个覆盖误差类别,例如,覆盖计量位置、x轴覆盖误差、y轴覆盖误差及覆盖旋转。
在预测操作530中,预测模块438使用所产生的回归模型函数来预测或估计经受晶片处理操作的晶片上的覆盖计量。具体来说,从工艺日志114获得晶片处理参数作为输入,并将所述晶片处理参数应用到回归模型函数中以产生覆盖计量信息作为输出。预测模块438还可预测对晶片处理参数(例如,对工具对齐设定及/或晶片/管芯对齐因子中的一者或多者)的校正性调整,以消除或减轻所估计/所预测覆盖误差。
如图5中所示,可针对整个晶片进行覆盖误差的预测。在晶片内,各覆盖误差可遵循一致的模式,或者可在晶片上的不同场之间/之中变化。利用在晶片处理中使用的步进机装置,可调整晶片处理设定,以专门校正晶片上的单独场上的覆盖误差。然而,存在如下情形:晶片上的两个或更多个场上的覆盖误差无法被单独地校正且在晶片处理操作下相互关联。可进行决策制定操作,以确定晶片处理操作的总体校正性调整,从而针对覆盖对齐在所述两个或更多个场之间/之中进行平衡。
将预测操作530的结果输出到对齐控制单元142,以相应地控制晶片处理操作。举例来说,可使用误差预测数据152来人工地调整晶片处理参数设定,以避免或减轻覆盖误差问题。操作员或机器可容易地使用校正性调整数据154来自动调整晶片处理参数设定,以避免或减轻覆盖对齐问题。再次将经调整的处理参数及相关的覆盖计量数据馈送到神经网络单元140中,以进一步训练或完善回归模型函数,因为经调整的处理参数与相关的覆盖计量数据一起表示新数据条目。也就是说,神经网络单元140中的机器学习过程可被配置成动态过程,其连续地更新使误差源因子与覆盖误差类别相关的回归模型函数。
验证模块436被配置成评估所产生的回归模型函数是否准确地表示误差源因子与覆盖误差类别之间的相关性。举例来说,可将所预测覆盖计量值与实际计量测量值进行比较。可使用阈值来判断所估计/所预测覆盖计量是否满足实际覆盖计量数据。举例来说,在扇出型WLP晶片处理操作中,可使用0.1μm的阈值来判断所估计覆盖误差是否满足实际覆盖计量。
图6是示例性操作过程600的流程图。在示例性操作610中,工艺日志114确定相对于在晶片上形成内连特征的晶片处理工具(例如,步进机)的工具位置。工具位置可为所测量位置、对齐前位置或对齐后位置中的一者或多者。
在示例性操作620中,工艺日志114确定晶片的与晶片上的特征对应的一部分的位置,出于说明性目的,所述位置被称为“项目位置”。项目位置可为所测量位置、对齐前位置或对齐后位置中的一者或多者。
图7示出承载晶片700作为实例,晶片700上定位有多个管芯710。工艺日志可确定晶片700的与内连特征对应的一部分720(以虚线圆圈示出)的项目位置。如图7中所示,作为说明性实例,在扇出型WLP工艺中,部分720包括晶片700上的管芯710A位置。可以多种方式来测量部分720的项目位置。举例来说,部分720的项目位置可包括x轴晶片偏移及/或y轴晶片偏移,此被指示为晶片700上的对齐标记722与晶片载台730上的对齐标记724之间的不对齐。所述项目位置还可包括晶片700与晶片载台730上的目标晶片位置702(示作虚线圆圈)之间的旋转。
此外,所述项目位置还可包括x轴管芯偏移及/或y轴管芯偏移。如图7中作为说明性实例所示,定位在载体晶片700的下部分上的管芯710均包括相对于目标位置712的对齐偏移。此种对齐偏移可能是由专用于拾取管芯710并将管芯710定位在晶片700的下部分上的有问题的门架工具系统性地引起。如关于部分720说明性地示出,对应的管芯710A还可包括相对于目标位置712A的旋转误差。
晶片对齐位置及管芯对齐位置可一起由工艺日志114确定。
在示例性操作630中,计量工具集116确定相对于内连特征的覆盖计量。图8示出晶片700的覆盖计量测量的说明性实例。如图8所示,晶片700的不同部分上的覆盖对齐计量可为不同的且可并非是一致的。部分720上的内连特征的计量数据810被识别为与工具位置信息及项目位置信息相关。也就是说,那些数据可通过所述内连特征被链接在一起。
在示例性操作640中,训练集产生模块432产生相对于晶片700的部分720之上的内连特征的包含工具位置数据、项目位置数据及覆盖计量数据的数据集。
在示例性操作650中,机器学习模块434通过利用训练数据集进行训练的机器学习来产生回归模型函数。在实施例中,机器学习模块434使用训练数据集来设置将输入数据(例如,晶片对齐数据及管芯对齐数据)与输出数据(例如,覆盖计量数据)链接在一起的回归函数的参数。可随着新数据集被添加到训练数据集中以替换较旧的数据集而连续地重复及更新训练。新数据集将反映其中产生覆盖计量误差的制作工艺的经更新状态。应了解,所产生的数据集可为用以训练机器学习过程的许多数据集条目中的一者。回归模型函数可能已存在于机器学习模块434中,且可利用新训练数据集来连续地进行训练及/或增强。还可由机器学习模块434新创建回归模型。
在示例性操作660中,预测模块438基于经训练的回归模型函数来估计第二晶片上的覆盖计量。举例来说,可对回归模型函数应用相对于第二晶片而言的工具位置、项目位置以估计覆盖计量。
在示例性操作670中,验证模块436通过将所估计计量与在第二晶片上实际测量的计量进行比较来评估回归模型函数。
所述技术是以扇出型WLP工艺作为实例而加以阐述。应了解,所述技术类似地适用于前段晶片处理操作及其他后段晶片处理操作。
可通过对以下实施例的说明来进一步了解本发明:
在方法实施例中,确定晶片处理工具的工具位置。所述晶片处理工具用于在第一晶片上形成第一特征。确定所述第一晶片的第一部分的项目位置。所述第一部分对应于所述第一特征。确定相对于所述第一特征的覆盖计量。产生包含所述工具位置、所述项目位置及所述覆盖计量的数据集。产生函数,所述函数使所述函数的第一侧上所述工具位置或所述项目位置中的一者或多者与所述函数的第二侧上的所述覆盖计量相关。所述函数是使用所述数据集通过机器学习而产生。
在相关实施例中,所述工具位置包括晶片载台位置、步进机位置、光掩模键位置、或曝光位置中的一者或多者。
在相关实施例中,所述项目位置包括定位在晶片载台上的所述第一晶片的晶片偏移或晶片旋转中的一者或多者。
在相关实施例中,所述项目位置进一步包括定位在所述第一晶片的所述第一部分上的管芯的管芯偏移或管芯旋转中的一者或多者。
在相关实施例中,所述工具位置包括所测量位置、对齐前位置及对齐后位置中的一者或多者。
在相关实施例中,所述项目位置包括所测量位置、对齐前位置及对齐后位置中的一者或多者。
在相关实施例中,所述的方法进一步包括:确定在所述第一晶片上形成所述第一特征的上下文;以及产生包含所述上下文的所述数据集。
在相关实施例中,所述上下文包括以下中的一者或多者:所述第一晶片上的增强全局对齐操作的测量位置、相对于形成所述第一特征的曝光场、及所述第一晶片上测量所述覆盖计量的计量位置。
在相关实施例中,所述的方法进一步包括:确定相对于在前一第一晶片上形成第一特征的所述晶片处理工具的先前工具位置;以及产生包含所述先前工具位置的所述数据集。
在相关实施例中,通过神经网络系统来进行所述机器学习。
在相关实施例中,所述的方法进一步包括基于所述函数来产生第二晶片的所估计对齐计量。
在相关实施例中,所述的方法进一步包括通过将所述第二晶片的所述所估计对齐计量与所述第二晶片的所测量对齐计量进行比较来评估所述函数。
在相关实施例中,所述的方法进一步包括基于所述函数而相对于所述第二晶片产生对齐校正数据,所述对齐校正数据规定对所述工具位置或所述项目位置中的至少一者的调整。
在另一实施例中,一种系统包括:晶片处理工具,被配置成在晶片上形成特征;计量工具,被配置成测量所述晶片上的所述特征的覆盖对齐;覆盖建模工具,被配置成基于所述晶片处理工具的对齐参数或所述晶片的对齐参数中的一者或多者来产生所述特征的所估计覆盖对齐计量;以及工艺控制工具,被配置成基于所述所估计覆盖对齐计量来调整所述晶片处理工具的所述对齐参数或所述晶片的所述对齐参数中的一者或多者。
在相关实施例中,所述覆盖建模工具产生使所述晶片处理工具的所述对齐参数或所述晶片的所述对齐参数中的一者或多者与所述特征的覆盖计量相关的函数。
在相关实施例中,所述的系统进一步包括大数据单元,所述大数据单元被配置成将所述晶片处理工具的所述对齐参数、所述晶片的所述对齐参数及所述晶片上的所述特征的覆盖计量测量值组合成数据集。
一种计算系统包括处理器及上面存储有可执行指令的存储单元。当所述可执行指令由所述处理器执行时,所述可执行指令将所述处理器配置成实作包括以下的各种动作:接收相对于在第一晶片上形成第一特征的晶片处理工具的工具位置的数据;接收相对于在所述第一晶片上形成所述第一特征的晶片固持工具上所述第一晶片的位置的项目位置的数据;接收相对于在所述第一晶片上形成所述第一特征的上下文的数据;以及基于将所述工具位置的数据、所述项目位置的数据及所述上下文的数据中的至少一者应用到回归模型函数中来产生用于调整所述工具位置或所述项目位置中的一者或多者的数据,所述回归模型函数使所述工具位置的数据、所述项目位置的数据及所述上下文的数据中的至少一者与所述第一晶片上的所述第一特征的覆盖计量相关。
在相关实施例中,所述工具位置的数据包括x轴工具偏移、y轴工具偏移及工具旋转中的一者或多者。
在相关实施例中,所述项目位置的数据包括x轴晶片偏移、y轴晶片偏移、晶片旋转、x轴管芯偏移、y轴管芯偏移、或管芯旋转中的一者或多者。
在相关实施例中,所述工具位置的数据或所述项目位置的数据中的一者或多者包括所测量数据、对齐前数据及对齐后数据。
可组合以上所述的各种实施例以提供其他实施例。本说明书中提及及/或在申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请及非专利出版物均全部并入本文中供参考。如果需要,可修改实施例的各方面以采用各种专利、申请及公开的概念来提供又一些其他实施例。
鉴于以上详细说明,可对实施例作出这些及其他改变。一般来说,在以上权利要求书中,所使用的用语不应被解释为将权利要求书限制于说明书及权利要求书中所公开的具体实施例,而是应被解释为包括所有可能的实施例以及此权利要求书被赋予的等效内容的全部范围。因此,权利要求书不受本公开内容的限制。

Claims (10)

1.一种覆盖管理方法,包括:
确定相对于在第一晶片上形成第一特征的晶片处理工具的工具位置;
确定所述第一晶片的与所述第一特征对应的第一部分的项目位置;
确定相对于所述第一特征的覆盖计量;
产生包含所述工具位置、所述项目位置及所述覆盖计量的数据集;以及
基于所述数据集通过机器学习来产生函数,所述函数使所述函数的第一侧上的所述工具位置或所述项目位置中的一者或多者与所述函数的第二侧上的所述覆盖计量相关。
2.根据权利要求1所述的方法,其中所述工具位置包括晶片载台位置、步进机位置、光掩模键位置、或曝光位置中的一者或多者。
3.根据权利要求1所述的方法,其中所述项目位置包括定位在晶片载台上的所述第一晶片的晶片偏移或晶片旋转中的一者或多者。
4.根据权利要求1所述的方法,进一步包括:
确定在所述第一晶片上形成所述第一特征的上下文;以及
产生包含所述上下文的所述数据集。
5.根据权利要求1所述的方法,进一步包括基于所述函数来产生第二晶片的所估计对齐计量。
6.根据权利要求5所述的方法,进一步包括通过将所述第二晶片的所述所估计对齐计量与所述第二晶片的所测量对齐计量进行比较来评估所述函数。
7.根据权利要求5所述的方法,进一步包括基于所述函数而相对于所述第二晶片产生对齐校正数据,所述对齐校正数据规定对所述工具位置或所述项目位置中的至少一者的调整。
8.一种覆盖管理系统,包括:
晶片处理工具,被配置成在晶片上形成特征;
计量工具,被配置成测量所述晶片上的所述特征的覆盖对齐;
覆盖建模工具,被配置成基于所述晶片处理工具的对齐参数或所述晶片的对齐参数中的一者或多者来产生所述特征的所估计覆盖对齐计量;以及
工艺控制工具,被配置成基于所述所估计覆盖对齐计量来调整所述晶片处理工具的所述对齐参数或所述晶片的所述对齐参数中的一者或多者。
9.根据权利要求8所述的覆盖管理系统,其中所述覆盖建模工具产生使所述晶片处理工具的所述对齐参数或所述晶片的所述对齐参数中的一者或多者与所述特征的覆盖计量相关的函数。
10.一种计算系统,包括:
处理器;以及
存储单元,上面存储有可执行指令,在由所述处理器执行时,所述可执行指令将所述处理器配置成实作包括以下的动作:
接收相对于在第一晶片上形成第一特征的晶片处理工具的工具位置的数据;
接收相对于在所述第一晶片上形成所述第一特征的晶片固持工具上所述第一晶片的位置的项目位置的数据;
接收相对于在所述第一晶片上形成所述第一特征的上下文的数据;以及
基于将所述工具位置的数据、所述项目位置的数据及所述上下文的数据中的至少一者应用到回归模型函数中来产生用于调整所述工具位置或所述项目位置中的一者或多者的数据,所述回归模型函数使所述工具位置的数据、所述项目位置的数据及所述上下文的数据中的至少一者与所述第一晶片上的所述第一特征的覆盖计量相关。
CN201910567654.5A 2018-06-29 2019-06-27 覆盖管理方法、覆盖管理系统及计算系统 Active CN110660702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211415076.1A CN115642111A (zh) 2018-06-29 2019-06-27 覆盖管理方法、计算系统及非易失性计算机可读存储介质

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862692208P 2018-06-29 2018-06-29
US62/692,208 2018-06-29
US16/405,702 US10964566B2 (en) 2018-06-29 2019-05-07 Machine learning on overlay virtual metrology
US16/405,702 2019-05-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211415076.1A Division CN115642111A (zh) 2018-06-29 2019-06-27 覆盖管理方法、计算系统及非易失性计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN110660702A true CN110660702A (zh) 2020-01-07
CN110660702B CN110660702B (zh) 2022-11-29

Family

ID=69028920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910567654.5A Active CN110660702B (zh) 2018-06-29 2019-06-27 覆盖管理方法、覆盖管理系统及计算系统

Country Status (1)

Country Link
CN (1) CN110660702B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708129B1 (en) * 2001-12-13 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for wafer-to-wafer control with partial measurement data
US20060009872A1 (en) * 2004-07-08 2006-01-12 Timbre Technologies, Inc. Optical metrology model optimization for process control
US9188974B1 (en) * 2004-02-13 2015-11-17 Kla-Tencor Technologies Corp. Methods for improved monitor and control of lithography processes
US20160148850A1 (en) * 2014-11-25 2016-05-26 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US20170287751A1 (en) * 2016-04-04 2017-10-05 Kla-Tencor Corporation Semiconductor Metrology With Information From Multiple Processing Steps

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708129B1 (en) * 2001-12-13 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for wafer-to-wafer control with partial measurement data
US9188974B1 (en) * 2004-02-13 2015-11-17 Kla-Tencor Technologies Corp. Methods for improved monitor and control of lithography processes
US20060009872A1 (en) * 2004-07-08 2006-01-12 Timbre Technologies, Inc. Optical metrology model optimization for process control
US20160148850A1 (en) * 2014-11-25 2016-05-26 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US20170287751A1 (en) * 2016-04-04 2017-10-05 Kla-Tencor Corporation Semiconductor Metrology With Information From Multiple Processing Steps

Also Published As

Publication number Publication date
CN110660702B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
TWI702653B (zh) 覆蓋管理方法、覆蓋管理系統及計算系統
US11592753B2 (en) Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus
US6368883B1 (en) Method for identifying and controlling impact of ambient conditions on photolithography processes
KR102336390B1 (ko) 제품 유닛의 다중-스테이지 처리를 위한 장치 최적화
TWI630670B (zh) 偵測及校正疑難的先進製程控制參數之方法及系統
CN108431695B (zh) 控制图案形成过程的方法、器件制造方法、用于光刻设备的控制系统以及光刻设备
TWI804859B (zh) 管理重疊對準的方法及系統以及計算系統
KR20210105424A (ko) 반도체 제조 공정에서의 의사 결정 방법
KR102666268B1 (ko) 웨이퍼 모델 및 웨이퍼 제조 어셈블리를 사용한 웨이퍼 노광 방법
CN110660702B (zh) 覆盖管理方法、覆盖管理系统及计算系统
KR20200058523A (ko) 리소그래피 노광 공정의 최적화를 위한 시스템 및 방법
CN113050383B (zh) 一种光刻曝光方法、装置和光刻系统
TW201921538A (zh) 用於臨界尺寸量測之檢測導引臨界位點選擇

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant