CN110634991B - 一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器 - Google Patents

一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器 Download PDF

Info

Publication number
CN110634991B
CN110634991B CN201910821669.XA CN201910821669A CN110634991B CN 110634991 B CN110634991 B CN 110634991B CN 201910821669 A CN201910821669 A CN 201910821669A CN 110634991 B CN110634991 B CN 110634991B
Authority
CN
China
Prior art keywords
film layer
stress
chip
mercury
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910821669.XA
Other languages
English (en)
Other versions
CN110634991A (zh
Inventor
祁娇娇
张敏
韦书领
周立庆
王成刚
孙浩
宁提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 11 Research Institute
Original Assignee
CETC 11 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 11 Research Institute filed Critical CETC 11 Research Institute
Priority to CN201910821669.XA priority Critical patent/CN110634991B/zh
Publication of CN110634991A publication Critical patent/CN110634991A/zh
Application granted granted Critical
Publication of CN110634991B publication Critical patent/CN110634991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H01L31/1832—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe comprising ternary compounds, e.g. Hg Cd Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提出了一种硅基碲镉汞红外探测器芯片制备方法，用以改善大面阵芯片的表面翘曲，提高互连成品率。硅基碲镉汞芯片制备方法，包括：针对完成了在碲镉汞膜层表面制备光敏区及金属化操作之后的材料，进行面型测试确定待制备芯片弯曲的第一曲率半径；根据确定出的第一曲率半径，确定待制备的目标膜层的第一应力；根据待制备的目标膜层的第一应力，确定制备所述目标膜层的第一工艺参数和/或第一厚度；根据确定出的第一工艺参数和第一厚度，在所述材料上生长所述目标膜层。

Description

一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器
技术领域
本发明涉及红外探测器器件技术领域，尤其涉及一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器。
背景技术
随着红外技术的发展，碲镉汞红外探测器阵列规模变大，传统的碲锌镉衬底成品率低、难以获得、与电路的热适配、价格昂贵等特点，是限制碲镉汞红外探测器阵列规模发展的主要因素。使用硅材料作衬底具有衬底尺寸大、价格低廉、与读出电路热适配小的优点，使其成为取代传统碲锌镉衬底的首选材料。
硅基碲镉汞材料因硅与碲镉汞膜层及其工艺过程中需要沉积的其他膜层热膨胀系数和晶格常数的差异，使芯片在工艺过程中发生翘曲。
碲镉汞红外探测器的制备过程中需要对硅基碲镉汞芯片10和读出电路8互连在一起，结构图如1所示，硅基碲镉汞10和读出电路8之间通过铟柱7连接在一起。大面阵碲镉汞芯片的翘曲值较大时，会降低芯片与读出电路互连的连通率。
发明内容
本发明要解决的技术问题是改善大面阵芯片的表面翘曲，提高互连成品率，提供一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器。
本发明采用的技术方案是提供一种硅基碲镉汞芯片制备方法，包括：
针对完成了在碲镉汞膜层表面制备光敏区及金属化操作之后的材料，进行面型测试确定待制备芯片弯曲的第一曲率半径；
根据确定出的第一曲率半径，确定待制备的目标膜层的第一应力；
根据待制备的目标膜层的第一应力，确定制备所述目标膜层的第一工艺参数和/或第一厚度；
根据确定出的第一工艺参数和第一厚度，在所述材料上生长所述目标膜层。
在一种可能的实施方式中，本发明实施例提供的硅基碲镉汞芯片制备方法，还包括：
针对制备了所述目标膜层的材料进行面型测试，确定所述待制备芯片弯曲的第二曲率半径；
根据第二曲率半径，确定所述目标膜层的第二应力；
如果确定所述第二应力不在预设应力范围内，则根据所述第二应力对所述目标膜层进行返工调整。
在一种可能的实施方式中，所述目标膜层包括第一膜层；
根据所述第二应力对所述目标膜层进行返工调整，具体包括：
如果第一膜层应力大于第一预设应力范围的上限值，采用干法刻蚀法减小所述第一膜层的厚度；
如果第一膜层应力小于第一预设应力范围的下限值，则继续沉积所述第一膜层以增加所述第一膜层的厚度。
在一种可能的实施方式中，所述第一膜层采用硫化锌ZnS材料。
在一种可能的实施方式中，所述目标膜层包括第二膜层；
根据所述第二应力对所述目标膜层进行返工调整，具体包括：
如果第二膜层应力大于第二预设应力范围的上限值，则采用湿法刻蚀去除所述第二膜层，并根据所述第二应力确定生长第二膜层的第二工艺参数和第二膜层厚度；根据确定出的第二工艺参数和第二膜层厚度，制备所述第二膜层；
如果第二膜层应力小于第二预设应力范围的下限值，则继续沉积第二膜层以增加第二膜层的厚度；或者采用湿法刻蚀去除所述第二膜层，并根据所述第二应力确定生长第二膜层的第二工艺参数和第二膜层厚度；根据确定出的第二工艺参数和第二膜层厚度，制备所述第二膜层。
在一种可能的实施方式中，所述第二膜层采用硫化锌ZnS材料。
在一种可能的实施方式中，如果确定所述第二应力在预设应力范围内，则进行芯片与读出电路互连工艺。
在一种可能的实施方式中，所述工艺参数包括以下至少一项：工艺压强、镀膜速率和镀膜温度。
在一种可能的实施方式中，所述工艺压强为1e-3Torr～1e-5Torr；所述镀膜速率为
Figure BDA0002187714730000031
所述镀膜温度为20℃～100℃。
本发明还提供一种碲镉汞红外探测器，包括读出电路和上述任一方法制备的硅基碲镉汞芯片。
采用上述技术方案，本发明至少具有下列优点：
本发明所述的硅基碲镉汞芯片制备方法和碲镉汞红外探测器中，从硅片上生长碲镉汞膜层后，从膜层应力角度解决了大面阵硅基碲镉汞芯片的翘曲现象，通过对目标膜层的应力调整，降低大面阵芯片的翘曲度，满足互连要求，提高互连连通率。
附图说明
图1为现有技术中，碲镉汞红外探测器结构示意图；
图2为本发明实施例的硅基碲镉汞芯片制备完成后的纵向剖面图；
图3为本发明实施例的完成硅衬底1和碲镉汞外延层2的材料面型结构示意图；
图4为本发明实施例的完成硅衬底1、碲镉汞外延层2和钝化层3工艺完成后，材料的面型结构示意图；
图5为本发明实施例的完成硅衬底1、碲镉汞外延层2和背面钝化层4工艺完成后材料的面型结构示意图；
图6为本发明实施例的钝化层3的结构体系示意图；
图7为本发明实施例的硅基碲镉汞芯片制备方法流程图。
具体实施方式
为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如后。
需要说明的是，本发明实施例中的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。
在本文中提及的“多个或者若干个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
如图2所示，其为硅基碲镉汞芯片制备完成后的纵向剖面图，包括硅衬底1，碲镉汞外延层2，钝化层3，背面钝化层4，重掺杂区5，金属层6。
其中，如图3所示，其为完成硅衬底1和碲镉汞外延层2的材料面型结构示意图；如图4所示，其为完成硅衬底1、碲镉汞外延层2和钝化层3工艺完成后，材料的面型结构示意图；如图5所示，其为完成硅衬底1、碲镉汞外延层2和背面钝化层4工艺完成后材料的面型结构示意图。
从图4和图5的芯片翘曲结果可以看出，钝化层3工艺可以减小芯片面型的翘曲，背面钝化层4可以增大芯片面型的翘曲。针对这一现象，通过对钝化层3和背面钝化层4的膜层体系进行调整，可以改变膜层应力对芯片面型的影响。
如图6所示，其为钝化层3的结构体系示意图，包括膜层31，膜层32和膜层33。根据工艺中钝化层3和背面钝化层4对芯片面型的影响结果，具体实施时，可以通过两种方式使芯片表面平整：1、减少背面钝化层4的拉应力或者使用压应力更小的材料实现；2、增大钝化层3的拉应力。其中，在硅基碲镉汞芯片制备过程中，因背面钝化层4具有保护、降反等多方面的功效，所以背面钝化层4的厚度由硅基碲镉汞芯片本身性质决定，其厚度调整可以按照整数倍调整，因此，具体实施时，可以通过调整背面钝化层4的工艺参数，来降低背面钝化层4相对于芯片的膜层应力。而在硅基碲镉汞芯片制备过程中，钝化层中的膜层33的厚度可以自由调整，首先通过工艺试验，确定膜层33应力最大的条件，进一步地，根据背面钝化层4的应力及芯片的面型翘曲大小，确定膜层33的厚度。
基于此，本发明实施例提供了一种硅基碲镉汞芯片制备方法，如图7所示，包括以下步骤：
S71、针对完成了在碲镉汞膜层表面制备光敏区及金属化操作之后的材料，进行面型测试确定待制备芯片弯曲的第一曲率半径。
具体实施时，针对制备了碲镉汞外延层的材料片进行面型测试，根据测试结果在外延得到的硅基碲镉汞材料表面生长膜层31和膜层32，具体地，可以采用物理沉积的方法在外延得到的硅基碲镉汞材料表面制备膜层31和膜层32。其中，膜层31为碲化镉CdTe材料，膜层32为硫化锌ZnS。之后，在碲镉汞膜层表面制备光敏区及进行金属化，即制备重掺杂区5和金属层6。其中，光敏区可以采用离子注入方式制备。利用台阶仪对完成了光敏区和金属化的材料进行面型测试，得到待制备芯片当前的翘曲度，根据测试得到的翘曲度确定待制备芯片的第一曲率半径。
S72、根据确定出的第一曲率半径，确定待制备的目标膜层的第一应力。
具体实施时，在确定了待制备芯片当前的第一曲率半径之后，结合芯片曲率半径的期望值，确定待制备的目标膜层的第一应力，即确定得到芯片合格曲率半径的应力。具体地，可以按照以下公式确定目标膜层表面的第一应力：
Figure BDA0002187714730000051
其中：
σ为膜层应力；r为芯片半径；E、γ为衬底的杨氏模量和泊松比；ts和tf为芯片和膜层的厚度；R为芯片弯曲的曲率半径。
S73、根据待制备的目标膜层的第一应力，确定制备目标膜层的第一工艺参数和/或第一厚度。
本发明实施例中，步骤S73中的目标膜层可以包括背面钝化层4以及膜层33。首先，根据步骤S71中测试得到的曲率半径，确定背面钝化层4的应力，通过调整背面钝化层的工艺参数来降低背面钝化层4的应力。在制备完成背面钝化层之后，采用台阶仪对制备了背面钝化层4的材料进行测试，得到待制备芯片的曲率半径，根据测试得到的曲率半径，确定得到芯片合格曲率半径的膜层33的应力，根据膜层33的应力确定膜层33的制备工艺参数和厚度，根据确定出的工艺参数和膜层厚度来制备膜层33。
S74、根据确定出的第一工艺参数和/或第一厚度，在所述材料上生长所述目标膜层。
上述过程中，根据硅与碲镉汞材料的热适配，可预测硅基碲镉汞材料的翘曲方法，并通过测试外延后的硅基碲镉汞材料的面型，确定材料的翘曲值，利用膜层33和背面钝化层4的应力特征，对膜层33和背面钝化层4的工艺进行调整设计，得到满足互连要求的探测器芯片。
具体实施中，针对制备了目标膜层的芯片，还可以使用台阶仪进行面型测试，确定芯片弯曲的第二曲率半径。根据第二曲率半径，确定目标膜层的第二应力；如果确定第二应力不在预设应力范围内，则根据第二应力对目标膜层进行返工调整。如果确定第二应力在预设范围内，则进行芯片与读出电路互连工艺。
具体地，目标膜层包括第一膜层和第二膜层，其中，第一膜层可以为本发明实施例中的膜层33，第二膜层可以为本发明实施例中的背面钝化层4。
具体实施中，如果第一膜层应力不在第一预设应力范围内，则本发明实施例中，可以按照以下方式进行返工调整：如果第一膜层应力大于第一预设应力范围的上限值，采用干法刻蚀法减小第一膜层的厚度；如果第一膜层应力小于第一预设应力范围的下限值，则继续沉积第一膜层以增加第一膜层的厚度。即如果膜层33应力过大，可通过干法刻蚀的方式去除一定厚度的膜层33；如果膜层33应力过小，可在芯片表面继续沉积膜层33，以增大膜层33应力。
如果第二膜层应力不在第二预设应力范围内，则可以按照以下方式进行返工调整：如果第二膜层应力大于第二预设应力范围的上限值，则采用湿法刻蚀去除所述第二膜层，并根据所述第二应力确定生长第二膜层的第二工艺参数和第二膜层厚度；根据确定出的第二工艺参数和第二膜层厚度，制备所述第二膜层；如果第二膜层应力小于第二预设应力范围的下限值，则继续沉积第二膜层以增加第二膜层的厚度；或者采用湿法刻蚀去除所述第二膜层，并根据所述第二应力确定生长第二膜层的第二工艺参数和第二膜层厚度；根据确定出的第二工艺参数和第二膜层厚度，制备所述第二膜层。即如果背面钝化层4应力过大，可以通过湿法去除背面钝化层4，通过重新设计背面钝化层4的工艺参数和厚度，减小背面钝化层4的应力；如果背面钝化层4的应力过小，可以通过增加背面钝化层4的厚度或者去除背面钝化层4，通过重新设计背面钝化层4的工艺参数和厚度，增大背面钝化层4的应力。
具体实施时，制备膜层33的材料可以为硫化锌ZnS，制备背面钝化层4的材料可以为硫化锌ZnS。
需要说明的是，本发明实施例中设计的第一工艺参数或者第二工艺参数可以包括以下至少一种：工艺压强、镀膜速率和镀膜温度。具体实施时，工艺压强范围可以为1e-3Torr～1e-5Torr；镀膜速率范围可以为
Figure BDA0002187714730000071
镀膜温度范围可以为20℃～100℃
具体实施时，为了得到平整的硅基碲镉汞芯片，可以通过工艺参数改变，减少背面钝化层4的拉应力或者增大膜层33的拉应力，或者使用压应力更小的材料作为背面钝化层4的生长材料，使用具有更大拉应力的材料作为膜层33的生长材料。
利用本发明实施例提供的芯片制备方法，可以得到平整度高的大面阵硅基碲镉汞芯片，提高探测器芯片与读出电路互连成品率，工艺步骤简单，无需增加工艺步骤，膜层33和背面钝化层4的应力可以精确计算，提高了芯片面型合格的成品率，膜层33和背面钝化层4的工艺过程可以返工处理，降低了面型不合格芯片的浪费。
基于相同的技术构思，本发明实施例还提供了一种碲镉汞红外探测器，包括读出电路和采用本发明实施例所提供的芯片制备方法所制备的硅基碲镉汞芯片
通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图示仅是提供参考与说明之用，并非用来对本发明加以限制。

Claims (7)

1.一种硅基碲镉汞芯片制备方法，其特征在于，包括：
针对完成了在碲镉汞膜层表面制备光敏区及金属化操作之后的材料，进行面型测试确定待制备芯片弯曲的第一曲率半径，该步骤具体包括：针对制备了碲镉汞外延层的材料片进行面型测试，根据测试结果在外延得到的硅基碲镉汞材料表面生长膜层，之后，在碲镉汞膜层表面制备光敏区及进行金属化，即制备重掺杂区和金属层，光敏区和金属化的材料进行面型测试，得到待制备芯片当前的翘曲度，根据测试得到的翘曲度确定待制备芯片的第一曲率半径；
根据确定出的第一曲率半径，确定待制备的目标膜层的第一应力；
根据待制备的目标膜层的第一应力，确定制备所述目标膜层的第一工艺参数和/或第一厚度；
根据确定出的第一工艺参数和/或第一厚度，在所述材料上生长所述目标膜层；
针对制备了所述目标膜层的材料进行面型测试，确定所述待制备芯片弯曲的第二曲率半径；
根据第二曲率半径，确定所述目标膜层的第二应力；
如果确定所述第二应力不在预设应力范围内，则根据所述第二应力对所述目标膜层进行返工调整；
所述目标膜层包括第一膜层；
根据所述第二应力对所述目标膜层进行返工调整，具体包括：
如果第一膜层应力大于第一预设应力范围的上限值，采用干法刻蚀法减小所述第一膜层的厚度；
如果第一膜层应力小于第一预设应力范围的下限值，则继续沉积所述第一膜层以增加所述第一膜层的厚度；
所述目标膜层包括第二膜层；
根据所述第二应力对所述目标膜层进行返工调整，具体包括：
如果第二膜层应力大于第二预设应力范围的上限值，则采用湿法刻蚀去除所述第二膜层，并根据所述第二应力确定生长第二膜层的第二工艺参数和第二膜层厚度；根据确定出的第二工艺参数和第二膜层厚度，制备所述第二膜层；
如果第二膜层应力小于第二预设应力范围的下限值，则继续沉积第二膜层以增加第二膜层的厚度；或者采用湿法刻蚀去除所述第二膜层，并根据所述第二应力确定生长第二膜层的第二工艺参数和第二膜层厚度；根据确定出的第二工艺参数和第二膜层厚度，制备所述第二膜层。
2.根据权利要求1所述的方法，其特征在于，所述第一膜层采用硫化锌ZnS材料。
3.根据权利要求1所述的方法，其特征在于，所述第二膜层采用硫化锌ZnS材料。
4.根据权利要求1所述的方法，其特征在于，还包括：
如果确定所述第二应力在预设应力范围内，则进行芯片与读出电路互连工艺。
5.根据权利要求1所述的方法，其特征在于，所述工艺参数包括以下至少一项：工艺压强、镀膜速率和镀膜温度。
6.根据权利要求5所述的方法，其特征在于，所述工艺压强为1e-3Torr～1e-5Torr；所述镀膜速率为
Figure FDA0003002982750000021
所述镀膜温度为20℃～100℃。
7.一种碲镉汞红外探测器，其特征在于，包括读出电路和采用权利要求1～6任一权利要求所述的方法制备的硅基碲镉汞芯片。
CN201910821669.XA 2019-09-02 2019-09-02 一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器 Active CN110634991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910821669.XA CN110634991B (zh) 2019-09-02 2019-09-02 一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910821669.XA CN110634991B (zh) 2019-09-02 2019-09-02 一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器

Publications (2)

Publication Number Publication Date
CN110634991A CN110634991A (zh) 2019-12-31
CN110634991B true CN110634991B (zh) 2021-07-02

Family

ID=68969930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910821669.XA Active CN110634991B (zh) 2019-09-02 2019-09-02 一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器

Country Status (1)

Country Link
CN (1) CN110634991B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012876A (ja) * 1998-06-23 2000-01-14 Fujitsu Ltd 光半導体装置及びその製造方法
US6127203A (en) * 1996-08-30 2000-10-03 Drs Technologies, Inc. Thermoplastic mounting of a semiconductor die to a substrate having a mismatched coefficient of thermal expansion
CN1988166A (zh) * 2006-12-27 2007-06-27 中国科学院上海技术物理研究所 可释放热失配应力的硅基碲镉汞凝视红外焦平面器件芯片
CN201927607U (zh) * 2010-06-11 2011-08-10 中国科学院上海技术物理研究所 一种集成有增透膜的光伏型碲镉汞红外焦平面

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127203A (en) * 1996-08-30 2000-10-03 Drs Technologies, Inc. Thermoplastic mounting of a semiconductor die to a substrate having a mismatched coefficient of thermal expansion
JP2000012876A (ja) * 1998-06-23 2000-01-14 Fujitsu Ltd 光半導体装置及びその製造方法
CN1988166A (zh) * 2006-12-27 2007-06-27 中国科学院上海技术物理研究所 可释放热失配应力的硅基碲镉汞凝视红外焦平面器件芯片
CN201927607U (zh) * 2010-06-11 2011-08-10 中国科学院上海技术物理研究所 一种集成有增透膜的光伏型碲镉汞红外焦平面

Also Published As

Publication number Publication date
CN110634991A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
US7358107B2 (en) Method of fabricating a germanium photo detector on a high quality germanium epitaxial overgrowth layer
US7390695B2 (en) Diamond substrate and manufacturing method thereof
JP4931813B2 (ja) 半導体構造を形成するための方法
WO2006113442A8 (en) Wafer separation technique for the fabrication of free-standing (al, in, ga)n wafers
US9299734B2 (en) Methods of stress engineering to reduce dark current of CMOS image sensors
CN110634895B (zh) 使用热塑性衬底材料的弯曲图像传感器
Amarasinghe et al. Influence of CdTe deposition temperature and window thickness on CdTe grain size and lifetime after CdCl 2 recrystallization
FR2645347A1 (fr) Dispositif a semi-conducteurs comportant une electrode de grille recouverte par une couche d'isolation et procedes de fabrication de ceux-ci
CN105448762A (zh) 一种衬底翘曲度的调整方法
CN110634991B (zh) 一种硅基碲镉汞芯片制备方法和碲镉汞红外探测器
EP2162924B1 (en) Semiconductor device structure and method of manufacture thereof
DE102006027969A1 (de) Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung
CN102117861A (zh) 一种非晶碲镉汞单片集成式焦平面探测器的制造方法
KR102352511B1 (ko) 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법
CN100444393C (zh) 可释放热失配应力的硅基碲镉汞凝视红外焦平面器件芯片
US7544532B2 (en) Infrared photodiodes and sensor arrays with improved passivation layers and methods of manufacture
CN109300781B (zh) Ono膜层的制造方法
CN102024751B (zh) 一种tft有源矩阵的新型制造方法
CN108288628A (zh) 背照式图像传感器及其制造方法
US10103108B2 (en) Nanostructured chip and method of producing the same
US20240170600A1 (en) HgZnTe DETECTOR ON SILICON SUBSTRATE
US6884645B2 (en) Method for preparing a device structure having a wafer structure deposited on a composite substrate having a matched coefficient of thermal expansion
JP2889718B2 (ja) 光起電力装置の製造方法
JP6890004B2 (ja) 固体撮像素子およびその製造方法
JP2002289534A (ja) 半導体装置の製造方法および固体撮像装置の選別方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant