CN110632536A - 一种三分量磁通门传感器信号处理电路 - Google Patents

Abstract

本发明涉及一种井间探测设备，具体为一种三分量磁通门传感器信号处理电路，包括三分量磁通门传感器、ADC模块和FPGA芯片。本发明为数字信号处理电路，通过FPGA芯片的内部存储器对输出波形进行优化；采用三通道电路结构，有针对性的对地下井间三维弱磁信号进行接收和处理，三分量磁通门传感器输出信号直接输入到高采样率的ADC中进行噪声整形；选用24位ADC使用过采样，高抽取的方式进行工作；使用数字FIR滤波器代替积分电容滤波。相比现有技术，本发明对于地下井间弱磁信号探测，实现了高探测精度，高分辨率，并在地磁地热环境中能够稳定工作的信号处理电路。

Description

一种三分量磁通门传感器信号处理电路

技术领域

本发明涉及一种井间探测设备，尤其是一种三分量磁通门传感器信号处理电路。

背景技术

随着地下矿产资源的开采，油矿资源勘探对探测设备的精度要求也越来越高。传统的感应线圈测井法，受其感应线圈在井下体积的限制，其最低分辨率和探测精度，已经无法满足对地下深层油矿资源探测的要求。相比于传统的磁感应线圈测井法，磁通门传感器具有高精度、低最小分辨率、尺寸小、供电电压低、低偏移温度系数等优点。因此，从上世纪80年代开始，我国在地下资源探测方向上开始应用磁通门传感器。如用于南极长城站地磁台CTM_302磁通门磁力仪。

在井间弱磁信号探测的应用中，其弱磁信号的磁场强度要远小于地磁信号以及实验室环境中的信号，而噪声也远远高且复杂于日常实验环境，甚至要高于弱磁信号。传统的磁通门电路对输出信号进行模拟放大而后进行采样，这对于地下井间实验环境下是不可取的。在相距百米，发射磁矩3000A/m，井间弱磁信号范围为10^-11-10^-9T，对应现有磁通门的感应电动势输出为0.25-100uV，这需要高分辨率高精度的信号处理电路来对弱磁输出的电势信号进行接收和处理。

而现有磁通门传感器信号处理电路多采用16位的模数转换器，轨到轨电压在8.192V左右。考虑其有效位数通常为12位，其最小采样信号电平约2mV，因此要对传感器输出信号进行模拟放大方可满足要求。而当存在的噪声干扰高于弱磁信号对应的输出电动势时，很容易在放大器中造成噪声堵塞，放大器工作在非线性状态，造成有用信号失真的可能性增大。此外，采用模拟放大电路并不利于提高信号探测精度，需要采用亥姆霍茨线圈实现精度补偿，即在传感器的接收线圈外增加一个相比其较大的负反馈线圈，该线圈的输入为后端电路的输出。采用亥姆霍茨线圈实现精度补偿，虽然保证了信号在调理通道中的线性度，但不可避免的引入噪声，对于本身幅度就很小信号而言，会淹没信号，不能达到井间弱磁信号探测的分辨率要求。故通过亥姆霍茨线圈反馈来提高精度的方式难以实现。

发明内容

针对上述存在问题或不足，为解决现有磁通门传感器信号处理电路在井间弱磁信号探测的应用中不能做到高探测精度、高分辨率，并在地磁地热环境中能够稳定工作的技术问题。为优化传统传感器与已有的模拟调理电路存在问题和不足，本发明提供了一种三分量磁通门传感器信号处理电路，针对用于地下井间弱磁信号探测的三分量磁通门传感器信号处理电路，实现高探测精度，高分辨率，并在地磁地热环境中能够稳定工作的信号处理电路。同时使用FPGA数字电路代替原有的模拟信号处理电路，简化了对电路的调试。

该三分量磁通门传感器信号处理电路包括：接收机前端的三分量磁通门传感器、模数转换器(ADC)模块和FPGA芯片。

所述三分量磁通门传感器由FPGA芯片中的传感器激励模块，产生峰峰值为4-10V、频率为5K-10KHz的方波并经由驱动及耦合模块进行驱动，在激励条件下，三分量磁通门传感器将接收到的三路5Hz-1KHz的磁信号经驱动信号调制，转换为模拟电信号输出至ADC模块。

所述ADC模块包括模数转换器及其驱动电路，ADC驱动电路为三分量磁通门传感器输出的双极性信号提供共模电压，并输出至ADC的信号输入端口，再由ADC完成信号采样；采样后的信号输出为数字信号，并在ADC的输出端采用单通道轮流输出的方式，被送入FPGA芯片中的相敏检波器模块。

所述FPGA芯片包括传感器激励模块、相敏检波器模块、延时模块、检波器参考信号发生模块和FIR数字低通滤波器模块。

相敏检波器模块包含两路输入端口，一路输入信号接ADC，另一路输入信号是由FPGA芯片内部的检波器参考信号模块产生的频率为10K-20KHz的参考信号，该参考信号频率取决于三分量磁通门传感器激励信号频率，经延时模块到达相敏检波器模块的输入端，该两路信号在相敏检波器模块中完成检波，再经FPGA芯片中的FIR数字低通滤波器模块，得到最初的5Hz-1KHz信号，最终输出至上位机，完成进一步的信号处理与显示。

本发明为了实现高精度采样，采用24位至少四通道的ADC，在实际中其有效位数可达到18位，若输入ADC的参考电平为4.096V，其采样分辨率可以达到34uV，国内市场现有磁通门的感应电动势最小值输出为12.5-100uV(采用上述24位adc，即只要传感器输出信号的最小值大于34uV便能够被采集到)，因此，采用24位ADC芯片与数字信号处理能实现可以不经过模拟电路的处理便能够采集到三分量磁通门传感器最小输入信号范围，最终实现高精度，高分辨率的探测。

在上述数字电路的基础上，通过FPGA芯片的内部存储器对输出波形进行优化，在保证采样率的前提现，实现相干累积，将多幅波形累加，进一步提高信号的信噪比。

本发明相比于以往的信号处理电路具有以下优点：

1、采用三通道电路结构，有针对性的对地下井间三维弱磁信号进行接收和处理。

2、三分量磁通门传感器输出信号直接输入到高采样率的ADC中进行噪声整形，避免了噪声经由模拟放大从而淹没弱磁信号的现象，提高了地下井间信号的分辨率。

3、将数字信号处理电路代替传统的模拟电路设计，增强了系统的鲁棒性，进而提高了信号处理电路的精度；器件集成度大大提高，减小了电路体积，极大方便了在有限的钻井空间中工作；采用数字电路集成的方式，减小了整个系统的电压功耗，使得系统在井中长时间工作的发热减少，保障了系统的工作性能。

4、选用24位ADC，大大增强了接收电路的信号分辨率，这对井下弱磁信号的探测至关重要；ADC使用过采样，高抽取的方式进行工作，减小了信号带宽内部的噪声，进一步提高了信噪比，增强了信号分辨率。

5、使用数字FIR滤波器代替大多数模拟电路中RC低通滤波器，在阻带衰减和过渡带宽度的选择上得到优化，减少了边频、谐波的干扰，实现对信号分辨率的优化；FIR滤波器实现滤波用以代替积分电容滤波，方便对滤波系数实现调节并实现精准滤波，减小了电路规模，这对于地层反演中需要大量多频段数据十分关键。

附图说明

图1为本发明电路示意图；

图2为三端式磁通门的内部结构图。

具体实施方式

下面结合附图和实施例对本发明做进一步的详细说明。

图1为本发明的三分量磁通门传感器信号处理电路示意图，包括接收机前端的三分量磁通门传感器、模数转换器(ADC)模块和FPGA芯片。

三分量磁通门传感器由FPGA芯片中的传感器激励模块，产生峰峰值为5V，频率为5KHz的方波并经由驱动及耦合电路模块进行驱动，在激励条件下，三分量磁通门传感器将接收到的三路5Hz-1KHz的磁信号经驱动信号调制，转换为模拟电信号输出至ADC及其驱动模块。

相敏检波器模块包含两路输入端口，一路输入信号接ADC，另一路输入信号是由FPGA芯片内部的检波器参考信号模块产生的频率为10KHz的信号，经由一个延时模块到达相敏检波器模块的输入端，该两路信号在相敏检波器模块中完成检波，再经FPGA芯片中的FIR数字低通滤波器模块，得到最初的5Hz-1KHz信号，最终输出至上位机，完成进一步的信号处理与显示。

三分量磁通门传感器输出信号经过图中所示模块进行处理，便于说明，图中只显示了一路信号。首先由FPGA内部根据全局时钟产生一个传感器激励信号，对三路三端式磁通门线圈进行激励。磁通门输出三分量，即X，Y，Z方向接收到的弱磁信号，经过24位高精度ADC采集，之后输入到FPGA。经过相敏检波，筛选出在磁通门激励信号所对应的的二次谐波，同时滤除掉的不相干的高次谐波，此时的信号为直流脉动分量，经过FIR滤波器的平滑滤波，得到

的直流信号函数，该函数可以作为数据，用于对地层的反演。

三分量磁通门传感器：本实例中采用的是TAM-B三分量磁通门。传统设计的磁通门激励信号线圈和输出线圈相互分开，这意味着线圈缠绕的磁体长度更长，占用体积大，这对于井间套管有限空间是非常不利的。而三端式激励与信号采用同线圈，可以做成的体积更小。由于本发明沿用最常见的二次谐波法，传感器输出信号中二次谐波为有用信号。激励信号为交流信号，以激励信号的频率为基波，激励磁场正向饱和和反向饱和时，磁芯的工作状态都能达到饱和，而输出信号为磁芯磁导率的函数，因此输出的有用信号是偶次谐波。在偶次谐波中，二次谐波幅度最大，故采用二次谐波法。下面从数学的角度再次给出论证：

输入信号为H₀，频率很低，相比于激励信号可认为是直流。

激励信号(能够使磁芯工作在饱和状态)

H_e＝H_mcosωt，

H_m为激励电流所产生磁场的幅度，ω为激励信号频率。故，磁芯磁导率(便于理解，此处以二次谐波为例，偶次高次谐波同理)

μ_e＝μ₀+μ_mcos2ωt

B＝μ_e·(H_e+H₀)

上述公式中，μ₀为磁芯在正常工作状态下的磁导率，μ_mcos2ωt项为磁芯在激励饱和状态下的磁导率余项；B为激励磁场和输入信号磁场共同在传感器中产生的磁感应强度；ε为磁通门中单个磁臂产生的感应电动势，其中K₀为传感器参数，通常包括匝数、磁芯面积参数，对于市场上购买的三分量磁通门传感器，该数值由制造商给出。K₁为K₀与三角函数求导后系数的乘积。图2中三端式磁通门的结构可知，两端磁芯中H_m的方向相反，经差分输出后相互抵消仅剩公式中二次谐波分量，且包含有用信号H₀。

三分量磁通门传感器激励模块，全局时钟在FPGA内部的锁相环输出频率为5KHz，电平为LVTTL的方波，经过滤波电容，滤除其中的直流分量，并经由驱动放大达到三分量磁通门传感器的激励电压幅值，通常是峰峰值为5V的双极性信号。为减小数字信号与模拟传感器之间的串扰，该信号经由耦合的方式对传感器实现激励。

模数转换器，采用阿诺德半导体公司下的AD7768-4芯片。该ADC具有24位高精度，位∑-Δ类型转换器。∑-Δ模数转换器包括∑-Δ调制器和一个数字低通滤波器。其中∑-Δ调制器用以对输入信号过采样，实现噪声整形，将量化噪声由标准的奈奎斯特频率下的0～f_s/2的频谱范围调制到0～Kf_s/2，而信号依旧分布在0～f_s/2的频谱范围内，这代表原分布在信号范围内的量化噪声减小了，由公式

可知，随着过采样系数K的增大，信噪比也提高了。∑-Δ调制器之后的数字低通滤波器则将f_s/2～Kf_s/2频段内的量化噪声滤除。AD7768-4芯片还包括抽取滤波器，进行下采样。相比于其他型号24位芯片，AD7768-4的采样率(等效为经抽取滤波器的输出信号频率)高达256KSPS，可对井间信号进行较快速的采集。

相敏检波器模块，该模块将二次谐波交流信号筛选并转化为脉动信号。简单来说，相敏检波器在FPGA内部即为一个乘法器，将与二次谐波同频同相的方波信号与输入信号相乘。对奇数次谐波检波后，输出为零；对除二次谐波外的不同的偶次谐波检波后，输出信号或为零，或实现了衰减。在相敏检波器参考信号输入前加入了可调延时器，其目的是使参考信号相位可调，确保相敏检波器的两路输入信号同频同相。

FIR数字低通滤波器模块，经由相敏检波输出后的信号，为直流脉动信号，其幅值是随时间而不断变化的，同时也夹杂了少量的带外噪声信号。通过调节滤波器的系数，实现低通滤波，同时对信号波形实现积分整形，便于从上位机中提取到信号中的直流电平量，计算得到外界弱磁场的大小，进而反演出地层信息。在地下井间探测中，通常在1KHz以下的频段内需要测量十余种不同的信号频率，以便为后续的反演工作提供更大的数据量，因此采用数字低通滤波器便于对滤波系数调节实现精准滤波，并减小系统的规模。

Claims (1)

1.一种三分量磁通门传感器信号处理电路，其特征在于：包括接收机前端的三分量磁通门传感器、模数转换器ADC模块和FPGA芯片；

所述三分量磁通门传感器由FPGA芯片中的传感器激励模块，产生峰峰值为4-10V、频率为5K-10KHz的方波并经由驱动及耦合模块进行驱动，在激励条件下，三分量磁通门传感器将接收到的三路5Hz-1KHz的磁信号经驱动信号调制，转换为模拟电信号输出至ADC模块；

所述ADC模块包括模数转换器及其驱动电路，模数转换器为24位至少四通道；ADC驱动电路为三分量磁通门传感器输出的双极性信号提供共模电压，并输出至ADC的信号输入端口，再由ADC完成信号采样；采样后的信号输出为数字信号，并在ADC的输出端采用单通道轮流输出的方式，被送入FPGA芯片中的相敏检波器模块；

所述FPGA芯片包括传感器激励模块、相敏检波器模块、延时模块、检波器参考信号发生模块和FIR数字低通滤波器模块。

相敏检波器模块包含两路输入端口，一路输入信号接ADC，另一路输入信号是由FPGA芯片内部的检波器参考信号模块产生的频率为10K-20KHz的参考信号，该参考信号频率取决于三分量磁通门传感器激励信号频率，经延时模块到达相敏检波器模块的输入端，该两路信号在相敏检波器模块中完成检波，再经FPGA芯片中的FIR数字低通滤波器模块，得到最初的5Hz-1KHz信号，最终输出至上位机，完成进一步的信号处理与显示。

Images