CN110620543B - 一种安全转矩关闭系统及控制方法 - Google Patents

Abstract

本发明提供一种基于安全转矩关闭系统及控制方法，包括CPU、STO信号控制器、信号缓冲器、逻辑门电路，通过STO控制器发送两路STO信号至逻辑门电路，CPU发送驱动信号至信号缓冲器；逻辑门电路将两路STO信号合并为一路信号，并通过该信号使所述信号缓冲器的使能端输入为高电平或低电平；信号缓冲器根据使能端的逻辑电平值输出高组态或与输入信号相同的逻辑电平信号。本发明极大的减少了电机在停机后再启动的开机时间，简化了控制电路，降低了控制电路的成本。

Description

一种安全转矩关闭系统及控制方法

技术领域

本发明涉及涉及电机控制领域，具体涉及一种安全转矩关闭系统及控制方法。

背景技术

在传统的变频器或伺服驱动器使用过程中，如果出现发生故障等需要停机检修的情况，就需要将驱动器断电然后自动停机，而排除故障后再启动时又需要将驱动器重新上电。而采用STO（safe torque off，安全转矩关闭）系统就可以在不将驱动器断电的情况下停机，在重新启动时不需要再将驱动器重新上电，节省了时间。

目前STO功能电路及系统多采用双路冗余设计，以提高系统安全性。中国实用新型专利文件CN206283242U，公开了一种变频器安全转矩关闭功能电路，其中的STO控制电路采用了两路控制通道，且每一路通道都由安全继电器、防护电路、指示电路和反馈电路组成。电路器件组成较多，结构复杂，较多的电路器件造成成本过高。

发明内容

本发明的目的在于克服现有技术中的不足之处而提供一种基于安全转矩关闭系统及控制方法，该系统使用的器件数量更少、电路结构更简单、成本更低。

本发明的目的通过以下两个方面的技术方案实现：

第一方面，本发明提供一种安全转矩关闭系统，包括

CPU：所述控制器用于输出驱动信号；

STO信号控制器：所述STO信号控制器用于输出STO信号；

信号缓冲器：所述信号缓冲器的输入端连接所述CPU的输出端，用于接受所述驱动信号并输出，并通过所述驱动信号控制电机运行或停止；

逻辑门电路：所述逻辑门电路的输入端连接所述STO信号控制器的输出端，所述逻辑门电路的输出端连接所述信号缓冲电路的使能端，所述逻辑门电路用于接收STO信号，并根据所述STO信号使所述信号缓冲器使能端为高电平或低电平。

进一步地，所述STO信号包括第一路STO信号和第二路STO信号。

进一步地，所述逻辑门电路为实现逻辑或运算的逻辑门电路。

进一步地，所述逻辑门电路由一个逻辑或门或者多个与非门构成。

进一步地，所述逻辑门电路包括第一与非门、第二与非门和第三与非门，所述第一与非门的两个输入端共同连接第一路STO信号，所述第一与非门的输出端连接所述第三与非门的一个输入端，所述第二与非门的两个输入端共同连接第二路STO信号，所述第二与非门的输出端连接所述第三与非门的另一个输入端，所述第三与非门电路连接所述信号缓冲电路的使能端。

进一步地，所述信号缓冲器为三态信号缓冲器，所述三态信号缓冲器的输出为高电平、低电平或高阻态中的一种。

进一步地，所述信号缓冲器具体为74ACT244芯片。

进一步地，所述STO信号控制器包括两个常闭触点。

进一步地，所述常闭触点闭合时电机正常运行，所述常闭触点断开时输出STO信号停止电机运行。

第二方面，本发明提供一种安全转矩关闭系统的控制方法，应用于第一方面所述的安全转矩关闭系统，包括：

STO信号控制器发送两路STO信号至逻辑门电路，CPU发送驱动信号至信号缓冲器；

逻辑门电路将两路STO信号合并为一路信号，并通过该信号使所述信号缓冲器的使能端输入为高电平或低电平；

信号缓冲器根据使能端的逻辑电平值输出高组态或与输入信号相同的逻辑电平信号。

本发明的有益效果是：本发明提出了一种安全转矩关闭系统及控制方法，通过逻辑门电路处理STO信号控制器输出的STO信号，将两路STO控制信号合并成了一路；驱动器输出信号经过一个信号缓冲器，而经过处理的STO信号作为信号缓冲器使能端的输入，从而控制信号缓冲器的输出，实现了STO信号控制电机运转的功能，极大的减少了电机在停机后再启动的开机时间，简化了控制电路，降低了控制电路的成本。

附图说明

利用附图对发明作进一步说明，但附图中的实施例不构成对本发明的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。

图1是本发明的一种安全转矩关闭系统的一个实施例的逻辑门电路的电路结构示意图。

图2是本发明的一种安全转矩关闭系统的一个实施例的逻辑门电路的驱动信号输出电路示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

在数字电路中，把电压的高低用逻辑电平来表示，逻辑电平包括高电平和低电平这两种。不同的元器件形成的数字电路，电压对应的逻辑电平也不同。逻辑电平通过阈值电平来定义，例如，在在TTL门电路中，把大于3 .5伏(阈值高电平)的电压定义为逻辑高电平，用数字1表示；把小于0.3伏(阈值低电平)的电压定义为逻辑低电平，用数字0表示。

如图1和图2所示，本实施例的一种安全转矩关闭系统，包括

CPU：所述控制器用于输出驱动信号；

STO信号控制器：所述STO信号控制器用于输出STO信号；

信号缓冲器：所述信号缓冲器的输入端连接所述CPU的输出端，用于接受所述驱动信号并输出，并通过所述驱动信号控制电机运行或停止；

逻辑门电路：所述逻辑门电路的输入端连接所述STO信号控制器的输出端，所述逻辑门电路的输出端连接所述信号缓冲电路的使能端，所述逻辑门电路用于接收STO信号，并根据所述STO信号使所述信号缓冲器使能端为高电平或低电平。

其中，STO信号控制器包括两个常闭触点，通过两个常闭触点分别输出第一路STO信号SF1和第二路STO信号SF2，当所述常闭触点闭合时不影响电机运行，所述常闭触点断开时输出STO信号断开电机运行。本实施例用逻辑“0”（即低电平）表示触点闭合，用逻辑“1”（即高电平）表示触点断开。STO信号可以是主处理器死机信号、看门狗异常信号、安全响应中断信号、外部急停信号等，在本实施例中的STO信号为外部急停信号，当外部急停触发时，常闭触点断开，输出STO信号停止电机运行，常闭触点的断开速度远比常开触点的闭合速度要快。

所述信号缓冲器为74ACT244芯片，该芯片可以输出为高电平、低电平或高阻态中的一种信号，74ACT244芯片有一个使能端（/OE端），当使能端（/OE端）为低电平时，输出驱动信号和输入驱动信号的逻辑电平一致，可以为高电平或低电平，芯片可以控制电机的运行状态；而当使能端（/OE端）为高电平时，芯片输出为高阻态，即此芯片无法输出信号，芯片处于关断状态，此时芯片无法控制电机的运行状态。

所述逻辑门电路为实现逻辑或运算的逻辑门电路，所述逻辑门电路可以由一个逻辑或门或者多个与非门构成，从而实现逻辑或运算。本实施例采用多个与非门构成逻辑门电路，包括第一与非门、第二与非门和第三与非门，所述第一与非门的两个输入端共同连接第一路STO信号SF1，所述第一与非门的输出端连接所述第三与非门的一个输入端，所述第二与非门的两个输入端共同连接第二路STO信号SF2，所述第二与非门的输出端连接所述第三与非门的另一个输入端，所述第三与非门电路连接所述74ACT244芯片的使能端。

只有当两个触点全部闭合时，即SF1信号和SF2信号皆为逻辑“0”（即低电平）时，经过逻辑门电路运算，输出一个逻辑“0”（即低电平），此时，74ACT244芯片的输出驱动信号和输入驱动信号的逻辑电平一致，可以为高电平或低电平，74ACT244芯片可以控制电机的运行状态；当两个常闭触点任意一个断开或两个都断开时，即SF1信号和SF2信号任意一个为逻辑“1”（即高电平）或皆为逻辑“1”（即高电平）时，经过逻辑门电路运算，输出一个逻辑“1”（即高电平），此时，74ACT244芯片输出为高阻态，即此芯片无法输出信号，芯片处于关断状态，此时芯片无法控制电机的运行状态。

本实施例的实施方法包括：

STO信号控制器发送两路STO信号至逻辑门电路，CPU发送驱动信号至信号缓冲器；

电机正常工作时，两路STO信号皆为逻辑“0”（即低电平），电机工作异常时，任意一路STO信号为逻辑“1”（即高电平）或者都为逻辑“1”（即高电平）。

逻辑门电路将两路STO信号合并为一路信号，并通过该信号使所述74ACT244芯片的使能端输入为逻辑“1”（即高电平）或逻辑“0”（即低电平）；

逻辑门电路实现逻辑或运算，当SF1信号和SF2信号皆为逻辑“0”（即低电平）时，经过逻辑门电路运算，输出一个逻辑“0”（即低电平）至74ACT244芯片的使能端，当SF1信号和SF2信号任意一个为逻辑“1”（即高电平）或皆为逻辑“1”（即高电平）时，经过逻辑门电路运算，输出一个逻辑“1”（即高电平）。

74ACT244芯片根据使能端的逻辑电平值输出高组态或与输入信号相同的逻辑电平信号；

当输入74ACT244芯片的信号为逻辑“0”（即低电平）时，74ACT244芯片的输出驱动信号和输入驱动信号的逻辑电平一致，可以为高电平或低电平，74ACT244芯片可以控制电机的运行状态；当输入74ACT244芯片的信号为逻辑“1”（即高电平）时，74ACT244芯片输出为高阻态，即此芯片无法输出信号，芯片处于关断状态，此时芯片无法控制电机的运行状态。

本实施例的安全转矩关闭系统及控制方法，通过逻辑门电路处理STO信号控制器输出的STO信号，将两路STO控制信号合并成了一路；驱动器输出信号经过一个74ACT244芯片，而经过处理的STO信号作为74ACT244芯片使能端的输入，从而控制74ACT244芯片的输出，实现了STO信号控制电机运转的功能，极大的减少了电机在停机后再启动的开机时间，简化了控制电路，降低了控制电路的成本。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (8)

1.一种安全转矩关闭系统，其特征在于，包括

CPU：用于输出驱动信号；

STO信号控制器：所述STO信号控制器用于输出STO信号；

信号缓冲器：所述信号缓冲器的输入端连接所述CPU的输出端，用于接受所述驱动信号并输出，并通过所述驱动信号控制电机运行或停止；

逻辑门电路：所述逻辑门电路的输入端连接所述STO信号控制器的输出端，所述逻辑门电路的输出端连接所述信号缓冲电路的使能端，所述逻辑门电路用于接收STO信号，并根据所述STO信号使所述信号缓冲器使能端输入为高电平或低电平；所述STO信号包括第一路STO信号和第二路STO信号；所述逻辑门电路为实现逻辑或运算的逻辑门电路。

2.如权利要求1所述的一种安全转矩关闭系统，其特征在于，所述逻辑门电路由一个逻辑或门或者多个与非门构成。

3.如权利要求1所述的一种安全转矩关闭系统，其特征在于，所述逻辑门电路包括第一与非门、第二与非门和第三与非门，所述第一与非门的两个输入端共同连接第一路STO信号，所述第一与非门的输出端连接所述第三与非门的一个输入端，所述第二与非门的两个输入端共同连接第二路STO信号，所述第二与非门的输出端连接所述第三与非门的另一个输入端，所述第三与非门电路连接所述信号缓冲电路的使能端。

4.如权利要求1所述的一种安全转矩关闭系统，其特征在于，所述信号缓冲器为三态信号缓冲器，所述三态信号缓冲器的输出为高电平、低电平或高阻态中的一种。

5.如权利要求1所述的一种安全转矩关闭系统，其特征在于，所述信号缓冲器具体为74ACT244芯片。

6.如权利要求1所述的一种安全转矩关闭系统，其特征在于，所述STO信号控制器包括两个常闭触点。

7.如权利要求6所述的一种安全转矩关闭系统，其特征在于，所述常闭触点闭合时电机正常运行，所述常闭触点断开时输出STO信号停止电机运行。

8.一种安全转矩关闭系统的控制方法，其特征在于，应用于权利要求1至7任意一项所述的安全转矩关闭系统，包括：

STO控制器发送两路STO信号至逻辑门电路，CPU发送驱动信号至信号缓冲器；

逻辑门电路将两路STO信号合并为一路信号，并通过该信号使所述信号缓冲器的使能端输入为高电平或低电平；

信号缓冲器根据使能端的逻辑电平值输出高组态或与输入信号相同的逻辑电平信号。

Images