CN110618784A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN110618784A
CN110618784A CN201810634513.6A CN201810634513A CN110618784A CN 110618784 A CN110618784 A CN 110618784A CN 201810634513 A CN201810634513 A CN 201810634513A CN 110618784 A CN110618784 A CN 110618784A
Authority
CN
China
Prior art keywords
storage device
data storage
volatile memory
memory
mapping table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810634513.6A
Other languages
English (en)
Other versions
CN110618784B (zh
Inventor
黄意中
傅子瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acer Inc
Original Assignee
Acer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Inc filed Critical Acer Inc
Priority to CN201810634513.6A priority Critical patent/CN110618784B/zh
Publication of CN110618784A publication Critical patent/CN110618784A/zh
Application granted granted Critical
Publication of CN110618784B publication Critical patent/CN110618784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种数据存储装置及其操作方法。数据存储装置包括一非易失性存储器、一易失性存储器耦接至非易失性存储器以及一存储器控制器耦接至非易失性存储器及易失性存储器。存储器控制器用以执行下列操作：接收来自一主机的一现代待机通知；及依据多个旗标及存储于易失性存储器的一第一映射表更新存储于非易失性存储器的一第二映射表。

Description

数据存储装置及其操作方法
技术领域
本发明是有关于一种数据存储装置及其操作方法。
背景技术
随着科技的发展，各式各样的电子装置诸如手机、平板电脑、个人电脑、笔记本电脑等围绕着现代人的生活。为了符合不同的要求，电子装置的功能也越来越多样化。增加电子装置的功能将造成运作时耗电量增加，故而使用者会希望电子装置处于待机模式下能够尽量地减少电力消耗，以增加续航力。然而，使用者同时也会期望电子装置在待机时也能执行某些特定功能，例如硬件、软件或固件更新、接收即时信息或电子邮件等。有鉴于此，微软(Microsoft)推出一种新的待机模式一现代待机(modern standby)模式。相较于传统的待机模式(或称S3模式)，处于现代待机模式下的电子装置仍能连接网络，且能通过网络接收信息或数据。然而，现代待机模式与传统的待机模式之间毕竟有所差异，若要有效地支援现代待机模式，电子装置内部的其他装置(例如数据存储装置)的操作势必要有所调整。
当处于现代待机模式下，电子装置(例如笔记本电脑)的数据存储装置(例如固态硬盘)会反复地进入低功率消耗模式。也就是说，数据存储装置在现代待机模式下会频繁地在一般模式与低功率消耗模式之间切换。当数据存储装置从一般模式进入低功率消耗模式时，数据存储装置的存储器控制器会要将数据存储装置的易失性存储器中的逻辑对物理映射表全部写入至数据存储装置的非易失性存储器中，以避免因进入低功率消耗模式断电而造重要信息遗失。当数据存储装置由低功率消耗模式被唤醒而进入一般模式时，数据存储装置的存储器控制器又会再将数据存储装置的非易失性存储器中的逻辑对物理映射表写入(或称加载)到数据存储装置的非易失性存储器中。由于在现代待机模式下，会导致存储器控制器频繁地将整份逻辑对物理映射表写入非易失性存储器，而导致写入的数据量大幅增加，进而减少非易失性存储器的寿命。
有鉴于上述问题，如何降低现代待机模式下数据存储装置从一般模式进入低功率消耗模式时所写入的数据量是一个重要的课题。
发明内容
本发明的目的在于提供一种数据存储装置及其操作方法。
本发明的一方面提供一种数据存储装置，包括一非易失性存储器、一易失性存储器耦接至非易失性存储器以及一存储器控制器耦接至非易失性存储器及易失性存储器。存储器控制器用以执行下列操作：接收来自一主机的一现代待机通知；及依据多个旗标及存储于易失性存储器的一第一映射表更新存储于非易失性存储器的一第二映射表。此些旗标对应于第一映射表的多个逻辑区块编号，当第一映射表的任一逻辑区块编号所对应的一物理区块编号被变更时，存储器控制器将对应于该任一逻辑区块编号的旗标由一第一值设为一第二值，存储器控制器将第一映射表中对应于此些旗标中为第二值的部分写入非易失性存储器。
本发明的另一方面提供一种数据存储装置的操作方法。当操作方法由数据存储装置的一存储器控制器执行时，致使存储器控制器执行下列操作：接收来自一主机的一现代待机通知；以及依据多个旗标及存储于数据存储装置的一易失性存储器中的一第一映射表更新存储于数据存储装置的一非易失性存储器中的一第二映射表。此些旗标对应于第一映射表的多个逻辑区块编号，当第一映射表的任一逻辑区块编号所对应的一物理区块编号被变更时，存储器控制器将对应于该任一逻辑区块编号的旗标由一第一值设为一第二值，存储器控制器将第一映射表中对应于此些旗标中为第二值的部分写入非易失性存储器。
依据本发明的数据存储装置及其操作方法能够有效地减少刷新映射表所要写入的数据量。特别是，在数据存储装置处于待机模式下频繁地切换于一般状态与低功率消耗状态的情况下，本发明能够有效地减少刷新映射表时要写入的数据量，进而延长数据存储装置中的非易失性存储器的寿命。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1示出本发明一实施例的数据存储装置的功能方块图；
图2示出本发明一实施例的第一映射表、第二映射表及旗标的示意图；以及
图3示出本发明一实施例的数据存储装置的操作方法的流程图。
其中，附图标记：
10：数据存储装置
102：非易失性存储器
104：易失性存储器
106：存储器控制器
90：主机
302～304：步骤
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
请参照图1，图1示出依据本发明一实施例的数据存储装置的方块图。数据存储装置10包括一非易失性存储器102、一易失性存储器104以及一存储器控制器106。
非易失性存储器102可以采用与非门快闪存储器(NAND flash)或或非门快闪存储器(NOR flash)等方式实施。易失性存储器104可以是双倍数据速率(double data rate，DDR)存储器或低电压双倍数据速率(DDRL)存储器。存储器控制器106可以采用微处理器、微控制器、数字信号处理器、专用集成电路(microprocessor、microcontroller、DSP、ASIC)等电路元件的方式实施，用于设置非易失性存储器102及易失性存储器104进行传送、接收、读取(read)、编程(program)、擦除(erase)或存储数据等运作。
非易失性存储器102可包括一或多个逻辑单元编号(Logical Unit Number，LUN)，可由一芯片致能(Chip Enable，CE)信号而选取/致能。每一逻辑单元编号可包括多个平面(Plane)。每一平面可包括多个区块(Block)。
存储器控制器106更可藉由SATA、PCIe、乙太网络等有线或无线的通讯接口(未图示)耦接至一主机90，例如：主机90可以是个人电脑、手机、平板电脑、车载系统或导航装置等。存储器控制器106可接收来自主机90的数据存取指令或通知，例如：读出指令或写入指令。举例来说，存储器控制器106可回应来自主机90的读出指令或写入指令，对非易失性存储器102中的一或多个特定物理区块或物理地址进行读取或写入操作。
在一实施例中，非易失性存储器102中存储有一逻辑对物理(Logical toPhysical，L2P)映射表，用以记录非易失性存储器102中的逻辑区块(logical block)与物理区块(Physical block)的对应关系。一般来说，当主机90欲存取非易失性存储器102中的一特定数据时，主机90所发送的数据存取指令可包括一逻辑地址，其中逻辑地址代表的是主机90所知道的特定数据的存储地址，且此存储地址可能会与该特定数据于非易失性存储器102的实际的存储地址(即物理地址)不同。当存储器控制器106由主机90收到数据存取指令时，会依据逻辑对物理映射表将逻辑地址转换为物理地址，接着才依据物理地址进行该特定数据的存取操作。需要注意的是，由于在数据存储装置10的运作过程中逻辑区块与物理区块的对应关系常会有所变动，故存储器控制器106会将逻辑对物理映射表写入(或称加载)至易失性存储器104以增加处理速度。为了使说明更加容易理解，以下将存储于易失性存储器104的逻辑对物理映射表称之为第一映射表，并将存储于非易失性存储器102的逻辑对物理映射表称之为第二映射表。
请参照图2，图2示出第一映射表、第二映射表及旗标的示意图。如图2所示，第一映射表及第二映射表均包括多个逻辑区块编号的字段，各个字段用以记录对应于该逻辑区块编号的物理区块编号。举例来说，逻辑区块编号Block 1的字段是用以记录对应于逻辑区块编号Block 1的物理区块编号，以此类推。在此例中，假设第一映射表中的逻辑区块编号Block 2、Block(n-1)及Block n的字段所记录的物理区块编号在数据存储装置10的运作或操作过程中有所变动，而使得第一映射表在上述字段(Block 2、Blcok(n-1)及Block n)不同于第二映射表。关于旗标的细节将于下文进一步说明。
请参照图3，图3示出依据本发明一实施例的数据存储装置的操作方法的流程图。本发明的操作方法可由存储器控制器106执行。更具体来说，本操作方法可以固件编码(firmware code)的形式实现，并编程于存储器控制器106中。
在步骤302中，存储器控制器106接收来自主机90的一待机通知。当主机90即将进入一待机模式时会发出待机通知，以令数据存储装置10切换为待机模式，并由一第一状态进入一第二状态。待机模式可以是现代待机(modern standby)模式。第一状态是一般状态，第二状态是低功率消耗状态，其中一般状态指的是主机90正常供应电力给数据存储装置10，使得数据存储装置10可执行写入、读取或擦除等操作，而低功率消耗状态则是指主机90减少或停止供应电力给数据存储装置10，使得数据存储装置10可维持非易失性存储器102内数据的正确性。当数据存储装置10进入低功率消耗状态时易失性存储器104内的暂存数据将会因没有电力维持而遗失。待机模式下，主机90可依据是否要存取数据存储装置10中的数据来决定是否要减少或停止对数据存储装置10的电力供应。在一实施例中，在待机模式下，主机90在要存取数据存储装置10内的数据时发送一唤醒通知至数据存储装置10，而令数据存储装置10由低功率消耗状态进入一般状态；当主机90在完成存取数据存储装置10内的数据后，可再次发送待机通知至数据存储装置10，以令数据存储装置10由一般状态进入低功率消耗状态。换言之，当数据存储装置10非处于待机模式时，数据存储装置10会回应于待机通知切换为待机模式并由一般状态进入低功率消耗状态；当数据存储装置10处于待机模式时，数据存储装置10会回应于待机模式由一般状态进入低功率消耗状态，并回应于唤醒通知由低功率消耗状态进入一般状态。
在步骤304中，存储器控制器106依据多个旗标及存储于易失性存储器104的第一映射表更新存储于非易失性存储器102的第二映射表。如图3所示，旗标可藉由一旗标表来加以记录，每一旗标对应于第一映射表的一个逻辑区块编号。例如，旗标Flag 1对应于逻辑区块编号Block 1(的字段)，旗标Flag 2对应于逻辑区块编号Block 2(的字段)，以此类推。当第一映射表的任一逻辑区块编号所对应的一物理区块编号被变更时，存储器控制器106会将对应于该任一逻辑区块编号的旗标由一第一值(例如「0」)设为一第二值(例如「1」)。以图3为例，对应于逻辑区块编号Block 2、Block(n-1)及Block n的旗标Flag 2、Flag(n-1)及Flag n会被存储器控制器106由第一值设为第二值。当存储器控制器106收到现代待机通知后，存储器控制器106会将旗标的值为第二值的逻辑区块编号的字段写入至非易失性存储器102，以更新(或称刷新)第二映射表。以图2为例，存储器控制器106会将逻辑区块编号Block 2、Block(n-1)及Block n的字段的内容写入至非易失性存储器102。换言之，存储器控制器106藉由旗标来记录第一映射表中哪些逻辑区块编号对应的物理区块编号有变动，并在进入现代待机模式之前将有变动的部分写入至非易失性存储器102。在一实施例中，步骤304会在数据存储装置10进入低功率消耗状态之前完成。
当主机90要存取数据存储装置10时，会恢复对数据存储装置10的电力供应，并发送唤醒通知至数据存储装置10，以令数据存储装置10由低功率消耗状态进入一般状态。存储器控制器106在收到唤醒通知后，会将第二映射表写入至易失性存储器104以进行后续操作。所有旗标则会被设置为第一值。
在一实施例中，旗标会被存储在易失性存储器104中。在另一实施例中，旗标可被存储在存储器控制器106内部的工作存储器(易失性存储器)中。
依据本发明的数据存储装置及其操作方法能够有效地减少刷新映射表所要写入的数据量。特别是，在数据存储装置处于待机模式下频繁地切换于一般状态与低功率消耗状态的情况下，本发明能够有效地减少刷新映射表时要写入的数据量，进而延长数据存储装置中的非易失性存储器的寿命。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种数据存储装置，其特征在于，包括：
一非易失性存储器；
一易失性存储器，耦接至该非易失性存储器；以及
一存储器控制器，耦接至该非易失性存储器及该易失性存储器，且用以执行下列操作：
接收来自一主机的一待机通知；及
依据多个旗标及存储于该易失性存储器的一第一映射表更新存储于该非易失性存储器的一第二映射表；
其中该些旗标对应于该第一映射表的多个逻辑区块编号，当该第一映射表的任一逻辑区块编号所对应的一物理区块编号被变更时，该存储器控制器将对应于该任一逻辑区块编号的该旗标由一第一值设为一第二值，该存储器控制器将该第一映射表中对应于该些旗标中为该第二值的部分写入该非易失性存储器。
2.如权利要求1所述的数据存储装置，其特征在于，其中当该存储器控制器接收到来自该主机的一唤醒通知时，该存储器控制器将该第二映射表写入该易失性存储器，且该些旗标被重设为该第一值。
3.如权利要求1所述的数据存储装置，其特征在于，其中该些旗标记录于一旗标表。
4.如权利要求1所述的数据存储装置，其特征在于，其中该些旗标存储于该非易失性存储器或该存储器控制器内部的一工作存储器。
5.一种数据存储装置的操作方法，其特征在于，该数据存储装置包括一非易失性存储器、一易失性存储器及一存储器控制器，该操作方法由该存储器控制器执行，该操作方法包括：
接收来自一主机的一待机通知；及
依据多个旗标及存储于该易失性存储器的一第一映射表更新存储于该非易失性存储器的一第二映射表；
其中该些旗标对应于该第一映射表的多个逻辑区块编号，当该第一映射表的任一逻辑区块编号所对应的一物理区块编号被变更时，该存储器控制器将对应于该任一逻辑区块编号的该旗标由一第一值设为一第二值，该存储器控制器将第一映射表中对应于该些旗标中为该第二值的部分写入该非易失性存储器。
6.如权利要求5所述的操作方法，其特征在于，其中当该存储器控制器接收到来自该主机的一唤醒通知时，该存储器控制器将该第二映射表写入该易失性存储器，且该些旗标被重设为该第一值。
7.如权利要求5所述的操作方法，其特征在于，其中该些旗标记录于一旗标表。
8.如权利要求5所述的操作方法，其特征在于，其中该些旗标存储于该非易失性存储器或该存储器控制器内部的一工作存储器。
CN201810634513.6A 2018-06-19 2018-06-19 数据存储装置及其操作方法 Active CN110618784B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810634513.6A CN110618784B (zh) 2018-06-19 2018-06-19 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810634513.6A CN110618784B (zh) 2018-06-19 2018-06-19 数据存储装置及其操作方法

Publications (2)

Publication Number Publication Date
CN110618784A true CN110618784A (zh) 2019-12-27
CN110618784B CN110618784B (zh) 2022-10-14

Family

ID=68920468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810634513.6A Active CN110618784B (zh) 2018-06-19 2018-06-19 数据存储装置及其操作方法

Country Status (1)

Country Link
CN (1) CN110618784B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988076A (zh) * 2021-04-26 2021-06-18 群联电子股份有限公司 快闪存储器控制方法、存储装置及控制器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6405295B1 (en) * 1999-09-07 2002-06-11 Oki Electric Industry, Co., Ltd. Data storage apparatus for efficient utilization of limited cycle memory material
US20100169597A1 (en) * 2008-12-24 2010-07-01 Kabushiki Kaisha Toshiba Memory system
CN102436419A (zh) * 2010-09-29 2012-05-02 三星电子株式会社 非易失性存储器系统及管理其电源的方法
CN103064641A (zh) * 2013-02-05 2013-04-24 威盛电子股份有限公司 非易失性存储装置及其操作方法
US20150331624A1 (en) * 2014-05-19 2015-11-19 Kabushiki Kaisha Toshiba Host-controlled flash translation layer snapshot

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6405295B1 (en) * 1999-09-07 2002-06-11 Oki Electric Industry, Co., Ltd. Data storage apparatus for efficient utilization of limited cycle memory material
US20100169597A1 (en) * 2008-12-24 2010-07-01 Kabushiki Kaisha Toshiba Memory system
CN102436419A (zh) * 2010-09-29 2012-05-02 三星电子株式会社 非易失性存储器系统及管理其电源的方法
CN103064641A (zh) * 2013-02-05 2013-04-24 威盛电子股份有限公司 非易失性存储装置及其操作方法
US20150331624A1 (en) * 2014-05-19 2015-11-19 Kabushiki Kaisha Toshiba Host-controlled flash translation layer snapshot

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988076A (zh) * 2021-04-26 2021-06-18 群联电子股份有限公司 快闪存储器控制方法、存储装置及控制器
CN112988076B (zh) * 2021-04-26 2023-08-15 群联电子股份有限公司 快闪存储器控制方法、存储装置及控制器

Also Published As

Publication number Publication date
CN110618784B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
US8504762B2 (en) Flash memory storage device with data interface
KR20210023203A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10802734B2 (en) Method for fast boot read
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
KR20080084082A (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
JPWO2009096180A1 (ja) メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム
US8156278B2 (en) Non-volatile data storage system and method thereof
US10884652B2 (en) Trim command recording method, memory control circuit unit and memory storage device
US20140281148A1 (en) Memory system
CN110618784B (zh) 数据存储装置及其操作方法
CN113885808A (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
JP2011222057A (ja) メモリシステム
US10948972B2 (en) Data storage apparatus and operation method thereof
CN114327240A (zh) 计算机可读存储介质、闪存存储器的数据存储方法及装置
US20110087828A1 (en) Method for enhancing performance of accessing a flash memory, and associated memory device and controller thereof
CN111078128A (zh) 数据管理方法、装置及固态硬盘
CN115794535A (zh) 事件日志管理方法、控制器和存储装置
CN107229413B (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
JP4334331B2 (ja) フラッシュメモリのアクセス制御方法
TWI810095B (zh) 資料儲存裝置與寫入緩存器管理方法
US11662945B2 (en) Memory system
US20240143226A1 (en) Data storage device and method for managing a write buffer
CN111198651B (zh) 进行存储空间管理的方法以及数据存储装置及其控制器
US11573908B1 (en) Mapping table management method, memory control circuit unit and memory storage device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant