CN110611423A - 一种转置混联电容阵列结构的设计方法 - Google Patents

Abstract

本发明公开的一种转置混联电容阵列结构的设计方法，在实现给定的电压转换比例时，所需的单位电容的数目更少，实现了更小的芯片面积。同时由于更少的电容需要的控制开关也更少，显著降低了电路的开关损耗，从而提高了DC‑DC的效率。本发明在低功耗，高精度的开关电容DC‑DC设计场合非常适用。

Description

一种转置混联电容阵列结构的设计方法

技术领域

本发明属于集成电路技术领域，具体为一种转置混联电容阵列结构的设计方法。

背景技术

随着物联网技术的兴起，无线传感器在智能建筑、工业控制和健康监测等领域越来越受欢迎。通常，电池是这些传感器的能源，但是电池的使用寿命有限，因此需要更换或充电，而且电池会显著增加传感器的尺寸和成本。

解决电池能量有限的一种有效的方法是收集传感器周围环境中的能量，例如：光、振动、温差等等，并将其转换为电能后为传感器供电，这样就可以为传感器提供源源不断的能源。电源管理电路是能量收集系统中不可或缺的模块，它将收集到的电能转换为稳定的电源来为传感器供电。

主流的电源管理电路可以使用基于电感的DC-DC转换器、线性稳压器或者开关电容DC-DC转换器来实现。在大电流的场合，基于电感的DC-DC转换器是高效的，但是它们需要一个庞大的片外电感，因此它们不符合紧凑型能量收集的尺寸要求。线性稳压器的面积相对较小并且可以完全集成在标准CMOS集成电路工艺中，但是线性稳压器提供的输出电压不能高于输入电压，另外线性稳压器的效率随着输入输出压差的增大而降低。开关电容DC-DC转换器在低电流工作情况下具有高的转换效率，并且可以完全集成到标准CMOS工艺中。在能量收集等低功耗的应用场合，开关电容DC-DC具有十分广阔的应用前景。

近年来，大多数已报道的开关电容DC-DC采用的拓扑结构包括：基本串联/并联矩阵结构(Basic Series-Parallel to Matrix of Capacitors)、部分任意矩阵结构(Partial Arbitrary Matrices)和通用转置串联/并联结构(General TransposedSeries-Parallel Topology)。

图1为基本串联/并联矩阵结构图的示意图，该结构共有m×l个电容，每个电容的大小都相等。在充电状态，将m列电容并联后接到输入电压源上，每一列电容都由l个电容串联组成；在放电状态，将原来每一列中串联的l个电容并联起来构成一行，得到m行电容，并将这m行电容串联起来接到输出端。这样就完成了输入到输出的电压转换，由电容的分压关系可以得到该电容阵列的电压转换比为：

图2为部分任意矩阵结构图，该结构共有个电容，每个电容的大小都相等。在充电状态，n列电容并联后接到输入电压源上，每一列的电容数目是任意的；在放电状态，将原来每一列中串联的所有电容并联起来构成一行，得到n行电容，并将这n行电容串联起来接到输出端。这样就完成了输入到输出的电压转换，由电容的分压关系可以得到该电容阵列的电压转换比为：

图3为通用转置串联/并联结构图，它的电容连接方式和部分任意矩阵结构相同，区别在于：在部分任意矩阵中，充电状态的每一列电容和放电状态的每一行电容都是一个整体，其中的电容都只能在该行或者该列中使用，因此每一列或者行中的电容数目是不可变的；在通用转置串联/并联结构图中，每一个电容都可以自由连接到任意的列或者行中，使得每一列或者行中的电容数目是可以改变的。在进行电压转换比例的精细调节时，例如从2.2切换到2.25，部分任意矩阵结构需要再加入一列由4个电容串联组成的支路替换原有的由5个电容串联组成的支路；通用转置串联/并联结构则只需要将5个电容串联组成的支路中去掉一个电容来得到4个电容串联的支路，这样就节省了需要的电容数目。同样地，通用转置串联/并联结构的电压转换比为：

从基本串联/并联矩阵结构发展到通用转置串联/并联结构，电容阵列的连接方式的灵活性得到了提高，使得相同的电容数目能够实现更多的电压转换比例，从而提升了对电容的利用效率。但是这些结构的电容连接方式仍然不够灵活，在充电状态或者放电状态下，单一电容支路中的电容全部采用串联的形式，束缚了电容连接方式的灵活性，导致电容的利用效率不高，电容阵列占用芯片面积较大。

发明内容

针对现有技术中存在的问题，本发明提供一种转置混联电容阵列结构的设计方法，采用该方法设计电容阵列结构的连接方式更加灵活，实现给定转换比例所需的电容数目大大减少，同时电容的利用效率以及DC-DC的转换效率都大大提高。

本发明是通过以下技术方案来实现：

一种转置混联电容阵列结构的设计方法，包括以下步骤；

步骤1、将输入的目标电压转换比例化为最简分数形式，最简分数形式如下；

a[i]/b[i]；

其中，i为初始化脚标，将i的初值设置为0；

步骤2、对i进行更新，使i＝i+1，根据更新后的i值执行后续步骤3-6；

步骤3、对b[i-1]/a[i-1]采用取余运算，将得到的余数赋值给a[i]；

a[i]＝MOD(b[i-1]/a[i-1])

步骤4、将a[i-1]的值赋给b[i]；

b[i]＝a[i-1]

步骤5、采用向下取整运算将分数b[i-1]/a[i-1]的值向下取整后得到的数值记为c[i]；

c[i]＝INT(b[i-1]/a[i-1])

步骤6、判断步骤3的a[i]是否等于1，当a[i]等于1，则执行步骤7；否则跳转到步骤2；

步骤7、串联b[i]个单位电容构成初始电容阵列；

步骤8、在初始电容阵列的两端并联c[i]个电容；

步骤9、对步骤8得到的电容阵列进行电容阵列转置，得到电容阵列的转置电容阵列；

步骤10、对i进行更新，使i＝i-1；

步骤11、判断步骤10得到的i是否等于0，如果i不等于0，则跳转到步骤7；当i等于0，得到充电状态的电容阵列；

步骤12、对充电状态的电容阵列进行转置，得到放电状态的电容阵列。

优选的，步骤9中电容阵列转置的具体方法如下；

将电容阵列中相互串联的电容改为相互并联，将电容阵列中相互并联的电容改为相互串联，得到电容阵列的转置电容阵列。

优选的，在充电状态电容阵列或放电状态的电容阵列上设置控制开关，得到开关电容阵列；

充电状态下，开关电容阵列以充电状态电容阵列的连接方式连接到输入电压源；放电状态下，开关电容阵列以放电状态电容阵列的连接方式连接到负载。

与现有技术相比，本发明具有以下有益的技术效果：

本发明公开的一种转置混联电容阵列结构的设计方法，在充电和放电状态下，转置混联电容阵列结构的每一列电容不再局限于全串联的连接方式，使得电容的连接方式更加灵活，电容的利用效率更高。通过仿真验证进行对比可以发现，在实现给定的电压转换比例时，相对于基础串联并联结构、部分任意矩阵结构和通用转置并联/串联结构，该方法设计的电容阵列所需的单位电容的数目更少，在单位电容面积一定的情况下，实现了更小的芯片面积。同时由于更少的电容需要的控制开关也更少，显著降低了电路的开关损耗，从而提高了DC-DC的效率。本发明在低功耗，高精度的开关电容DC-DC设计场合非常适用。

附图说明

图1为现有的基本串联/并联矩阵结构示意图；

图2为现有的部分任意矩阵电容阵列结构图；

图3为现有的通用转置串联/并联电容阵列结构图；

图4为本发明转置混联电容阵列设计方法的流程图；

图5为本发明实现7/11电压转换比例的转置混联电容阵列结构图；

图6为本发明实现7/11电压转换比例的转置混连开关电容DC-DC的仿真波形；

图7为现有开关电容结构和本发明7/11电压转换比例的结构对比图；

图8为本发明初始电容阵列两端并联c[3]个电容的电容阵列结构图；

图9为图8电容阵列的转置电容阵列结构图；

图10为在图9电容阵列两端并联c[2]个电容的电容阵列结构图；

图11为在图10电容阵列的转置电容阵列两端并联c[1]个电容的电容阵列结构图；

图12为图11电容阵列的转置电容阵列结构图；

图13为本发明充电状态的电容阵列结构图；

图14为本发明放电状态的电容阵列结构图。

具体实施方式

下面结合附图对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

如图4所示，一种转置混联电容阵列结构的设计方法，包括比例变换阶段和电容映射阶段两个阶段，具体步骤如下；

比例变换阶段

步骤1、将输入的目标电压转换比例化为最简分数形式，将其记作a[i]/b[i]。

其中，i为初始化脚标，将i的初值设置为0。

步骤2、对i进行更新，使i＝i+1，根据更新后的i值执行后续步骤3-6。

步骤3、对b[i-1]/a[i-1]采用取余运算(MOD)，将得到的余数赋值给a[i]。

a[i]＝MOD(b[i-1]/a[i-1])

步骤4、将a[i-1]的值赋给b[i]。

b[i]＝a[i-1]

步骤5、采用向下取整运算(INT)将分数b[i-1]/a[i-1]的值向下取整后得到的数值记为c[i]。

c[i]＝INT(b[i-1]/a[i-1])

步骤6、判断步骤3的a[i]是否等于1，当a[i]等于1，则比例变换阶段结束，进入到电容映射阶段；否则跳转到步骤2，重复步骤2-6，直至a[i]等于1，结束循环。

电容映射阶段

步骤7、根据比例变换过程中得到的参数b[i]，串联b[i]个单位电容构成初始电容阵列，电容阵列是一个二端口网络，后续的电容映射都将在这个初始电容阵列的基础上进行操作。

步骤8、在初始电容阵列的两端并联c[i]个电容。

步骤9、对步骤8得到的电容阵列进行电容阵列转置，具体方法如下；

将电容阵列中相互串联的电容改为相互并联的关系，将原来相互并联的电容改为相互串联的关系，得到电容阵列的转置电容阵列。

步骤10、对i进行更新，使i＝i-1，根据更新后的i值。

步骤11、判断步骤10得到的i是否等于0，如果i不等于0，则跳转到步骤7，执行步骤7-11，直到i等于0为止，结束循环，得到的电容阵列即为充电状态的电容阵列。

步骤12、对充电状态的电容阵列进行转置，得到放电状态的电容阵列。

输入一个需要实现的电压转换比例，便得到了对应的充电状态和放电状态的电容阵列。

步骤13、在已得到的充电状态电容阵列或者放电状态的电容阵列的基础上合理地加入控制开关，得到一个开关电容阵列。通过控制开关的切换，可以实现以下效果。

充电状态下，开关电容阵列以充电状态电容阵列的连接形式连接到输入电压源；放电状态下，开关电容阵列以放电状态电容阵列的连接形式连接到负载。

这样就实现了所需电压转换比例的开关电容DC-DC。

本发明提出的转置混联电容阵列结构在开关电容的充电状态和放电状态下，电容阵列的每一条支路均可以采用混联的连接方式，提高了电容阵列连接的灵活性，可以实现更加多样的电压转换比。

本发明提供的一种转置混联电容阵列结构的设计方法，采用该方法设计的转置混联电容阵列结构应用在需要对开关电容DC-DC的电压转换比例进行精细调节的场合时，有高效率的优势。在实现给定的电压转换比例时，本发明的结构相对于传统开关电容结构所需的电容数目大大减小，进而大大减小了所需的开关数目。减少电容和开关的数目可以显著降低电路的开关损耗，从而提高DC-DC的效率。

实施例1

下面以7/11的电压转换比例为例子，举例说明比例变换的过程和映射得到对应电容结构的过程。

首先进行比例变换的过程：

输入目标电压转换比例7/11，也即a[0]＝7，b[0]＝11

初始化脚标i＝0

i＝0+1＝1

a[1]＝MOD(b[0]/a[0])＝4

b[1]＝a[0]＝7

c[1]＝INT(b[0]/a[0])＝1

判断a[1]不等于1

i＝1+1＝2

a[2]＝MOD(b[1]/a[1])＝3

b[2]＝a[1]＝4

c[2]＝INT(b[1]/a[1])＝1

判断a[2]不等于1

i＝2+1＝3

a[3]＝MOD(b[2]/a[2])＝1

b[3]＝a[2]＝3

c[3]＝INT(b[2]/a[2])＝1

判断a[3]等于1

至此，比例变换的过程结束，比例变换过程中得到的参数如下。

a[0]＝7，b[0]＝11

a[1]＝4，b[1]＝7，c[1]＝1

a[2]＝3，b[2]＝4，c[2]＝1

a[3]＝1，b[3]＝3，c[3]＝1

接下来，根据比例变换过程中得到的以上参数，进行电容映射，得到实现所需电压转换比例的电容阵列结构。

在比例变换结束后，i＝3，所以串联b[3]个单位电容构成初始电容阵列，然后在电容阵列的两端并联c[3]个电容，得到如图8所示的电容阵列结构图；

电容阵列转置，也即将上一步得到的电容阵列中原来相互串联的电容变为相互并联的关系，将原来并联的电容改为串联的关系，得到如图9所示的转置电容阵列结构图；

i＝3-1＝2，判断i不等于0。在上一步得到的电容阵列的两端并联c[2]个电容，得到如图10所示的电容阵列结构图；

电容阵列转置，i＝2-1＝1，判断i不等于0。于是在上一步得到的电容阵列的两端并联c[1]个电容，得到如图11所示的电容阵列结构图；

电容阵列转置，得到如图12所示的转置电容阵列结构图；

i＝1-1＝0，判断i等于0。于是上一步得到的电容阵列即为充电状态的电容阵列，如图13所示的充电状态的电容阵列结构图；

充电状态的电容阵列转置，得到放电状态的电容阵列，如图14所示的放电状态的电容阵列结构图；

至此，得到了实现7/11电压转换比例的电容阵列如图5所示。

仿真验证

经过电容分压关系理论验证和仿真验证，上述电容阵列可以实现7/11的电压转换比例：仿真结果如图6所示，输入电压为3V，输出电压为1.91V，电压转换比例为1.91/3＝0.637≈7/11。本发明的转置混联电容阵列结构实现7/11的电压转换比例仅需要6个电容，大大减少了所需电容的数目，节约了芯片面积。

图7为传统开关电容结构和本发明实现7/11电压转换比例的结构对比图。

表1对比了不同电容阵列结构实现相同电压转换比例时所需的电容数目对比，由表1可知本发明提出的转置混联结构有效减少了电容阵列所需电容的数目，节约了芯片面积。

表1

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (3)

1.一种转置混联电容阵列结构的设计方法，其特征在于，包括以下步骤；

步骤1、将输入的目标电压转换比例化为最简分数形式，最简分数形式如下；

a[i]/b[i]；

其中，i为初始化脚标，将i的初值设置为0；

步骤2、对i进行更新，使i＝i+1，根据更新后的i值执行后续步骤3-6；

步骤3、对b[i-1]/a[i-1]采用取余运算，将得到的余数赋值给a[i]；

a[i]＝MOD(b[i-1]/a[i-1])

步骤4、将a[i-1]的值赋给b[i]；

b[i]＝a[i-1]

步骤5、采用向下取整运算将分数b[i-1]/a[i-1]的值向下取整后得到的数值记为c[i]；

c[i]＝INT(b[i-1]/a[i-1])

步骤6、判断步骤3的a[i]是否等于1，当a[i]等于1，则执行步骤7；否则跳转到步骤2；

步骤7、串联b[i]个单位电容构成初始电容阵列；

步骤8、在初始电容阵列的两端并联c[i]个电容；

步骤9、对步骤8得到的电容阵列进行电容阵列转置，得到电容阵列的转置电容阵列；

步骤10、对i进行更新，使i＝i-1；

步骤11、判断步骤10得到的i是否等于0，如果i不等于0，则跳转到步骤7；当i等于0，得到充电状态的电容阵列；

步骤12、对充电状态的电容阵列进行转置，得到放电状态的电容阵列。

2.根据权利要求1所述转置混联电容阵列结构的设计方法，其特征在于，步骤9中电容阵列转置的具体方法如下；

将电容阵列中相互串联的电容改为相互并联，将电容阵列中相互并联的电容改为相互串联，得到电容阵列的转置电容阵列。

3.根据权利要求1所述转置混联电容阵列结构的设计方法，其特征在于，

在充电状态电容阵列或放电状态的电容阵列上设置控制开关，得到开关电容阵列；

充电状态下，开关电容阵列以充电状态电容阵列的连接方式连接到输入电压源；放电状态下，开关电容阵列以放电状态电容阵列的连接方式连接到负载。