CN110603759B

CN110603759B - 统一的纠错和检错码生成器

Info

Publication number: CN110603759B
Application number: CN201780090309.6A
Authority: CN
Inventors: K·S·贾亚思格赫; 陈宇; 杜冬阳; 陈捷
Original assignee: Nokia Shanghai Bell Co Ltd; Nokia Technologies Oy
Current assignee: Nokia Shanghai Bell Co Ltd; Nokia Technologies Oy
Priority date: 2017-05-04
Filing date: 2017-05-04
Publication date: 2022-04-05
Anticipated expiration: 2037-05-04
Also published as: CN110603759A; WO2018201377A1

Abstract

提供了一种方法，该方法包括：如果K个信息位被顺序地输入到包括J个寄存器的生成部件中，则生成J个附加位；在K个信息位中的至少一个信息位已经被输入到生成部件中之后，并且在K个信息位被输入到生成部件中之前，从J个寄存器中取回J*个附加位；构造包括K个信息位、J个附加位和J*个附加位中的每个位的码块，其中K个信息位、J个附加位和J*个附加位中的每个位在码块的相应的预定位置处；对码块进行极化编码。

Description

统一的纠错和检错码生成器

技术领域

本发明涉及与检错有关的装置、方法和计算机程序产品。

缩写词

3GPP 第3代合作伙伴计划

5G 第5代

BLER 误块率

CRC 循环冗余校验

DCI 下行链路控制信息

DL 下行链路

eMBB 增强型移动宽带

FAR 误报率

mMTC 大规模MTC

MTC 机器类型通信

PC 极化编码

RAN 无线电接入网络

RRC 无线电资源控制

TX 发射/传输

UCI 上行链路控制信息

UL 上行链路

XOR 异或

背景技术

在[1]中提出的极化码被决定用于5G eMBB控制信道并且也可能用于mMTC，因为与其他候选编码方案相比，它具有一些优势，例如，低复杂度、容量实现。

根据[2]，极化码是基于信道极化原理而构造的。它是指如下的事实：相同信道的集合(即，在时间上对同一信道的许多次使用)可以转换为仅由几乎完美的信道或几乎无用的信道组成的信道集合。这种转换可以按简单的递归方式来完成。例如，二进制输入信道的两个相同副本P：X₁→Y₁被转换为两个新的信道P₁：U₁→Y₁ ²和P₂：U₂→Y₁ ²U₁。由于

是1--1变换，因此随后得出

某种想法还表明I(P₁)≤I(P)≤I(P₂)，即，P₁是比P更差的信道，并且P₂更好。在该意义上，信道被极化。该想法则是通过对P₁和P₂等应用相同的2乘2变换来增强极化。通过递归地应用该过程以得到N＝8、N＝16、N＝32、……个不同的信道，甚至可以获得进一步的信道极化。当N较大时，位信道

要么变得几乎完美(即，

)，要么变得几乎无用(即，

)。此外，几乎完美的位信道的分数接近信道容量I(P)。

从编码角度来看，极化编码包括将数据位U_i放置在良好的位信道位置i，并且将固定的预先已知位(类似于零填充，比如U_i＝0)放置在不良的位信道位置i，后者也称为冻结位。因此，在极化码设计中，关键方面是标识数据位和冻结位的地点。

发明人曾提出了一种用于极化码的CRC分布方案，其中CRC位被分布在信息位内部以辅助极化解码。该方案广受好评并且被认为是针对用于eMBB控制信道的极化码的有前景的解决方案。此外，它被列为会议协议中的替代方式之一。

在3GPP RAN1 88bis会议中达成一致的是，发明人将评估以下变体：

协议：

·J个CRC位被提供(其可以用于检错，并且也可以用于辅助解码并可能用于提前终止)

-J在DL和UL中可以不同

-J可以取决于UL中的有效载荷大小(不排除0)

·另外，J’个辅助位被提供在可靠地点(其可以用于辅助解码并且可能用于提前终止)

·J+J’<＝满足FAR目标(n_FAR)所需要的位数+6

-工作假定：

·对于DL，n_FAR＝16(至少对于与eMBB相关的DCI)

·对于UL，n_FAR＝8或16(至少对于与eMBB相关的UCI；注意，这适用于具有CRC的UL情况)

·J’>0

·工作假定：J”<＝2个附加辅助位被提供在不可靠地点(其可以用于辅助解码并且可能用于提前终止)

-如果在没有过度复杂性的情况下从更大的J”值表现出显著的益处，则可以在RAN1#89中修订—鼓励公司另外评估J”＝8

·J’(和J”，如果有的话)个位可以是CRC位和/或PC位和/或哈希位(如果可能，则减小范围)

·在研究提前终止技术之后，进一步研究J、J’(和J”，如果有的话)个辅助位的放置

-附加式？

-分散式？

·均匀？

·不均匀？

并且另外：

结论：

-研究直到RAN1#89极化码构造技术，以促进提前终止(即，在解码所有信息位之前)，而与纯粹基于实现的方法(诸如基于路径度量的修剪)相比，不降低BLER性能或时延(尤其是考虑到用于对信息和辅助位的去交织的时间)

o例如，辅助位以这样的方式分布在码字中：检错可以在部分解码之后执行

o调查性能、复杂性和FAR影响

o也不排除研究使用与数据无关的加扰来促进提前终止

因此，一般地，总共可以支持J+J’+J”个位用于检错和纠错。J’+J”＝J*个位也可以被称为辅助位，其描述这些位可以用于改进解码性能，包括解码路径修剪、提前终止。从实现的角度来看，编码和解码变得相当复杂。

一个简单明了的实现示例示出在图1中。信息位由第一模块处理以生成J’个辅助位，并且然后由第二模块处理以生成J”个辅助位，并且然后由CRC模块处理以生成J个CRC位。在这些模块之后跟随有置换模块，以使得J’个辅助位由极化编码模块在可靠子信道上传输，并且J”个位在不可靠子信道上传输。置换模块还可以用于在信息位内分布J个CRC位以支持提前终止。如果J”＝0，则可以省略第二模块。

图1的方案需要三个(对于J”＝0)或四个不同的模块来生成J+J”个辅助位和J个CRC位。因此，这相当复杂并且缺乏灵活性，因为J’和J”个辅助位可以由接收器取决于解码算法来使用。

尽管CRC生成器模块是相当成熟的，但是它需要两个附加模块来生成J’和J”个辅助位。因为这些辅助位需要分别放置在可靠子信道上和不可靠子信道上，所以作为一种简单明了的方案，它们由不同的模块生成。

在解码器侧，相同的过程可以被遵循而利用这些辅助位来进行树修剪和检错。因此，这使得编码和解码变得复杂，并且可能花费更长的处理时间。

人们也可以将辅助位生成为按正常顺序用于信息位的普通奇偶校验位。曾经认为该方法可以按更简单的方式来实现相同的效果。

奇偶校验位不遵循任何特定的顺序。因此，按照发明人的观点，它们在保护信息位块时是无用的。CRC更适合于纠正/检测信息块。尽管如此，当比较单个CRC位和第一奇偶校验位时，它看起来可能是相同的。但是，如果考虑多于一个奇偶校验位，则其他奇偶校验位与在前的奇偶校验位或信息位没有任何关系。相比之下，CRC位可以覆盖信息位的重叠集合。

参考文献

[1]E.Ar1kan,“Channel polarization:a method for constructing capacityachieving codes for symmetric binary-input memoryless channels,”submitted forpublication,Oct.2007.

[2]3GPP Tdoc R1-164184,“Polar code design for NR”,Intel Corporation

发明内容

本发明的目的是改进现有技术。

根据本发明的第一方面，提供了一种装置，该装置包括：生成部件，包括J个寄存器并且被配置为，如果K个信息位被顺序地输入到生成部件中，则生成J个附加位；取回部件，被配置为在K个信息位中的至少一个信息位已经被输入到生成部件中之后，并且在K个信息位被输入到生成部件中之前，从J个寄存器中取回J*个附加位；构造部件，被配置为构造包括K个信息位、J个附加位和J*个附加位中的每个位的码块，其中K个信息位、J个附加位和J*个附加位中的每个位在码块的相应的预定位置处；编码部件，被配置为对码块进行极化编码。

取回部件可以被配置为：在K个信息位中的相应的预定输入数目的信息位被输入到生成部件中之后，从相应的预定寄存器中取回J*个附加位中的每个附加位，其中预定输入数目中的每个预定输入数目小于K。

相应的预定寄存器对于所有的J*个附加位可以是相同的。

相应的预定输入数目对于所有的J*个附加位可以是相同的。

J个附加位和J*个附加位中的每个附加位可以基于K个信息位的不同子集。

取回部件可以被配置为：取回J个附加位和J*个附加位中的每个附加位，以使得其基于至少预定数目的信息位而被生成，其中预定数目等于或大于2。

J*个附加位中的一个附加位可以基于m个信息位；m<K；并且构造部件可以被配置为：在所述码块中紧接在m个信息位中的第一信息位之前，在m个信息位之间，或者紧接在m个信息位之后，布置J*个附加位中的该一个附加位。

构造部件可以包括置换部件，置换部件被配置为置换J个附加位和J*个附加位中的至少两个附加位。

J个附加位可以是检错码，并且J*个附加位可以是辅助位。

生成部件可以是循环冗余校验生成器，并且J个附加位可以是循环冗余校验码。

根据本发明的第二方面，提供了一种方法，该方法包括：如果K个信息位被顺序地输入到包括J个寄存器的生成部件中，则生成J个附加位；在K个信息位中的至少一个信息位已经被输入到生成部件中之后，并且在K个信息位被输入到生成部件中之前，从J个寄存器中取回J*个附加位；构造包括K个信息位、J个附加位和J*个附加位中的每个位的码块，其中K个信息位、J个附加位和J*个附加位中的每个位在码块的相应的预定位置处；对码块进行极化编码。

取回可以包括：在K个信息位中的相应的预定输入数目的信息位被输入到生成部件中之后，从相应的预定寄存器中取回J*个附加位中的每个附加位，其中预定输入数目中的每个预定输入数目小于K。

相应的预定寄存器对于所有的J*个附加位可以是相同的。

相应的预定输入数目对于所有的J*个附加位可以是相同的。

取回可以包括：取回J个附加位和J*个附加位中的每个附加位，以使得其基于至少预定数目的信息位而被生成，其中预定数目等于或大于2。

J*个附加位中的一个附加位可以基于m个信息位；m<K；并且构造可以包括：在码块中紧接在m个信息位中的第一信息位之前，在m个信息位之间，或者紧接在m个信息位之后，布置J*个附加位中的该一个附加位。

构造可以包括：置换J个附加位和J*个附加位中的至少两个附加位。

J个附加位可以是检错码，并且J*个附加位可以是辅助位。

该方法可以是编码的方法。

根据本发明的第三方面，提供了一种包括指令集的计算机程序产品，指令集当在装置上被执行时，被配置为使得装置执行根据第二方面的方法。该计算机程序产品可以被具体化为计算机可读介质或者直接可加载到计算机中。

根据本发明的一些实施例，可以实现以下优点中的至少一个优点：

·仅需要一个检错码生成器；

·无需修改检错码生成器；

·检错码和辅助位的计算可能需要最少量的迭代；

·检错码生成器的设计上的灵活性，以满足进一步的要求(例如，没有由辅助位的生成所引起的对CRC生成器的多项式的选择的限制)。

将理解，上述修改中的任何修改可以单独地或组合地应用到它们所涉及的相应方面，除非它们被明确地陈述为排除替代方式。

附图说明

从结合附图对本发明的优选实施例的以下详细描述来看，进一步的细节、特征、目的和优点是明显的，在附图中：

图1示出了编码单元；

图2示出了本发明的一些实施例中包括的CRC生成器；

图3示出了根据本发明的一些实施例的在变体1中使用的附加位生成器；

图4示出了根据本发明的一些实施例的变体2的附加位生成和放置的原理；

图5示出了根据本发明的一些实施例的在变体3中使用的附加位生成器；

图6示出了根据本发明的一些实施例的变体3的附加位生成和放置的原理；

图7示出了本发明的一些实施例中包括的与x³+x²+1相对应的CRC生成器；

图8示出了本发明的一些实施例中包括的CCITT CRC-16生成器；

图9示出了根据本发明的实施例的装置；

图10示出了根据本发明的实施例的方法；以及

图11示出了根据本发明的实施例的装置。

具体实施方式

在下文中，参考附图来详细描述本发明的某些实施例，其中实施例的特征可以彼此自由地组合，除非另有描述。然而，将明确理解，对某些实施例的描述仅通过示例的方式给出，并且绝不旨在被理解为将本发明限制于所公开的细节。

此外，将理解，装置被配置为执行对应的方法，尽管在一些情况下仅装置或仅方法被描述。

根据本发明的一些实施例，一个CRC生成器被用来生成J个CRC位和用于辅助极化解码目的的J’+J”＝J*个位这两者。在下文中，这些J+J’+J”个位也可以称为“附加位”。J’或J”可以为0。附加位可以用于在极化编码之后的信息位的解码中的检错和纠错。

根据本发明的一些实施例，CRC生成器不仅用于生成J个CRC位，而且还用于生成J’和J”个辅助位。更准确地，J位CRC生成器被用来生成所有的检错位和纠错位(附加位)。这些附加位(包括J个CRC位、J’+J”个辅助位)的一部分是在所有信息位被输入到移位寄存器时从移位寄存器中获得的(与常规CRC生成类似)，并且这些附加位的一部分是从移位寄存器的相应中间值生成的，即当仅信息位的一部分被输入到CRC生成器时。此处，“中间输出”或“中间值”意指：当信息位中的至少一个信息位被输入到CRC生成器中时、并且在信息块的所有信息位被输入到CRC生成器中之前的相应寄存器的值。

本发明的一些实施例中使用的CRC生成器的概念在图2中示出。信息位被顺序地输入到移位寄存器中。在移位寄存器中的一些移位寄存器之间，存在相应的XOR运算符，其中在前的寄存器的值被添加到最后的寄存器的值(反馈)。在移位操作的任何时候，寄存器中的值可以由不同数目的信息位生成，并且这些值取决于XOR运算符的数目和两个XOR运算符之间的连续寄存器。“添加位”意指在这些位上应用XOR运算(即，忽略溢出)。

在下文中，描述该概念的三个变体。

变体1：所有附加位即时被生成，并且不使用置换。

假定极化编码器的子信道索引按照它们的可靠性被排序{q0，q1，q2，…，qk}。索引从高到低指示可靠性。通常，具有高可靠性的子信道是在极化码输入的结尾处的那些子信道，并且不可靠子信道一般在起始处，尽管一些可靠子信道和不可靠子信道可能被交织。要生成的数目J’和J”个辅助位和用于它们的传输的子信道可以通过某种算法或基于规范来获得。稍后给出一些示例。因此，用于J’个辅助位的子信道索引可以是：{IR₀，IR₁，…，IR_J’-1}，并且用于J”个辅助位的索引是{IU₀，IU₁，...，IU_J”-1}，其中IR_i表示可靠子信道，并且IU_i表示不可靠子信道。J个CRC位可以跟随信息位和(可能被交织的)辅助位。

将附加位生成并放置到“正确的”子信道中可以如下进行：子信道一个接一个地被填充，基本上与将信息位输入到CRC生成器中并行。这被称为“即时”。如果将被填充的子信道的子信道索引指示该子信道承载信息位，则在其中填充该信息位。如果将被填充的子信道的子信道索引指示该子信道承载J’类型的辅助位，则取出移位寄存器中的一个移位寄存器的值并且将其填充在相应子信道中。如果将被填充的子信道的子信道索引指示该子信道承载J”类型的辅助位，则取出移位寄存器中的一个移位寄存器的值并且将其填充在相应子信道中。

由于子信道的数目比信息位的数目大附加位的数目，因此在一些实施例中，多于一个子信道被填充而不将另外的信息位输入到CRC生成器中。例如，每次利用附加位来填充子信道时，填充可以进行到下一子信道而不输入另外的信息位。作为另一示例，在每第q信息位之后，2个子信道可以被填充，而不将另外的信息位输入到CRC生成器中。q可以取决于辅助位的数目(J’+J”＝J*)和码块中的信息位的数目。

对于不同的辅助位，用以生成J’+J”＝J*个辅助位的移位寄存器可以不同。这样的寄存器的一个示例是紧接在XOR运算符之后的一个寄存器。另一示例是将不同的寄存器用于后续的辅助位。例如，其中用于后续辅助位的寄存器是紧接在前一寄存器之后的下一寄存器。如果需要，这可以按照循环方式进行。另一示例是固定移位寄存器(例如，第一移位寄存器)用于生成所有辅助位。当选择用于生成辅助位的寄存器时，应当避免信息的重复，也即，辅助位中的每个辅助位应当基于信息位的不同组合。因此，在最后的示例(固定移位寄存器)中，至少一个信息位应当在两个辅助位之间被输入到CRC寄存器中。

当所有信息位被传递到CRC生成器中时，移位寄存器的值可以被视为J个CRC位。

在一些实施例中，如果CRC位与信息位交织，则J个CRC位的部分或全部可以类似地即时生成。也就是说，J个CRC的部分或全部可以不作为当所有信息位被输入时的移位寄存器的最终值而被获得。这对满足提前终止要求可能非常有用。在这种情况下，当所有信息位被输入到CRC寄存器中时，J’+J”＝J*个辅助位的部分或全部可以被获得。

图3示出了变体1的CRC生成器如何生成J个CRC位、J’个辅助位和J”个辅助位。

变体2：所有附加位利用简单置换即时生成。

变体2基于变体1。如图4中示出的，辅助位仅在B个信息位(B＞0)被输入到CRC生成器中之后被生成。辅助位通过查找子信道索引而以与变体1中相同的方式被生成。并且然后，在总共存在K个信息位将被传输的情况下，前B个信息位在K-B个信息位之后被传输。CRC位或CRC位的一部分在前B个信息位之后被传输。

该变体的益处是，辅助位在移位寄存器具有足够的反馈时被生成。也即，每个XOR运算都产生反馈，并且因此移位寄存器中的一些移位寄存器的值是多个信息位的二进制和。当有足够的反馈时，一个辅助位可以联系到多个信息位，而提供更好的纠错和检错能力。

变体3：所有附加位利用真实置换即时生成。

在变体3中，类似于变体1和变体2，J’和J”个辅助位以及CRC位均由CRC生成器来生成。然后，置换被执行以实现更好的灵活性(参见图5)。如图6中示出的，第一行和第二行基于K个信息位、J’+J”＝J*个辅助位和J个CRC位即时被生成，其中J*个辅助位可以交织在信息位之间，并且J个CRC位被附加。然后，该位序列被置换。例如，如图6的第三行中示出的，J个CRC位中的一些CRC位也交织在信息位中。因此，仅Jx(Jx<J)个CRC位被附加。

通过置换，另外的操作和特征可以被支持：

·一些/所有CRC位可以向前被传输以更好地支持提前终止。

·与特定CRC位相关的信息位可以向前被传输，从而校验可以提前针对该CRC位被执行。

·在可靠子信道上传输的J’个辅助位的相关信息位可以被放置在可靠子信道或不可靠子信道上，以在检错和纠错方面实现更好的性能。如果用于检错，则发现将这些辅助位放置在可靠子信道上可以实现更好的性能。

·在不可靠子信道上传输的J”个辅助位的相关信息位可以被放置在可靠子信道或不可靠子信道上，以在检错和纠错方面实现更好的性能。如果用于纠错，则发现将这些辅助位放置在不可靠子信道上可以实现更好的性能。

·也有可能只是将相关信息位放置在辅助位之前。

该变体的更好的灵活性还包括：相关信息位的数目与辅助位的数目的比率是可控制的。与辅助位相关的信息位的最大数目由所执行的反馈的数目来确定。原因是，当输入的信息位的数目超过移位寄存器的数目时，所提到的反馈发生。因此，利用该方案，只要还有待处理的信息位，基于要生成的辅助位的任意数目的经加和的信息位就可以被获得。基于移位寄存器的CRC生成器的示例可以在图2中找到。

还有可能的是，辅助位由多个移位寄存器同时获得。当存在K₁、K₂、……、K_J’个信息位被输入到CRC生成器中时，其中K₁、K₂、……、K_J’是>＝0的整数，或者与信息块大小成比例的值。特定寄存器的一个示例是紧接在XOR运算符之后的寄存器。寄存器和K₁、K₂、……、K_j’值被选择以避免辅助位的重复。也即，两个辅助位不应当基于信息位的相同组合。

作为示例，辅助位可以被选择以使得XOR操作中涉及的信息位的数目超过特定阈值。作为另一示例，辅助位可以从前J’或J”个移位寄存器取出，或者从具有XOR操作中涉及的最大数目信息位的寄存器开始的这些寄存器取出。

接收器可以使用与CRC生成器相对应的CRC检测器。当解码的信息位被输入它时，相同的辅助位将被生成。在极化解码中，接收器可以将所接收的(多个)辅助位与本地生成的(多个)位进行比较，以检查路径是否正确。未通过CRC位校验的路径将被给予任何实数的惩罚。例如，惩罚值可以是{1 3 5 15,∞}。惩罚是用于更改路径量度的值。惩罚越高，路径被认为越不可靠。在特定的解码步骤中。惩罚可以被给予该对应值以减少其路径度量。具有较低路径度量的路径在解码期间更容易被丢弃。

上文提到的操作和参数可以由发射器和接收器两者已知(例如，在3GPP规范中定义)，或者它们也可以通过信令(例如，RRC信令)来配置，从而它们由发射器和接收器已知。

J的示例对于下行链路是16(16位CRC)，并且对于上行链路是8(8位CRC)。J’可以是3(可靠信道上的3个辅助位)，并且J”可以是2(不可靠信道上的2位)。

在后文中，更详细地解释本发明的两个实施例。

实施例1：

如图2中示出的，在该实施例中，与x³+x²+1相对应的CRC生成器被使用。存在三个寄存器，由R1、R2和R3表示。存在两个XOR运算符，由X1和X2表示。

假定信息位[b_n-1,b_n-2,...,b₂,b₁,b₀]将被处理。此外，信息位基于其索引的升序逐一被发送到CRC生成器中。

在该实施例中，3个辅助位将被生成。对于其他数目的辅助位，可以使用类似的方法。

一种生成3个辅助位的方案是基于输入信息位的数目。当4、6和8个信息位分别被输入时，辅助位作为第一寄存器R1的值被获得。

当4个信息位b₀至b₃被输入时，第一寄存器具有值c₀＝b₀+b₃，其是第一辅助位。

当6个信息位b₀至b₅被输入时，第一寄存器具有值c₁＝b₀+b₁+b₂+b₅，其是第二辅助位。

当8个信息位b₀至b₇被输入时，第一寄存器具有值c₂＝b₀₊b₂+b₃+b₄+b₇，其是第三辅助位。

作为替代方式，当K个信息位被输入时(例如，K＝8)，3个辅助位可以从三个寄存器中获得。那么，三个辅助位是：

c₀＝b₀+b₂+b₃+b₄+b₇(当8个信息位b₀至b₇被输入时，第一寄存器R1的值)

c₁＝b₁+b₂+b₃+b₆(当8个信息位b₀至b₇被输入时，第二寄存器R2的值)

c₂＝b₁+b₃+b₄+b₅(当8个信息位b₀至b₇被输入时，第三寄存器R3的值)

实施例2：

在该实施例中，图3中示出的CCITT CRC-16生成器被使用。它包括由R0-R15表示的16个寄存器和三个XOR运算符。

信息位[b_n-1,b_n-2,...,b₂,b₁,b₀]将被处理。信息位基于其索引的升序逐一被发送到CRC生成器中。

当所有n个信息位都被输入到生成器中时，16个CRC位通过取出寄存器值被获得。在该实施例中，辅助位的数目J’＝4。当18、19、20、21个信息位分别被输入到CRC生成器中时，辅助位通过取出寄存器R5的值而被获得。那么，四个辅助位是：

c₀＝b₁+b₁₇+b₁₂

c₁＝b₂+b₁₈+b₁₃

c₂＝b₃+b₁₉+b₁₄

c₃＝b₄+b₂₀+b₁₅

在该实施例中，辅助位在置换之后被传输，以使得它们跟随它们对应的信息位。因此，传输序列可以是：

[b₁ b₁₇ b₁₂ c₀ b₂ b₁₈ b₁₃ c₁ b₃ b₁₉ b₁₄ c₂ b₄ b₂₀ b₁₅ c₃]，其中位从左向右被传输。

图4示出了根据本发明的实施例的装置。该装置可以是eNodeB或UE或其元件的编码单元。图5示出了根据本发明的实施例的方法。根据图4的装置可以执行图5的方法，但是不限于该方法。图5的方法可以由图4的装置执行，但是不限于由该装置执行。

该装置包括生成部件10、取回部件20、构造部件30和编码部件40。生成部件10、取回部件20、构造部件30和编码部件40中的每个部件可以分别是生成处理器、取回处理器、构造处理器和编码处理器。生成部件10、取回部件20、构造部件30和编码部件40中的每个部件可以分别是生成器、取回器、构造器和编码器。

生成部件10包括J个寄存器。它可以由J个寄存器构成。如果K个信息位被顺序地输入到生成部件10中，则生成部件10生成J个位的J个附加位(例如，检错码，诸如CRC码)(S10)。K个信息位可以被表示为信息块。J是自然数(J＝1或2或3…)。

在K个信息位中的至少一个信息位已经被输入到生成部件10中之后，并且在K个信息位被输入到生成部件10中之前，取回部件20从J个寄存器中取回J*个附加位(S20)。也就是说，取回部件20取回J*个附加位作为寄存器的中间值。J*是自然数(J’＝1或2或3…)。J*可以是预定的。例如，J*个附加位可以是辅助位，J’个位用于可靠子信道，并且J”个位用于不可靠子信道，其中J*＝J’+J”。

构造部件30构造码块，码块包括以下中的每个位：K个信息位、在K个信息位被输入到生成部件10中的情况下由生成部件10生成的J个附加位、以及由取回部件20取回的J*个附加位(S30)。构造部件30构造码块，以使得K个信息位、J个附加位和J*个附加位中的每个位在码块的相应的预定位置处。码块可以由K个信息位、J个附加位和J*个附加位构成。

图6示出了根据本发明的实施例的装置。该装置包括至少一个处理器410、包括计算机程序代码的至少一个存储器420，并且至少一个处理器410，与至少一个存储器420和计算机程序代码一起，被布置为使得该装置至少执行至少根据图5的方法。

本发明的一些实施例可以在3GPP设备中被采用，例如，在其编码单元中被采用。然而，本发明的实施例不限于3GPP设备。它们可以在极化编码被采用的任何种类的设备中被采用。

本发明的一些实施例可以使用不同于CRC的另一检错码，如果该检错码可以生成中间值的话。例如，具有汉明距离t的任何块代码都可以检测t-1个错误。一种示例是汉明码。

一条信息可以在一个或多个消息中从一个实体传输到另一实体。这些消息中的每个消息可以包括更多(不同)条的信息。

网络元件、协议和方法的名称基于当前标准。在其他版本或其他技术中，这些网络元件和/或协议和/或方法的名称可以不同，只要它们提供对应的功能。

消息和信息元素的格式不限于附图中的一些附图中所示出的那些格式。这些格式仅被视为示例。

如果没有另外陈述或者从上下文另外变得清楚，则两个实体不同的这一陈述意指它们执行不同的功能。其不一定意指它们基于不同的硬件。也就是说，本描述中描述的实体中的每个实体可以基于不同的硬件，或者实体中的一些或全部实体可以基于相同的硬件。其不一定意指它们基于不同的软件。也就是说，本描述中描述的实体中的每个实体可以基于不同的软件，或者实体中的一些或全部实体可以基于相同的软件。本描述中描述的实体中的每个实体可以被具体化在云中。

根据以上描述，应当因此明显的是，本发明的示例实施例提供了例如基站(诸如，eNodeB)、或者其组件(诸如TX路径或编码单元)、或者终端(诸如用户设备或MTC设备)、或者其组件(诸如TX路径或编码单元)、具体化上述各项的装置、用于控制和/或操作上述各项的方法、以及控制和/或操作上述各项的(多个)计算机程序、以及承载(多个)这样的计算机程序并且形成(多个)计算机程序产品的介质。

上文描述的框、装置、系统、技术或方法中的任何一项的实施方式，作为非限制性示例，包括：作为硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其他计算设备、或其某种组合的实施方式。

将理解，上文描述的内容是目前被认为是本发明的优选实施例的内容。然而，应当注意，对优选实施例的描述仅通过示例的方式给出，并且不脱离由所附权利要求限定的本发明的范围，可以进行各种修改。

Claims

1.一种用于检错码的装置，包括：

生成部件，包括J个寄存器并且被配置为：如果K个信息位被顺序地输入到所述生成部件中，则生成J个附加位；

取回部件，被配置为：在所述K个信息位中的至少一个信息位已经被输入到所述生成部件中之后，并且在所述K个信息位被输入到所述生成部件中之前，从所述J个寄存器中取回J*个附加位，其中所述取回部件被配置为：在所述K个信息位中的相应的预定输入数目的信息位被输入到所述生成部件中之后，从相应的预定寄存器中取回所述J*个附加位中的每个附加位，其中所述预定输入数目中的每个预定输入数目小于K；

构造部件，被配置为：构造包括所述K个信息位、所述J个附加位和所述J*个附加位中的每个位的码块，其中所述K个信息位、所述J个附加位和所述J*个附加位中的每个位在所述码块的相应的预定位置处；

编码部件，被配置为：对所述码块进行极化编码。

2.根据权利要求1所述的装置，其中所述相应的预定寄存器对于所有的所述J*个附加位是相同的。

3.根据权利要求1所述的装置，其中所述相应的预定输入数目对于所有的所述J*个附加位是相同的。

4.根据权利要求1至3中任一项所述的装置，其中所述J个附加位和所述J*个附加位中的每个附加位基于所述K个信息位的不同子集。

5.根据权利要求1至3中任一项所述的装置，其中：

所述取回部件被配置为：取回所述J个附加位和所述J*个附加位中的每个附加位，以使得其基于至少预定数目的信息位而被生成，其中所述预定数目等于或大于2。

6.根据权利要求1至3中任一项所述的装置，其中：

所述J*个附加位中的一个附加位基于m个信息位；

m<K；并且

所述构造部件被配置为：在所述码块中紧接在所述m个信息位中的第一信息位之前，在所述m个信息位之间，或者紧接在所述m个信息位之后，布置所述J*个附加位中的所述一个附加位。

7.根据权利要求1至3中任一项所述的装置，其中所述构造部件包括：

置换部件，被配置为：置换所述J个附加位和所述J*个附加位中的至少两个附加位。

8.根据权利要求1至3中任一项所述的装置，其中所述J个附加位是检错码，并且所述J*个附加位是辅助位。

9.根据权利要求1至3中任一项所述的装置，其中所述生成部件是循环冗余校验生成器，并且所述J个附加位是循环冗余校验码。

10.一种用于检错码的方法，包括：

如果K个信息位被顺序地输入到包括J个寄存器的生成部件中，则生成J个附加位；

在所述K个信息位中的至少一个信息位已经被输入到所述生成部件中之后，并且在所述K个信息位被输入到所述生成部件中之前，从所述J个寄存器中取回J*个附加位，其中所述取回包括：在所述K个信息位中的相应的预定输入数目的信息位被输入到所述生成部件中之后，从相应的预定寄存器中取回所述J*个附加位中的每个附加位，其中所述预定输入数目中的每个预定输入数目小于K；

构造包括所述K个信息位、所述J个附加位和所述J*个附加位中的每个位的码块，其中所述K个信息位、所述J个附加位和所述J*个附加位中的每个位在所述码块的相应的预定位置处；

对所述码块进行极化编码。

11.根据权利要求10所述的方法，其中所述相应的预定寄存器对于所有的所述J*个附加位是相同的。

12.根据权利要求10所述的方法，其中所述相应的预定输入数目对于所有的所述J*个附加位是相同的。

13.根据权利要求10至12中任一项所述的方法，其中所述J个附加位和所述J*个附加位中的每个附加位基于所述K个信息位的不同子集。

14.根据权利要求10至12中任一项所述的方法，其中：

所述取回包括：取回所述J个附加位和所述J*个附加位中的每个附加位，以使得其基于至少预定数目的信息位而被生成，其中所述预定数目等于或大于2。

15.根据权利要求10至12中任一项所述的方法，其中：

所述J*个附加位中的一个附加位基于m个信息位；

m<K；并且

所述构造包括：在所述码块中紧接在所述m个信息位中的第一信息位之前，在所述m个信息位之间，或者紧接在所述m个信息位之后，布置所述J*个附加位中的所述一个附加位。

16.根据权利要求10至12中任一项所述的方法，其中所述构造包括：置换所述J个附加位和所述J*个附加位中的至少两个附加位。

17.根据权利要求10至12中任一项所述的方法，其中所述J个附加位是检错码，并且所述J*个附加位是辅助位。

18.根据权利要求10至12中任一项所述的方法，其中所述生成部件是循环冗余校验生成器，并且所述J个附加位是循环冗余校验码。

19.一种包括指令集的计算机可读介质，所述指令集当在装置上被执行时，被配置为使得所述装置执行根据权利要求10至18中任一项所述的方法。