CN110598406B - 一种数据保护方法及计算装置 - Google Patents
一种数据保护方法及计算装置 Download PDFInfo
- Publication number
- CN110598406B CN110598406B CN201810599754.1A CN201810599754A CN110598406B CN 110598406 B CN110598406 B CN 110598406B CN 201810599754 A CN201810599754 A CN 201810599754A CN 110598406 B CN110598406 B CN 110598406B
- Authority
- CN
- China
- Prior art keywords
- stack
- data
- field information
- instruction
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
- G06F21/562—Static detection
- G06F21/563—Static detection by source code analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
- G06F21/566—Dynamic detection, i.e. detection performed at run-time, e.g. emulation, suspicious activities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/604—Tools and structures for managing or administering access control systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/034—Test or assess a computer or a system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Virology (AREA)
- Automation & Control Theory (AREA)
- Databases & Information Systems (AREA)
- Executing Machine-Instructions (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种CPU访问的特定数据的保护方法,涉及信息技术,特别是信息安全领域,特别涉及一种转移指令返回地址的保护方法,所述方法采用现场信息栈保存调用、中断等需要现场保护的操作产生的数据;增设ass寄存器和aesp寄存器,分别用于保存现场信息栈的段选择子和现场信息栈的栈顶指针;增设pushadr和popadr指令,其中pushadr指令用于向现场信息栈内压入一个地址,aesp自动指向新的栈顶;popadr指令用于从现场信息栈内弹出一个地址,aesp自动指向新的栈顶。应用本发明提供的方案,可以防止由于函数调用的返回值或中断返回的地址值被覆盖,而在程序中产生新的执行序,进而产生攻击。
Description
技术领域
本申请涉及信息技术领域,特别涉及一种数据保护技术,尤其涉及一种CPU访问的特定数据或CPU自动在内存中保存数据,防止数据被篡改的技术,特别是一种涉及返回地址的保护技术。
背景技术
现有技术中,函数调用指令会将调用完成后需要返回的地址压入栈中,使得函数调用完成后还能回到原来的执行序中。一种攻击手段就是通过栈溢出等方式,将压入栈中的函数地址覆盖,写入别的地址,这样代码在返回的时候就会跳转到攻击程序写入的地址,攻击程序就达到了更改程序执行序的目的。
除函数调用外,在中断、进程切换等操作中,也会将包括返回地址在内的信息写入栈中,如果被攻击程序改写返回地址,一样会导致执行序发生改变。
本发明的目的是使需要保存的返回现场的信息不再保存在栈中,转而保存在独立的存储区中,避免与其它数据混存,并使其它程序、指令无法修改保存的信息,从而保证这些信息的正确性。这样攻击程序就无法通过更改返回地址的方式更改执行序。
发明内容
针对现有技术中攻击者可以通过修改保存在栈中的返回地址,引发有利于攻击的执行序,进而获得超越授权的问题,本发明公开了一种防止产生新的执行序的方法,防止产生非设计意图之外执行序的技术。
优选的,通过对转移指令的返回地址进行保护,防止产生新的执行序。
本发明公开了一种数据保护方法,其特征在于,包括:
A.设立独立存储区;
B.当CPU需要保存当前状态信息时,将需要保存的数据写入所述独立存储区;
C.当CPU需要取出所述保存的数据时,从所述独立存储区中取出数据。
所述A步骤中独立存储区仅用于存储与转移指令或中断的现场保护相关的数据;在功能或空间上,此存储区与已经被分配用于存储代码、全局数据、栈数据的页面独立。
所述CPU需要保存当前状态信息时包括函数调用或发生中断时;所述CPU需要取出所述保存的数据时包括函数调用或中断返回时。
所述独立存储区可以选择在内存或其他CPU可寻址的具备存储功能的区域中设置。
优选的,所述独立存储区在内存中以栈的方式设置。
优选的,所属存储区用于保存调用、中断等需要现场保护的操作产生的数据,以下简称为现场信息栈。为了区别原有的栈,将原有栈称为数据栈,用于保存局部变量、参数等数据。现场信息栈与数据栈同时存在。
为了兼容性,所述数据栈上也可同样存储返回地址或将该位置置空保留,但不做任何用途,现场信息栈存储的返回地址才是有效的CPU实际进行跳转的目标。
所述现场信息栈,其特征在于:增设ass寄存器和aesp寄存器,分别用于保存现场信息栈的段选择子和现场信息栈的栈顶指针。
优选的,数据栈可用系统中现有的栈实现。
所述步骤B进一步包括:将需要保存的数据压入现场信息栈时,aesp寄存器的值自动递减,递减值为写入数据的长度总和;所述步骤C进一步包括:从所述现场信息栈中弹出数据时,aesp寄存器的值自动累加,累加值为弹出数据的长度总和;
所述独立存储区是指现场信息栈。
进一步的,增设pushadr和popadr指令,其中pushadr指令用于向现场信息栈内压入一个数据,aesp自动指向新的栈顶;popadr指令用于从现场信息栈内弹出一个数据,aesp自动指向新的栈顶。
进一步的,对调用指令进行修改,修改后的调用指令将返回地址压入现场信息栈,并修改aesp的值,参数和局部变量保存在数据栈。
优选的,为了更好的兼容现有的程序,修改后的调用指令将返回地址压入现场信息栈,并修改aesp的值,参数、局部变量和返回地址保存在数据栈,进一步的,对普通返回指令进行修改,修改后的普通返回指令从现场信息栈弹出返回地址,并修改aesp的值。对中断返回指令进行修改,修改后的中断返回指令从现场信息栈弹出中断现场保存数据,并修改aesp的值。
当由于发生中断而导致CPU需要保存当前状态信息时,将需要保存的数据写入现场信息栈的步骤包括:
比较将要执行的处理例程特权级与当前特权级,若将要执行的处理例程的特权级小于当前特权级,执行步骤B1.1,若相同,执行步骤B1.2;
步骤B1.1进一步包括:
处理器从当前任务的任务状态管理结构中获得数据栈和现场信息栈的管控信息,并据此把中断例程的状态信息压入现场信息栈,把其余信息压入数据栈。
例如,在IA-32体系结构中,通过步骤a、b、c予以实现:
a.处理器从当前任务的tss中获得数据栈和现场信息栈的段选择子和栈指针。依次把中断例程的数据栈和现场信息栈的栈段选择子和栈指针压入新的现场信息栈,即ss0,esp0和ass0,aesp0;
b.处理器随后把EFLAGS寄存器、CS寄存器、EIP寄存器的当前值保存进新现场信息栈中;
c.如果异常同时产生了一个错误码,则把它压入数据栈中。
步骤B1.2进一步包括:
处理器把中断例程的状态信息压入当前现场信息栈,把其余信息压入当前数据栈。
例如,在IA-32体系结构中,通过步骤d、e予以实现:
d.处理器在当前现场信息栈中保存当前EFLAGS寄存器、CS寄存器和EIP寄存器的值;
e.如果异常的错误码需要保存,则把它保存在当前的数据栈中。
当由于中断返回而导致CPU需要取出所述保存的数据时,需要把状态信息从现场信息栈中取出,并用它恢复中断现场。
例如,在IA-32体系结构中,通过如下方式实现:
当由于中断返回而导致CPU需要取出所述保存的数据时,从所述现场信息栈取出数据的步骤包括:
对中断返回指令进行修改:
如果在写入现场信息栈时选择执行步骤B1.1,则在步骤C中执行步骤C1,具体包括:
把新现场信息栈中保存的EFLAGS寄存器、CS寄存器、EIP寄存器的值,回传给EFLAGS寄存器、CS寄存器、EIP寄存器,把新现场信息栈中保存的ss0,esp0的值,回传给ss寄存器和esp寄存器,保存的ass0,aesp0的值,回传给ass寄存器和aesp寄存器;
如果在写入现场信息栈时选择执行步骤B1.2,则在步骤C中执行步骤C2,具体包括:
把新现场信息栈中保存的EFLAGS寄存器、CS寄存器、EIP寄存器的值,回传给EFLAGS寄存器、CS寄存器、EIP寄存器。
当发生调用门而导致需要在栈中存取关键数据时,执行步骤B2,具体步骤包括:
a.每个特权级对应有两个栈,一个是数据栈,用于保存局部数据、传参;一个是本设计新增的现场信息栈,用于保存CPU执行某个操作需要压入的数据,如返回地址等。使用目标代码段的DPL(也就是新的CPL,0)从TSS中分别找到对应的数据栈和现场信息栈的指针,即ss0,esp0和ass0,aesp0。
b.从当前TSS中读取将要切换到的数据栈的段选择子和栈指针,即ss0和esp0;以及现场信息栈的段选择子和现场信息栈指针,即ass0和aesp0。
c.暂时保存当前SS寄存器和ESP寄存器的值。将数据栈的段选择子和栈指针载入SS寄存器和ESP寄存器。将暂时保存的SS寄存器和ESP寄存器的值(调用例程的)压入新现场信息栈。暂时保存当前ASS寄存器和EASP寄存器的值。将现场信息栈的段选择子和栈指针载入ASS寄存器和EASP寄存器。将暂时保存的ASS寄存器和EASP寄存器的值(调用例程的)压入新现场信息栈。
d.将调用门的参数计数域所指定个数的参数从调用例程的数据栈拷贝到新数据栈。如果参数个数域为0,则一个参数也不拷贝。
e.将返回指令指针(当前CS寄存器和EIP寄存器)压入新现场信息栈。
f.从调用门中将新代码段的段选择子和新指令指针分别载入CS寄存器和EIP寄存器,然后开始执行被调例程。
进一步的,为提升效率,本发明还设计一种新的页面属性,作为选择性只读页面,当CPU通过上述方式保存和获取数据时,不受只读限制,可以向该存储区正常写入数据,包括:压栈、出栈,而其他普通指令访问该存储区时效果如同访问到只读页面。
所述步骤A中设立的独立存储区对应的页面可以受到条件性只读保护,所述条件性只读保护是指对于一组专用于对该页面进行写入和读取的指令,这组指令对该页面的访问可以不受只读限制;而其他指令只能按照只读属性访问该页面。
不受只读限制的具体指令或动作包括调用指令、pushadr指令、popadr指令、普通返回指令、中断返回指令、执行调用门、中断门时写入要保存的信息。
所述的条件性只读保护包括使现有的数据传输指令、运算指令等能够直接改变内存数值的指令在访问该存储区时,该存储区受到只读保护;
优选的,选择性只读的一种实现方式是:
在一个专用寄存器或标志寄存器中设置选择只读位,表示当前CPU是否正在合法向现场信息栈写入数据;同时在TLB原有的“读写、只读、指令”等几项独立的列的基础上,再加入一种“选择性只读”标记,TLB访问此类页面时,判断上述标志寄存器中的备份位是否为1,如为1可改写,如不为1则报出异常。
一种安全CPU,其特征在于:增设专用寄存器,用于管控现场信息栈,例如在在IA-32体系结构中,新增ass,aesp寄存器,分别用于保存现场信息栈的段选择子和现场信息栈的栈顶指针;所述现场信息栈用于存储返回地址。
进一步的,增设pushadr和popadr指令,其中pushadr指令用于向现场信息栈内压入一个数据,aesp自动指向新的栈顶;popadr指令用于从现场信息栈内弹出一个地址,aesp自动指向新的栈顶。
进一步的,对调用指令进行修改,修改后的调用指令将返回地址压入现场信息栈,参数和局部变量保存在数据栈,并修改aesp的值。
进一步的,对普通返回指令进行修改,修改后的普通返回指令从现场信息栈弹出返回地址,并修改aesp的值。
进一步的,中断发生时,将返回现场的信息压入现场信息栈,并修改aesp的值。
进一步的,中断返回时,从现场信息栈中弹出中断发生时压入的数据,并修改aesp的值。
进一步的,在一个专用寄存器或标志寄存器中设置选择只读位,表示当前CPU是否正在合法向现场信息栈写入数据;同时在TLB原有的“读写、只读、指令”等几项独立的列的基础上,再加入一种“选择性只读”标记,TLB访问此类页面时,判断上述标志寄存器中的备份位是否为1,如为1可改写,如不为1则报出异常。
进一步的,将需要保存的数据压入现场信息栈,aesp寄存器的值自动递减,递减值为写入数据的长度总和;
从所述现场信息栈中弹出数据时,aesp寄存器的值自动累加,累加值为弹出数据的长度总和。
本发明的技术方案可以实现以下技术效果:
本发明可以防止由于函数调用的返回值或中断返回的地址值被覆盖,而在程序中产生新的执行序,进而产生攻击。
进一步的,本发明可以防止中断产生时的状态信息被覆盖而导致中断返回后程序执行混乱。
在现有体系下,只读页面可以保证其中的数据不被覆盖,但往只读页中写入数据,需要先将页属性设置为可读可写,写入之后再设置为只读,在此过程中,需要刷新页缓存,会带来程序执行效率大幅降低,本发明通过建立选择性只读页,可以实现,即保证被保护数据不被覆盖,由不需要频繁刷新也缓存而导致执行效率降低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1:现场信息栈与数据栈
图2:指令执行效果示意图
图3:call指令执行示意图
图4:ret指令执行示意图
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下结合具体实施例做进一步的详细说明。
为了解决现有技术中的缺陷,提高包括操作系统在内的软件的安全性,本发明提出了一种CPU访问的特定数据的保护方法,特别是一种防止调用指令返回地址数据和/或中断返回信息和/或进程切换现场信息被修改的方法。
一种数据保护方法,包括:
A.设立独立存储区;
B.当CPU需要保存当前状态信息时,将需要保存的数据写入所述独立存储区;
C.当CPU需要取出所述保存的数据时,从所述独立存储区中取出数据。
进一步的,所述A步骤中独立存储区仅用于存储与非顺序执行直接相关的数据;在功能或空间上,此存储区与已经被分配用于存储代码、全局数据、栈数据的页面独立。
所述非顺序执行包括:函数调用、中断、进程切换。
所述CPU需要保存当前状态信息时包括函数调用和/或发生中断和/或进程切换时;所述CPU需要取出所述保存的数据时包括函数返回和/或中断返回和/或进程切换时。
所述独立存储区可以选择在内存中设置,也可以选择在其他CPU可寻址的具备存储功能的区域中设置。
优选的,可以选择在内存中以栈的方式设置该独立存储区。
图1展示了一种具体的实施方式。现代CPU体系架构中普遍存在特权级,其中,操作系统通常运行在0特权级,自然的,系统调用对应的代码和中断响应程序作为操作系统的一部分也通常运行在0特权级,应用程序通常运行在3特权级。本实施例中,操作系统代码运行在0特权级,应用程序代码运行在3特权级。
现有系统中,每个任务的每个特权级有一个独立的栈,通常用于保存参数和局部数据,函数的返回地址也存于其中。本发明中也同样包含具备类似功能的栈,称之为数据栈,如图1中左侧所示,其中,0特权级和3特权级各有一个对应的数据栈,在其上存储局部变量、函数调用参数和函数返回地址等内容。特别的,为了独立存储函数的返回地址,本发明还为每个任务的每个特权级在内存中再设立一个栈,用于存储返回地址。可以将该专门用于保存返回地址的栈称为现场信息栈,如图1右侧所示。所述现场信息栈在由操作系统在任务或进程创建时进行分配。当函数返回时,CPU会从现场信息栈,而不是数据栈中取出函数返回地址,作为有效的传递给EIP寄存器。
优选的,考虑对现有系统的兼容,开发便利等因素,可以选择仍然将返回地址同时在数据栈中存储一份,使数据栈与现有的栈操作没有任何区别。但存储于数据栈的返回地址将不做任何用途,现场信息栈的返回地址才是有效的CPU实际进行跳转的目标。
优选的,为了使该现场信息栈能够区别于现有技术中的数据栈,可以选择增设两个寄存器用于保存现场信息栈的段选择子和现场信息栈的栈顶指针:
ass:保存现场信息栈的段选择子;
aesp:保存现场信息栈的栈顶地址值。
所述步骤B进一步包括:
设置一个寄存器aesp,将需要保存的数据写入所述独立存储区时,aesp寄存器的值自动递减,递减值为写入数据的长度总和;
所述步骤C进一步包括:
从所述独立存储区中取出数据时,aesp寄存器的值自动累加,累加值为弹出数据的长度总和。
进一步的,还可以对CPU的指令进行如下改进。
1)增设指令
指令:pushADR src
指令:popADR dst
pushADR指令用于向现场信息栈内压入一个数据,aesp自动指向新的栈顶。
popADR指令用于从现场信息栈内弹出一个地址,aesp自动指向新的栈顶。
上述两条指令是操作现场信息栈的基础指令,其与push指令和pop指令的功能非常类似。
作为一种具体的实施方式,如图2所示,本实施例中,push与pop操作的是数据栈,伴随发生改变的栈顶指针是esp,其中,push指令执行时,esp寄存器的值自动递减,对应的,pop指令执行时,esp寄存器的值自动累加。pushadr与popadr指令操作的是现场信息栈,伴随发生改变的栈顶指针是aesp,其中,pushadr指令执行时,aesp寄存器的值自动递减,对应的,popadr指令执行时,aesp寄存器的值自动累加。
2)修改指令
修改了调用指令,现有系统的call指令,功能如下:
指令:call dst
段内直接:push(eip)(eip)<-(eip)+D32 //eip+D32即为dst
段内间接:push(eip)(eip)<-(ea)
段间直接:push(cs)push(eip)(eip)<-dst指定的偏移地址
(CS)<-dst指定的段地址。
如图3上部所示,现有技术中,call指令会向栈中压入局部变量、参数和返回地址,esp寄存器相应根据压入数据的大小递减。
本发明修改后的调用指令,功能如下:
指令:call dst
段内直接:pushadr(eip)(eip)<-(eip)+D32
段内间接:pushadr(eip)(eip)<-(ea)
段间直接:pushadr(cs)pushadr(eip)(eip)<-dst指定的偏移地址
(CS)<-dst指定的段地址。
如图3下部所示,区别于现有系统中原有的call指令,本发明中经过修改的调用指令将返回地址压入现场信息栈,参数和局部变量保存在数据栈。
优选的,出于兼容性等考虑,可以选择仍然将返回地址在数据栈中存储一份,相应的,经过修改的调用指令将返回地址压入现场信息栈,参数、局部变量和返回地址保存在数据栈。
与调用指令的修改相对应,还需要修改普通返回指令。
现有ret指令,功能如下:
段内:(IP)<-pop()
段间:(IP)<-pop()(cs)<-pop()
ret exp指令,功能如下:
指令:ret exp
段内:(IP)<-pop()(esp)<-(esp)+D16
段间:(IP)<-pop()
(cs)<-pop()
(esp)<-(esp)+D16
如图4上部所示,ret指令根据esp从栈中自动弹出返回地址,并修改esp的值。
改造之后的普通返回指令,功能如下:
段内:(IP)<-popADR()
段间:(IP)<-popADR()(cs)<-popADR()
ret exp指令,功能如下:
指令:ret exp
段内:(IP)<-popADR()(esp)<-(esp)+D16
段间:(IP)<-popADR()
(cs)<-popadr()
(esp)<-(esp)+D16
如图4下部所示,改造后的普通返回指令从现场信息栈中弹出返回地址,并修改aesp的值。
进一步的,中断和其对应的返回也会导致CPU在栈中存取数据,这些数据同样存在被攻击的风险。
在一个具体的实施例中,发生中断时,需要保存的信息也保存在现场信息栈。优选的,可通过如下方式实现:
步骤B中,发生中断时,执行步骤B1,具体包括:
B1.比较将要执行的处理例程特权级与当前特权级,若将要执行的处理例程的特权级小于当前特权级,执行步骤B1.1,若相同,执行步骤B1.2;
步骤B1.1进一步包括:
a.处理器从当前任务的tss中获得数据栈和现场信息栈的段选择子和栈指针。依次把中断例程的数据栈和现场信息栈的栈段选择子和栈指针压入新的现场信息栈,即ss0,esp0和ass0,aesp0;
b.处理器随后把EFLAGS寄存器、CS寄存器、EIP寄存器的当前值保存进新现场信息栈中;
c.如果异常同时产生了一个错误码,则把它压入数据栈中。
步骤B1.2进一步包括:
d.处理器在当前现场信息栈中保存当前EFLAGS寄存器、CS寄存器和EIP寄存器的值;
e.如果异常的错误码需要保存,则把它保存在当前的数据栈中。
相应的,中断返回也需要进行对应的修改,步骤C进一步包括:
如果在步骤B1中,选择执行步骤B1.1,则在步骤C中执行步骤C1,进一步包括:
把新现场信息栈中保存的EFLAGS寄存器、CS寄存器、EIP寄存器的值,回传给EFLAGS寄存器、CS寄存器、EIP寄存器,把新现场信息栈中保存的ss0,esp0的值,回传给ss寄存器和esp寄存器,保存的ass0,aesp0的值,回传给ass寄存器和aesp寄存器。
如果在步骤B1中,选择执行步骤B1.2,则在步骤C中执行步骤C2,进一步包括:
把新现场信息栈中保存的EFLAGS寄存器、CS寄存器、EIP寄存器的值,回传给EFLAGS寄存器、CS寄存器、EIP寄存器。
一个关于调用门的实施例:
特别的,对于Intel体系而言,还有一些其他机制也会导致需要在栈中存取关键数据,例如,调用门。本发明也可以对上述机制提出相应的改进,具体包括:
1.每个特权级对应有两个栈,一个是数据栈,用于保存局部数据、传参;一个是本设计新增的现场信息栈,用于保存CPU执行某个操作需要压入的数据,如返回地址等。使用目标代码段的DPL(也就是新的CPL,0)从TSS中分别找到对应的数据栈和现场信息栈的指针,即ss0,esp0和ass0,aesp0。
2.从当前TSS中读取将要切换到的数据栈的段选择子和栈指针,即ss0和esp0;以及现场信息栈的段选择子和现场信息栈指针,即ass0和aesp0.
3.暂时保存当前SS寄存器和ESP寄存器的值。将数据栈的段选择子和栈指针载入SS寄存器和ESP寄存器。将暂时保存的SS寄存器和ESP寄存器的值(调用例程的)压入新现场信息栈。
暂时保存当前ASS寄存器和EASP寄存器的值。将现场信息栈的段选择子和栈指针载入ASS寄存器和EASP寄存器。将暂时保存的ASS寄存器和EASP寄存器的值(调用例程的)压入新现场信息栈。
4.将调用门的参数计数域所指定个数的参数从调用例程的数据栈拷贝到新数据栈。如果参数个数域为0,则一个参数也不拷贝。
5.将返回指令指针(当前CS寄存器和EIP寄存器)压入新现场信息栈。
6.从调用门中将新代码段的段选择子和新指令指针分别载入CS寄存器和EIP寄存器,然后开始执行被调例程。(此步骤与现有相同)
为了进一步提升访问效率,本发明还包括一种新的页面访问模式,其特征在于:设定一种页面属性为条件性只读。
优选的,所述步骤A中设立的独立存储区对应的页面可以受到条件性只读保护。
所述条件性只读是指对于一组专用于对该页面进行写入和读取的指令,这组指令对该页面的访问可以不受只读限制;而其他指令只能按照只读属性访问该页面。
其中,所述的条件性只读保护包括使现有的数据传输指令、运算指令等能够直接改变内存数值的指令在访问该存储区时,该存储区受到只读保护;
使CPU在特定时刻向上述存储区自动保存数据时或者CPU执行专门的向上述存储区保存数据的指令时不受只读限制。
优选的,不受只读限制的具体的指令或动作包括:调用指令、pushadr指令、popadr指令、执行调用门、中断门时写入要保存的信息。
在一个具体的实施例中,所述条件性只读保护进一步包括:
在页属性表中建立一种新的只读分类,并且此位被置位时,原有的只读位无效;
修改TLB存储页面地址的格式,使这种只读分类能够被单独存储;
在TLB寻址时建立一种识别标志因素,能够区分此时CPU是否正在执行上述不受只读限制的指令或CPU行为;
CPU执行上述指令或CPU行为时,可以向上述存储区写入数据,不受只读限制。
现有系统中,往往通过TLB来提升内存读写效率,避免频繁到主存中读取页表中的属性。因此选择性只读还需体现在TLB中。
以下通过一具体实施例来说明如何实现选择性只读:
通过一个专用寄存器或标志寄存器的一位(称为“选择只读位”)表示当前CPU是否正在合法向现场信息栈写入数据。合法向现场信息栈写入数据的方式包括:调用指令;pushadr指令;使用调用门时保存信息;使用中断门时保存信息。
TLB中包含“读写、只读、指令”等几项独立的列,再加入一种“选择性只读”,即页面类型被标记为“选择性只读”的页面记入此列。TLB访问此类页面时,判断上述标志寄存器中的备份位是否为1,如为1可改写,如不为1则报出异常。
一种安全CPU,其特征在于:新增ass,aesp寄存器,分别用于保存现场信息栈的段选择子和现场信息栈的栈顶指针;所述现场信息栈用于存储返回地址。
还增设pushadr和popadr指令,其中pushadr指令用于向现场信息栈内压入一个数据,aesp自动指向新的栈顶;popadr指令用于从现场信息栈内弹出一个地址,aesp自动指向新的栈顶。
对调用指令进行修改,修改后的调用指令将返回地址压入现场信息栈,参数和局部变量保存在数据栈。
对普通返回指令进行修改,修改后的普通返回指令从现场信息栈弹出返回地址,并修改aesp的值。
对中断返回指令进行修改,修改后的普通返回指令从现场信息栈弹出返回地址,并修改aesp的值。
在一个专用寄存器或标志寄存器中设置选择只读位,表示当前CPU是否正在合法向现场信息栈写入数据;同时在TLB原有的“读写、只读、指令”等几项独立的列的基础上,再加入一种“选择性只读”标记,TLB访问此类页面时,判断上述标志寄存器中的备份位是否为1,如为1可改写,如不为1则报出异常。
一种安全CPU,其特征在于:
将需要保存的数据写入所述独立存储区时,aesp寄存器的值自动递减,递减值为写入数据的长度总和;
从所述独立存储区中取出数据时,aesp寄存器的值自动累加,累加值为弹出数据的长度总和;
所述独立存储区是指现场信息栈。
一种安全CPU,其特征在于:当由于发生中断而导致CPU需要保存当前状态信息时,比较将要执行的处理例程特权级与当前特权级,若将要执行的处理例程的特权级小于当前特权级,执行步骤B1.1,若相同,执行步骤B1.2;
步骤B1.1进一步包括:
a.处理器从当前任务的tss中获得数据栈和现场信息栈的段选择子和栈指针。依次把中断例程的数据栈和现场信息栈的栈段选择子和栈指针压入新的现场信息栈,即ss0,esp0和ass0,aesp0;
b.处理器随后把EFLAGS寄存器、CS寄存器、EIP寄存器的当前值保存进新现场信息栈中;
c.如果异常同时产生了一个错误码,则把它压入数据栈中。
步骤B1.2进一步包括:
d.处理器在当前现场信息栈中保存当前EFLAGS寄存器、CS寄存器和EIP寄存器的值;
e.如果异常的错误码需要保存,则把它保存在当前的数据栈中。
Claims (23)
1.一种数据保护方法,其特征在于,包括:
A、设立独立存储区;
B、当CPU需要保存当前状态信息时,将需要保存的数据写入所述独立存储区;
C、当CPU需要取出所述保存的数据时,从所述独立存储区中取出数据;
所述步骤A中设立的独立存储区对应的页面可以受到条件性只读保护,所述条件性只读保护是指对于一组专用于对该页面进行写入和读取的指令,这组指令对该页面的访问可以不受只读限制;而其他指令只能按照只读属性访问该页面;
在一个标志寄存器中设置选择只读位,表示当前CPU是否正在合法向独立存储区写入数据;同时在TLB原有的“读写、只读、指令”几项独立的列的基础上,再加入一种“选择性只读”标记,TLB访问此类页面时,判断上述标志寄存器中的备份位是否为1,如为1可改写,如不为1则报出异常;
所述A步骤中独立存储区仅用于存储与转移指令或中断现场保护相关的数据;在功能或空间上,此存储区与已经被分配用于存储代码、全局数据、栈数据的页面独立。
2.根据权利要求1所述的方法,其特征在于:所述CPU需要保存当前状态信息时包括函数调用或发生中断时;所述CPU需要取出所述保存的数据时包括函数调用或中断返回时。
3.根据权利要求1所述的方法,其特征在于:所述独立存储区可以选择在内存或其他CPU可寻址的具备存储功能的区域中设置。
4.根据权利要求3所述的方法,其特征在于:所述独立存储区在内存中以栈的方式设置,标识所述栈的状态信息和栈顶、栈底值。
5.根据权利要求4所述的方法,其特征在于:所述独立存储区用于保存调用、中断需要现场保护的操作产生的数据,称为现场信息栈;将用于保存局部变量、参数数据的栈称作数据栈,现场信息栈与数据栈同时存在。
6.根据权利要求5所述的方法,其特征在于:所述数据栈上同样为返回地址占位,但不做任何用途,现场信息栈存储的返回地址才是有效的CPU实际进行跳转的目标。
7.根据权利要求5所述的方法,其特征在于:增设ass寄存器和aesp寄存器,分别用于保存现场信息栈的段选择子和现场信息栈的栈顶指针。
8.根据权利要求7所述的方法,其特征在于:
所述步骤B进一步包括:将需要保存的数据压入所述现场信息栈时,aesp寄存器的值自动递减,递减值为写入数据的长度总和;
所述步骤C进一步包括:从所述现场信息栈中弹出数据时,aesp寄存器的值自动累加,累加值为弹出数据的长度总和。
9.根据权利要求5所述的方法,其特征在于:增设pushadr和popadr指令,其中pushadr指令用于向现场信息栈内压入一个数据,aesp自动指向新的栈顶;popadr指令用于从现场信息栈内弹出一个数据,aesp自动指向新的栈顶。
10.根据权利要求5所述的方法,其特征在于:对调用指令进行修改,修改后的调用指令将返回地址压入现场信息栈,参数和局部变量保存在数据栈。
11.根据权利要求10所述的方法,其特征在于:修改后的调用指令将返回地址压入现场信息栈,参数、局部变量和返回地址保存在数据栈。
12.根据权利要求7所述的方法,其特征在于:对普通返回指令进行修改,修改后的普通返回指令从现场信息栈弹出返回地址,并修改aesp的值;对中断返回指令进行修改,修改后的中断返回指令从现场信息栈弹出中断现场保存数据,并修改aesp的值。
13.根据权利要求5所述的方法,其特征在于:当由于发生中断而导致CPU需要保存当前状态信息时,将需要保存的数据写入现场信息栈的步骤包括:
比较将要执行的处理例程特权级与当前特权级,若将要执行的处理例程的特权级小于当前特权级,执行步骤B1.1,若相同,执行步骤B1.2;
步骤B1.1进一步包括:
处理器从当前任务的任务状态管理结构中获得数据栈和现场信息栈的管控信息,并据此把中断例程的状态信息压入现场信息栈,把其余信息压入数据栈;
步骤B1.2进一步包括:
处理器把中断例程的状态信息压入当前现场信息栈,把其余信息压入当前数据栈。
14.根据权利要求13所述的方法,其特征在于:当由于中断返回而导致CPU需要取出所述保存的数据时,需要把状态信息从现场信息栈中取出,并用它恢复中断现场。
15.根据权利要求5所述的方法,其特征在于:当由于中断返回而导致CPU需要取出所述保存的数据时,需要把状态信息从现场信息栈中取出,并用它恢复中断现场。
16.根据权利要求4所述的方法,其特征在于:当发生调用门而导致需要在栈中存取关键数据时,执行步骤B2,具体步骤包括:
B2-a.每个特权级对应有两个栈,一个是数据栈,用于保存局部数据、传参;一个是新增的现场信息栈,用于保存CPU执行某个操作需要压入的数据;使用目标代码段的DPL从任务状态管理结构中分别找到对应的数据栈和现场信息栈的管控信息;
B2-b.从任务状态管理结构中读取将要切换到的数据栈和现场信息栈的位置信息;
B2-c.保存当前数据栈和现场信息栈的管控信息到新现场信息栈,并切换数据栈和现场信息栈;
B2-d.将调用门的参数计数域所指定个数的参数从调用例程的数据栈拷贝到新数据栈;如果参数个数域为0,则一个参数也不拷贝;
B2-e.将返回指令指针压入新现场信息栈;
B2-f.保存新代码段管控信息,然后开始执行被调例程。
17.根据权利要求1所述的方法,其特征在于:
所述的条件性只读保护包括使现有的数据传输指令、运算指令能够直接改变内存数值的指令在访问该存储区时,该存储区受到只读保护;
使CPU在特定时刻向上述存储区自动保存数据时或者CPU执行专门的向上述存储区保存数据的指令时不受只读限制。
18.根据权利要求17所述的方法,其特征在于:不受只读限制的具体指令或动作包括调用指令、pushadr指令、popadr指令、返回指令、中断返回指令、执行调用门、中断门时写入要保存的信息。
19.根据权利要求1所述的方法,其特征在于:合法向现场信息栈写入数据的方式包括:调用指令、pushadr指令、popadr指令、返回指令、中断返回指令、执行调用门、中断门时写入要保存的信息。
20.一种安全CPU,其特征在于:新增ass,aesp寄存器,分别用于保存现场信息栈的段选择子和现场信息栈的栈顶指针;所述现场信息栈用于存储返回地址;
所述现场信息栈对应的页面可以受到条件性只读保护,所述条件性只读保护是指对于一组专用于对该页面进行写入和读取的指令,这组指令对该页面的访问可以不受只读限制;而其他指令只能按照只读属性访问该页面;
在一个标志寄存器中设置选择只读位,表示当前CPU是否正在合法向现场信息栈写入数据;同时在TLB原有的“读写、只读、指令”几项独立的列的基础上,再加入一种“选择性只读”标记,TLB访问此类页面时,判断上述标志寄存器中的备份位是否为1,如为1可改写,如不为1则报出异常;
在功能或空间上,所述现场信息栈与已经被分配用于存储代码、全局数据、栈数据的页面独立。
21.根据权利要求20所述的安全CPU,其特征在于:
将需要保存的数据压入现场信息栈时,aesp寄存器的值自动递减,递减值为写入数据的长度总和;
从现场信息栈中取出数据时,aesp寄存器的值自动累加,累加值为弹出数据的长度总和。
22.根据权利要求20所述的安全CPU,其特征在于:增设pushadr和popadr指令,其中pushadr指令用于向现场信息栈内压入一个数据,aesp自动指向新的栈顶;popadr指令用于从现场信息栈内弹出一个数据,aesp自动指向新的栈顶。
23.根据权利要求20所述的安全CPU,其特征在于:
对调用指令进行修改,修改后的调用指令将返回地址压入现场信息栈,并修改aesp的值,参数和局部变量保存在数据栈;
对普通返回指令进行修改,修改后的普通返回指令从现场信息栈弹出返回地址,并修改aesp的值;
和/或
当由于发生中断而导致CPU需要保存当前状态信息时,执行权利要求14所述的方法;
中断返回时,从现场信息栈中弹出中断发生时压入的数据,并修改aesp的值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810599754.1A CN110598406B (zh) | 2018-06-12 | 2018-06-12 | 一种数据保护方法及计算装置 |
PCT/CN2019/086497 WO2019237865A1 (zh) | 2018-06-12 | 2019-05-11 | 一种数据保护方法及计算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810599754.1A CN110598406B (zh) | 2018-06-12 | 2018-06-12 | 一种数据保护方法及计算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110598406A CN110598406A (zh) | 2019-12-20 |
CN110598406B true CN110598406B (zh) | 2022-08-23 |
Family
ID=68842777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810599754.1A Active CN110598406B (zh) | 2018-06-12 | 2018-06-12 | 一种数据保护方法及计算装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110598406B (zh) |
WO (1) | WO2019237865A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112948000B (zh) * | 2021-03-17 | 2023-03-03 | 星汉智能科技股份有限公司 | 栈空间统计方法、装置及介质 |
CN117688552B (zh) * | 2024-01-30 | 2024-04-12 | 龙芯中科技术股份有限公司 | 栈空间防护方法、电子设备、存储介质及计算机程序产品 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015011436A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社デンソー | プロセッサ |
CN105303104A (zh) * | 2012-01-16 | 2016-02-03 | 高通股份有限公司 | 用以禁止返回定向编程的动态执行阻止 |
CN107209826A (zh) * | 2015-02-02 | 2017-09-26 | 高通股份有限公司 | 经认证的控制堆栈 |
CN107667372A (zh) * | 2015-06-26 | 2018-02-06 | 英特尔公司 | 用于保护影子栈的处理器、方法、系统和指令 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5634046A (en) * | 1994-09-30 | 1997-05-27 | Microsoft Corporation | General purpose use of a stack pointer register |
US6282625B1 (en) * | 1997-06-25 | 2001-08-28 | Micron Electronics, Inc. | GART and PTES defined by configuration registers |
EP1304620A1 (en) * | 2001-10-17 | 2003-04-23 | Texas Instruments Incorporated | Cache with selective write allocation |
JP3931646B2 (ja) * | 2001-12-11 | 2007-06-20 | 株式会社デンソー | 情報処理装置 |
US7082507B1 (en) * | 2002-04-18 | 2006-07-25 | Advanced Micro Devices, Inc. | Method of controlling access to an address translation data structure of a computer system |
US11188651B2 (en) * | 2016-03-07 | 2021-11-30 | Crowdstrike, Inc. | Hypervisor-based interception of memory accesses |
-
2018
- 2018-06-12 CN CN201810599754.1A patent/CN110598406B/zh active Active
-
2019
- 2019-05-11 WO PCT/CN2019/086497 patent/WO2019237865A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105303104A (zh) * | 2012-01-16 | 2016-02-03 | 高通股份有限公司 | 用以禁止返回定向编程的动态执行阻止 |
JP2015011436A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社デンソー | プロセッサ |
CN107209826A (zh) * | 2015-02-02 | 2017-09-26 | 高通股份有限公司 | 经认证的控制堆栈 |
CN107667372A (zh) * | 2015-06-26 | 2018-02-06 | 英特尔公司 | 用于保护影子栈的处理器、方法、系统和指令 |
Also Published As
Publication number | Publication date |
---|---|
WO2019237865A1 (zh) | 2019-12-19 |
CN110598406A (zh) | 2019-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9390031B2 (en) | Page coloring to associate memory pages with programs | |
JP4939387B2 (ja) | データ処理装置及びアドレス空間保護方法 | |
US20150317474A1 (en) | Exception handling in a data processing apparatus having a secure domain and a less secure domain | |
EP3864555B1 (en) | Verifying a stack pointer | |
US8359443B2 (en) | Secure memory access system and method | |
US20150067279A1 (en) | Data processing system and method for operating a data processing system | |
CN110598406B (zh) | 一种数据保护方法及计算装置 | |
US9158710B2 (en) | Page coloring with color inheritance for memory pages | |
US20220366036A1 (en) | An apparatus and method for handling exceptions | |
CN110647764B (zh) | 针对用户态非易失性内存文件系统的保护方法及系统 | |
WO2019237862A1 (zh) | 一种线性地址空间的布局方法及计算装置 | |
US7934073B2 (en) | Method for performing jump and translation state change at the same time | |
CN115994348A (zh) | 程序流水线的控制方法、处理装置和存储介质 | |
JPH09128267A (ja) | データ処理装置およびデータ処理方法 | |
KR20010078371A (ko) | 컴퓨터 시스템 프로세서의 현재 특권 레벨 승격 방법 및컴퓨터 시스템의 인스트럭션 실행 방법 | |
EP1842135B1 (en) | Generic low cost hardware mechanism for memory protection | |
CN110008726B (zh) | 一种运行时访问控制装置和方法 | |
US11150887B2 (en) | Secure code patching | |
JPH01240947A (ja) | 主記憶の記憶保護方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |