CN110598271B

CN110598271B - 一种基于fpga实现4辅助天线slc功能的系统及方法

Info

Publication number: CN110598271B
Application number: CN201910778063.2A
Authority: CN
Inventors: 陈国斌; 胡蜀徽; 彭黎丽; 黄杰
Original assignee: CETC 29 Research Institute
Current assignee: CETC 29 Research Institute
Priority date: 2019-08-22
Filing date: 2019-08-22
Publication date: 2023-06-20
Anticipated expiration: 2039-08-22
Also published as: CN110598271A

Abstract

本发明公开了一种基于FPGA实现4辅助天线SLC功能的系统及方法，该方法包括：步骤1，通过矩阵数据获取模块对天线主通道和四个辅通道的输入数据计算得出自相关矩阵和互相关矩阵，同时将输入数据缓存在数据缓存模块；步骤2、自相关矩阵求逆模块将得出自相关矩阵通过重复调用自定义IP核计算矩阵数据获取模块产生的自相关矩阵的逆。步骤3、互相关矩阵与自相关矩阵乘积模块将自相关矩阵的逆与互相关矩阵相乘得到对消系数；步骤4、由对消模块将缓存的输入数据与对消系数进行加权处理，得到SLC最终对消结果。本发明通过对FPGA的设计实现资源复用，降低资源消耗，使得SLC功能实现只占用其很小一部分资源，且不会影响到系统主流程处理。

Description

一种基于FPGA实现4辅助天线SLC功能的系统及方法

技术领域

本发明涉及数字技术领域，特别涉及一种在FPGA中实现包含4个辅助天线完成开环SLC功能的系统及方法，通过该方法的应用，极大降低FPGA资源占用率，提高系统处理能力，节约系统成本。

背景技术

现有的设计中，实现多辅助天线SLC功能由于高阶矩阵求逆带来的计算量大，计算过程复杂等问题，通常只能在DSP或CPU中实现，且计算时间都在毫秒级，甚至秒级以上，无法满足干扰信号实时多变的要求，致使SLC性能将大幅下降。而FPGA计算延时都在微秒级，基于FPGA实现SLC，其实时性得到极大提高。

发明内容

针对上述存在的问题，提供了一种基于FPGA实现4辅助天线SLC功能的系统及方法

本发明采用的技术方案如下：一种基于FPGA实现4辅助天线SLC功能的系统，其特征在于，包括：系数获取模块、数据缓存模块、对消模块；所述系数获取模块包括矩阵数据获取模块、自相关矩阵求逆模块、互相关矩阵与自相关矩阵乘积模块；所述矩阵数据获取模块对输入数据进行计算产生自相关矩阵和互相关矩阵；所述自相关矩阵求逆模块通过调用自定义IP核计算矩阵数据获取模块产生的自相关矩阵的逆；所述互相关矩阵与自相关矩阵乘积模块用于计算互相关矩阵与自相关矩阵逆的乘积，即对消系数；所述数据缓存模块用于缓存当前输入数据；所述对消模块将当前输入数据与对消系数进行加权计算，输出SLC对消结果；所述自定义IP核由自相关矩阵逆的求解过程中公式的运算类型设计而成。

进一步的，所述自定义IP核包括：数据解析核、平方根运算模块、浮点除法运算模块、4阶浮点减法多项式运算模块、4阶浮点加法多项式运算模块、浮点2次乘法多项式运算模块、5阶浮点减法多项式运算模块。

进一步的，所述自相关矩阵求逆模块将自相关矩阵分解成三角矩阵乘积，通过重复调用自定义IP核计算三角矩阵的逆，再将三角矩阵的逆共轭相乘，获得自相关矩阵的逆。

进一步的，所述矩阵数据获取模块采用定点运算计算自相关矩阵和互相关矩阵。

进一步的，所述自相关矩阵通过Cholesky分解为三角矩阵的乘积。

一种基于上述基于FPGA实现4辅助天线SLC功能的系统的实现方法，其特征在于，包括以下过程：

步骤1、对天线主通道和四个辅通道的输入数据计算得出自相关矩阵和互相关矩阵，同时缓存输入数据；

步骤2、将自相关矩阵分解为三角矩阵的乘积，求得三角矩阵的逆，再将三角矩阵的逆共轭相乘，得到自相关矩阵的逆。

步骤3、将自相关矩阵的逆与互相关矩阵相乘得到对消系数；

步骤4、由缓存的输入数据与对消系数进行加权处理，得到SLC最终对消结果。

进一步的，所述步骤1中，所述自相关矩阵和互相关矩阵的计算采用定点运算。

进一步的，所述步骤2中，自相关矩阵分解方式采用Cholesky分解。

进一步的，所述步骤2中，所述自相关矩阵的逆具体求解方法为：根据分解得到的三角矩阵乘积，在FPGA中通过分时复用将其运算类型分为浮点求根、浮点除法、c阶浮点减法多项式、浮点加法多项式、浮点2次乘法多项式、5阶浮点减法多项式，并将运算过程分别设计自定义IP核，通过重复调用IP核求得自相关矩阵的逆。

与现有技术相比，采用上述技术方案的有益效果为：通过对FPGA的设计，实现了大量的资源复用，降低由于复杂运算带来的资源消耗，使得SLC功能实现只占用其很小一部分资源，同时，不会影响到系统主流程处理。

附图说明

图1是本发明SLC功能划分模块图。

图2是图1中系数获取模块内部功能模块图。

图3是本发明基于FPGA实现4辅助天线SLC功能的系统示意图。

图4是采用本发明中的系统实现SLC功能FPGA实现资源消耗图。

具体实施方式

下面结合附图对本发明做进一步描述。

如图1，本发明基于FPGA实现4辅助天线SLC功能的系统包括，系数获取模块、数据缓存模块、对消模块。如图2所示，所述系数获取模块还矩阵数据获取模块，自相关矩阵求逆模块，互相关矩阵与自相关矩阵逆乘积模块；

本发明主要内容是实现4个辅助天线下的SLC功能。SLC实现过程如式(1)所示。

其中，Y表示主天线接收的信号；X₁，X₂，X₃，X₄表示辅助天线接收到的信号，W₁，W₂，W₃，W₄表示加权系数，VO表示对消输出。

W的表达式如(2)所示。

R_XY表示主通道和辅助通道的互相关矩阵，R_XX表示辅助通道的自相关函数矩阵。

R_Xx为4阶正定矩阵，将R_XX进行Cholesky分解成三角矩阵的乘积，通过求三角矩阵的逆，再将三角矩阵的逆共轭相乘，可求出R_XX的逆。设LL^T为矩阵R_XX(公式中定义为X)的Cholesky分解，则有

从上面的表达式可以看出，主要涉及的运算类型包括浮点除法，浮点求根，以及浮点乘法多项式。FPGA实现过程中通过分时复用的方法，将上述公式分为以下几类。

a)浮点求根

b)浮点除法

c)4阶浮点减法多项式X₁-X₁₁×X₁₂ ^H-X₂₁×X₂₂ ^H-X₃₁×X₃₂ ^H；

d)浮点加法多项式X₁₁×X₁₂ ^H+X₂₁×X₂₂ ^H+X₃₁×X₃₂ ^H+X₄₁×X₄₂ ^H；

e)浮点2次乘法多项式-X×(X₁₁×X₁₂+X₂₁×X₂₂+X₃₁×X₃₂)。

f)5阶浮点减法多项式X₁-X₁₁×X₁₂ ^H-X₂₁×X₂₂ ^H-X₃₁×X₃₂ ^H-X₄₁×X₄₂ ^H

由此可见将上述公式在FPGA中分别设计为自定义IP核，重复利用IP核就能够完成求逆过程的所有运算，这样FPGA的运算资源消耗就非常少，剩余的大量资源可用于系统其他功能实现。

在FPGA实现过程中，如图3所示，矩阵数据获取模块负责通过天线主通道和四个辅通道的输入数据计算得出自相关矩阵和互相关矩阵；自相关矩阵求逆模块负责计算自相关矩阵的逆；互相关矩阵与自相关矩阵逆乘积子模块将自相关矩阵的逆与互相关矩阵相乘得到对消系数，最后主辅对消模块将缓存数据模块缓存的主辅通道数据利用对消系数进行加权计算实现主辅对消。

具体的，矩阵数据获取模块产生自相关矩阵和互相关矩阵是一个乘累积过程，采用定点运算完成。

根据Cholesky分解公式，自相关矩阵求逆模块通过设计的IP核进行复用完成计算过程，

具体将自相关矩阵求逆模块分为以下六个模块：数据解析模块，平方根子运算模块

(IP-a)，对应表达式a)，涉及公式(3)、(7)、(10)、(12)；

浮点除法子模块(IP-b)，对应表达式b)，涉及公式(4)、(5)、(6)、(8)、(9)、(11)、(13)、(14)、(15)、(16)；

4阶浮点减法多项式运算模块(IP-c)，对应表达式c)，涉及公式(7)、(8)、(9)、(10)，(11)、(12)；

4阶浮点加法多项式运算模块(IP-d)，对应表达式d)，涉及公式(24)；

浮点2次乘法多项式运算模块(IP-e)，对应表达式e)，涉及公式(17)、(18)、(19)、(20)，(21)、(22)，(23)。

5阶浮点减法多项式运算模块(IP-f)，对应表达式f)，涉及公式(1)，对消模块的计算过程为一个5阶多项式，可用该IP核实现计算过程。

数据缓存模块，用来缓存当前帧数据，保证当前帧的系数能够作用于当前帧数据，即当前天线主通道与辅通道输入的数据。

具体运算步骤如下：

a)调用IP-a，将X11作为输入，完成公式(3)运算，计算出L11；

b)调研IP-b，将X21、X31、X41、L11作为输入完成公式(4)、(5)、(6)运算，计算出L21、L31、L41；

c)调用IP-c，将X22、X32、X42、L11、L21、L31、L41完成公式(7)-(9)中的多项式运算；

d)调用IP-a，将步骤c得到的公式(7)多项式结果作为输入，计算出L22；

e)调用IP-b，将步骤c得到的公式(8)、(9)多项式结果和L22作为输入，计算出L32，L42；

f)调用IP-c，将X33、X43、L31、L32、L41、L42作为输入完成公式(10)、(11)中的多项式运算；

g)调用IP-a，将步骤f得到的公式(10)多项式结果作为输入，计算出L33；

h)调用IP-b，将步骤f得到的公式(11)多项式结果和L33作为输入，计算出L43；

i)调用IP-c，将X44、L41、L42、L43完成公式(12)中的多项式运算；

j)调用IP-a，将步骤i得到的公式(12)多项式结果作为输入，计算出L44，至此完成了三角矩阵运算；

k)调用IP-b，将L11、L22、L33、L44作为输入，完成公式(13)-(16)运算,计算出

l)调用IP-e，将

L11、/>

作为输入，完成公式(17)运算，计算出/>

m)调用IP-e，将

L31、L32、/>

作为输入，完成公式(18)运算，计算出/>

n)调用IP-e，将

L32、/>

作为输入，完成公式(19)运算，计算出/>

o)调用IP-e，将

L41、L42、L43、/>

作为输入，完成公式(20)运算，计算出/>

p)调用IP-e，将

L42、L43、/>

作为输入，完成公式(21)运算，计算出/>

q)调用IP-e，将

L43、/>

作为输入，完成公式(22)运算，计算出/>

至此完成了三角矩阵逆运算；

r)调用IP-f，完成公式(23)运算，计算出

完成自相关矩阵求逆；

经过上述运算过程得到自相关矩阵的逆，再由互相关矩阵与自相关矩阵逆乘积模块将自相关矩阵的逆与互相关矩阵线程最终得到对消系数。

最后，通过对消模块将数据缓存模块缓存的数据和对消系数进行加权处理，得到SLC最终的对消结果，实现SLC功能。

本发明简化了多元辅助天线SLC功能的实现过程，使得SLC功能在FPGA中实现成为可能。并且通过优化设计极大减少了FPGA的资源消耗，节约了系统成本，缩短了开发周期。由于FPGA具有高速实时流水特性，雷达系统能够快速实时捕获干扰信号，并进行SLC处理。使雷达系统在面对当前干扰信号实时多变的特性时，具有良好的适应性，极大提高了雷达系统抗旁瓣干扰的能力。

通过Vivado Simulator工具对该发明进行仿真，在250M处理时钟条件下，FPGA的处理延迟只有21650.713ns，远远小于其他处理器的处理延迟，极大提高了SLC的实时处理能力。

本发明中对FPGA的资源消耗情况如图4所示，从图中可以看出，FPGA资源消耗非常有限，尤其是乘法器的消耗。4阶矩阵求逆最坏的情况需要(2*(4-1)*4)^4＝331776次乘法和加法，而本发明实现整个SLC功能才消耗280个乘法器。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims

1.一种基于FPGA实现4辅助天线SLC功能的系统，其特征在于，包括：系数获取模块、数据缓存模块、对消模块；所述系数获取模块包括矩阵数据获取模块、自相关矩阵求逆模块、互相关矩阵与自相关矩阵乘积模块；

所述矩阵数据获取模块对输入数据进行计算产生自相关矩阵和互相关矩阵；所述自相关矩阵求逆模块通过重复调用自定义IP核计算矩阵数据获取模块产生的自相关矩阵的逆；所述互相关矩阵与自相关矩阵乘积模块用于计算互相关矩阵与自相关矩阵逆的乘积，即对消系数；

所述数据缓存模块用于缓存当前输入数据；

所述对消模块将当前输入数据与对消系数进行加权计算，输出SLC对消结果；

所述自相关矩阵求逆模块将自相关矩阵分解成三角矩阵乘积，通过重复调用自定义IP核计算三角矩阵的逆，再将三角矩阵的逆共轭相乘，获得自相关矩阵的逆；

所述自定义IP核根据自相关矩阵逆的求解过程中公式的运算类型在FPGA中设计而成；

所述自定义IP核包括：数据解析核、平方根运算模块、浮点除法运算模块、4阶浮点减法多项式运算模块、4阶浮点加法多项式运算模块、浮点2次乘法多项式运算模块、5阶浮点减法多项式运算模块；其中，平方根运算模块运算公式为

浮点除法运算模块运算公式为

4阶浮点减法多项式运算模块运算公式为X₁-X₁₁×X₁₂ ^H-X₂₁×X₂₂ ^H-X₃₁×X₃₂ ^H；4阶浮点加法多项式运算模块运算公式为X₁₁×X₁₂ ^H+X₂₁×X₂₂ ^H+X₃₁×X₃₂ ^H+X₄₁×X₄₂ ^H；浮点2次乘法多项式运算模块运算公式为-X×(X₁₁×X₁₂+X₂₁×X₂₂+X₃₁×X₃₂)；5阶浮点减法多项式运算模块运算公式为X₁-X₁₁×X₁₂ ^H-X₂₁×X₂₂ ^H-X₃₁×X₃₂ ^H-X₄₁×X₄₂ ^H。

2.根据权利要求1所述的基于FPGA实现4辅助天线SLC功能的系统，其特征在于，所述矩阵数据获取模块采用定点运算计算自相关矩阵和互相关矩阵。

3.根据权利要求2所述的基于FPGA实现4辅助天线SLC功能的系统，其特征在于，所述自相关矩阵通过Cholesky分解为三角矩阵的乘积。

4.一种基于权利要求1至3之一的基于FPGA实现4辅助天线SLC功能的系统的实现方法，其特征在于，包括以下过程：

步骤2、将自相关矩阵分解为三角矩阵的乘积，求得三角矩阵的逆，再将三角矩阵的逆共轭相乘，得到自相关矩阵的逆；

步骤3、将自相关矩阵的逆与互相关矩阵相乘得到对消系数；

5.根据权利要求4所述的基于FPGA实现4辅助天线SLC功能的系统的实现方法，其特征在于，所述步骤1中，所述自相关矩阵和互相关矩阵的计算采用定点运算。

6.根据权利要求5所述的基于FPGA实现4辅助天线SLC功能的系统的实现方法，其特征在于，所述步骤2中，自相关矩阵分解方式采用Cholesky分解。

7.根据权利要求6所述的基于FPGA实现4辅助天线SLC功能的系统的实现方法，所述步骤2中，所述自相关矩阵的逆具体求解方法为：根据分解得到的三角矩阵乘积，在FPGA中通过分时复用将其运算类型分为浮点求根、浮点除法、c阶浮点减法多项式、浮点加法多项式、浮点2次乘法多项式、5阶浮点减法多项式，并将运算过程分别设计自定义IP核，通过重复调用IP核求得自相关矩阵的逆。