CN110546887B - Adc分辨率的动态控制 - Google Patents
Adc分辨率的动态控制 Download PDFInfo
- Publication number
- CN110546887B CN110546887B CN201880026975.8A CN201880026975A CN110546887B CN 110546887 B CN110546887 B CN 110546887B CN 201880026975 A CN201880026975 A CN 201880026975A CN 110546887 B CN110546887 B CN 110546887B
- Authority
- CN
- China
- Prior art keywords
- adc
- sub
- resolution
- adcs
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
- H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了用于动态控制模数转换器(analog‑to‑digital converter,ADC)的分辨率的方法、系统和设备。所述ADC接收模拟输入信号并输出数字数据。耦合到所述ADC的统计单元获取所述输出信号的样本并向所述ADC传输控制信号以调整所述ADC的所述分辨率。所述控制信号由所述统计单元基于至少一个性能指标与目标性能水平的比较来生成。所述至少一个性能指标使用所述样本来计算。
Description
相关申请案交叉申请
本申请要求2017年4月24日递交的发明名称为“ADC分辨率的动态控制(DYNAMICCONTROL OF ADC RESOLUTION)”的第15/495,572号美国专利申请案的在先申请优先权,该在先申请的内容以引入的方式并入本文本中。
技术领域
本发明涉及模数转换器(analog-to-digital converter,ADC)。具体而言,本发明涉及用于动态控制ADC分辨率的方法和系统。
背景技术
模数转换器(analog-to-digital converter,ADC)对输入模拟数据进行取样并将每个样本转换为N位数字数据的输出。高分辨率ADC的量化噪声比低分辨率ADC小。这在图1A和图1B中示出,在这两个图中,ADC(实线)的数字输出相对于模拟输入进行绘制。虚线表示完美跟踪输入的理想输出,灰色区域表示由于模拟输入的数字化而引起的量化噪声。图1A示出了3位ADC的量化噪声,图1B示出了2位ADC的量化噪声。量化噪声与ADC分辨率有关,会导致通信链路的信噪比(signal-to-noise ratio,SNR)降低。因此,在设计ADC时应考虑通信链路的总体SNR要求。
对于给定的采样速率,具有N位精度的ADC电路所消耗的功率取决于分辨率。具体而言,具有更多转换位的ADC通常会消耗更多的功率。
通常,为了简化设计工作,对一个芯片上的所有ADC采用相同的N位分辨率。这意味着一个芯片上的所有ADC通常都被设计为满足最高分辨率要求。然而,该芯片上的单个ADC的分辨率要求实际上可能较低。在这些情况下,会产生不必要的最低有效位(leastsignificant bit,LSB)输出。这导致了模拟和数字域的功率浪费。
发明内容
本发明描述了使ADC的分辨率可变、可扩展并可动态控制(例如,在任务模式操作期间)的示例电路和系统。这可以帮助节省能量。具体而言,不会产生系统不需要的LSB。例如,在逐次逼近型ADC中,与ADC输出位的生成有关的内部异步时钟较早停止,因此只产生所需的位数以节省能量,从而保持重置模式下不需要的LSB。
本发明还描述了在以下ADC实施方式中动态控制ADC分辨率的示例:单通道ADC实施方式,以及具有多个子ADC(也称为子ADC通道)的交织ADC实施方式,其中每个子ADC的分辨率可独立地动态控制。
根据一些方面,本发明描述了一种用于动态控制模数转换器(analog-to-digitalconverter,ADC)的分辨率的系统。所述系统包括用于接收模拟输入信号并输出数字数据的所述ADC。所述系统还包括耦合到所述ADC的统计单元,用于获取所述输出信号的样本并向所述ADC传输控制信号以调整所述ADC的所述分辨率。所述控制信号由所述统计单元基于至少一个性能指标与目标性能水平的比较来生成。所述至少一个性能指标使用所述样本来计算。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种收发器设备,其包括用于传输输出信号的发射器。所述发射器设备还包括用于在输入通道上接收模拟输入信号的接收器。所述接收器包括模数转换器(analog-to-digital converter,ADC),用于将所述模拟输入信号转换为数字数据。所述接收器还包括耦合到所述ADC的统计单元,用于获取所述数字数据的样本并向所述ADC传输控制信号以调整所述ADC的所述分辨率。所述控制信号由所述统计单元基于至少一个性能指标与所述接收器的目标性能水平的比较来生成。所述至少一个性能指标使用所述样本来计算。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种系统或设备,其中,所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据;并且所述统计单元从每个子ADC获取所述数字数据的样本,为每个子ADC计算至少一个性能指标,并传输所述控制信号以独立于其它子ADC调整每个子ADC的分辨率。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种系统或设备,其中,所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据;并且所述统计单元从每个子ADC获取所述数字数据的样本,为所述子ADC计算群组性能指标,并传输所述控制信号以将所述子ADC作为一个群组来调整其分辨率。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种系统或设备,其中,所述至少一个性能指标包括信噪比(signal-to-noise ratio,SNR)和误码率(biterror rate,BER)中的至少一个。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种系统或设备,其中,所述ADC是具有分辨率的逐次逼近型ADC,所述控制信号通过控制由所述逐次逼近型ADC的比较器执行的比较次数来调整所述ADC的所述分辨率。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种系统或设备,所述系统或设备还包括用于控制所述比较次数的分辨率控制电路。所述分辨率控制电路用于:对所述比较器执行的所述比较次数进行计数;以及当所述比较器执行的所述比较次数达到所述控制信号指定的位分辨率时,停止所述比较器执行的比较。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种用于动态调整模数转换器(analog-to-digital converter,ADC)的分辨率的方法。所述方法包括从输入通道接收模拟输入信号。所述方法还包括以第一位分辨率将所述模拟信号转换为数字数据。所述方法还包括调整所述ADC的分辨率以匹配目标性能水平。所述方法还包括以第二位分辨率继续转换所述模拟信号。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种方法,其中,所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据。所述方法还包括:调整所述分辨率包括独立于其它子ADC调整每个子ADC的分辨率。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种方法,其中,调整每个子ADC的所述分辨率以匹配每个子ADC的相应目标性能水平。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种方法,其中,所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据。所述方法还包括:调整所述分辨率包括将所述子ADC作为一个群组来调整其分辨率。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种方法,其中,所述目标性能水平是群组目标性能水平。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种方法,其中,所述目标性能水平包括目标信噪比(signal-to-noise ratio,SNR)和目标误码率(biterror rate,BER)中的至少一个。
根据可以与本文公开的其它实施例组合的实施例,本发明还描述了一种方法,其中,所述ADC是具有分辨率的逐次逼近型ADC,调整所述ADC的所述分辨率包括控制由所述逐次逼近型ADC的比较器执行的比较次数。
附图说明
现在将通过示例参考示出本申请的示例实施例的附图,其中:
图1A示出了3位ADC的量化误差。
图1B示出了2位ADC的量化误差。
图2为用于控制ADC分辨率的示例系统的示意图。
图3为示出示例异步SAR ADC的示意图。
图4为示出对SAR ADC中的比较次数进行计数的分辨率控制电路的示例的示意图。
图5所示为统计单元分别计算交织ADC的每个子ADC的SNR的示例实施方式。
图6所示为统计单元计算交织ADC的分组在一起的所有子ADC的SNR的示例实施方式。
图7为示出环境温度的变化会如何引起给定输入通道的特性变化的图。
图8为示出用于动态调整ADC分辨率的示例方法的流程图。
图9为示出用于控制ADC分辨率的示例方法的流程图。
在不同图中可使用相似的参考编号来表示相似的组件。
具体实施方式
本发明描述了能够动态控制ADC分辨率的示例方法和系统。当一个交织ADC中有多个子ADC时,本文描述的示例可使每个子ADC的分辨率能够独立地动态控制。
当信号完整性发生变化时,可动态地控制ADC分辨率相应地变化,以保持满足系统要求的信噪比(signal-to-noise ratio,SNR)和误码率(bit error rate,BER)中的至少一个,同时保持低功耗。ADC分辨率的控制也可在初始化时进行,例如,其中可使用初始SNR的计算来确定ADC的适当分辨率。
收发器设备包括发射器和接收器。接收器通常可通过一个或多个输入通道接收模拟输入信号。基于ADC的接收器通常使用ADC将模拟输入信号转换为数字数据,通常对每个输入通道使用一个ADC。在一些示例中,ADC是具有多个子ADC(也称为子通道)的交织ADC,其中在所述多个子ADC上对一个输入通道进行采样。用于控制ADC分辨率的系统和方法可在收发器设备的接收器部分实施,也可在仅包括接收器的设备中实施。在一些实施例中,可编程分辨率ADC可以作为串行/解串器(serializer-deserializer,SerDes)收发器的一部分提供。在一些实施例中,SerDes收发器可以作为用于有线通信应用的半导体集成芯片(integrated chip,IC)设计的输入/输出(input/output,I/O)组件提供。
ADC可以是逐次逼近型寄存器(successive approximation register,SAR)ADC。在SAR ADC中,在选定次数的转换后可停止模拟输入信号到数字输出的转换,以控制输出的位数(从而控制位分辨率)。这种控制的示例实施方式在下文进一步描述。
下文的讨论是在交织SAR ADC的背景下提供的。但是,本文描述的示例和方法也可在非交织ADC中实施(例如,在非交织ADC的单通道中实施),还可在非SAR ADC中实施。例如,本发明还可适用于基于闪存的ADC。
图2为用于控制ADC分辨率的示例系统200的示意图。该示例系统200可在接收器(例如,收发器的一部分)中实施。图2示出了用于转换接收器的一个输入通道204(例如光通道或铜通道)的交织ADC 202。通常,单个接收芯片可以有多个输入通道204(例如,250个输入通道),每个输入通道都有一个交织ADC 202。因此,在一个多通道接收芯片上可实施系统200的多个实例。
交织ADC 202有K个子ADC 206(例如,32个、64个、128个或更多子ADC)来对输入通道上的完整传入流进行采样,每个子ADC 206支持N位分辨率。通常,子ADC 206之间存在性能差异,因此,例如,一个子ADC 206可能需要较高的ADC分辨率来满足系统的SNR和BER要求中的至少一个,而另一个子ADC 206可能有较低的ADC分辨率就足够了。
在操作中,系统200接收来自输入通道204的模拟输入。交织ADC 202的子ADC 206执行模数转换以在每个子ADC 206处输出数字数据208。每个子ADC 206的位分辨率均独立控制(如下所述,使用控制信号来控制),因此每个子ADC 206的计算出的性能指标满足目标性能水平。
目标性能水平可以是固定的,也可以是可变的。例如,目标性能水平可根据总体系统要求预先设置(例如,以便满足接收器的性能要求)。在这种情况下,对于接收器的所有输入通道204上的所有交织ADC 202,目标性能水平可以是相同的。目标性能水平也可以是可变的,例如,基于所采样的性能指标的移动平均值来计算(例如,以便减少子ADC 206之间的性能差异)。可变的目标性能水平可使目标性能水平能够动态调整,例如,以实时应对输入通道204的特性变化。
每个子ADC 206的动态控制可由一个统计单元210执行。统计单元210还可执行操作来确定是否应动态调整每个子ADC 206的分辨率。例如,统计单元210可实施用于计算性能指标的逻辑模块,例如SNR模块212和BER模块214中的一个或两个,并将性能指标与目标性能水平进行比较。然后,统计单元210输出控制信号216来控制每个子ADC 206的分辨率。
统计单元210可与交织ADC 202在同一芯片上提供。统计单元210对每个子ADC 206输出的数字数据208进行采样,并为每个子ADC确定至少一个性能指标。也可将所有子ADC206作为一个群组,或者将部分子ADC 206作为一个子群组,来确定性能指标,如下文进一步论述。芯片上或芯片外的其它组件,例如数字信号处理器(digital signal processor,DSP)的各种滤波器,也可使用数字数据208,其中统计单元210可以是该芯片上或芯片外的部件。
在图2的示例中,统计单元210使用SNR模块212和BER模块214来计算SNR和BER作为每个子ADC 206的性能指标。然后,将计算出的性能指标与目标性能水平(例如,目标SNR和目标BER中的至少一个)进行比较,并且统计单元210输出控制信号216以相应地调整子ADC206的分辨率。统计单元210对数字数据208进行的采样以及控制信号216的输出可周期性地、连续地或异步地进行。在一些示例中,当检测到触发事件时,例如温度发生变化或电源电压超过阈值量时,可执行统计单元210的操作。
每个子ADC 206的位分辨率可通过控制信号216进行动态控制。例如,控制信号216可以是向量,并且控制信号216可针对每个子ADC 206适当地进行位移,以便为每个子ADC206提供正确的控制信号(例如,控制电压或控制电流,或可转换为控制电压或电流的控制信号)。
因此,对于性能较差的子ADC 206,可提高位分辨率,而对于性能较好的子ADC206,可降低位分辨率。由于不同子ADC 206受环境变化的影响可能不同(例如,由于在制造和/或设计过程中发生了变化),所以给定的环境变化(例如,温度升高或降低)在不同的子ADC 206中可能引起不同的性能变化量。因此,即使所有子ADC 206都经历了环境变化,独立调整每个子ADC 206的分辨率的能力也可能是有用的。
虽然控制信号216使得每个子ADC 206的分辨率能够独立调整,但在一些示例中,控制信号216也可以使所有子ADC 206的分辨率一起调整。例如,输入通道204的特性变化可以使所有子ADC 206的输出在性能上出现相同的提高或降低。因此,统计单元210可确定所有子ADC 206的分辨率应相应地降低或提高,以达到目标性能水平。
在一些示例中,与子ADC 206的计算出的性能指标进行比较的目标性能水平可针对芯片的所有输入通道204预先设置,或者可针对每个输入通道204单独设置。通常,收发器系统的所有接收器可能都需要满足可预先确定的最低系统级性能要求(例如,最低SNR要求和最低BER要求中的至少一个)。这反过来可反映在至少满足最低系统级性能要求的接收器的所有子ADC 206的目标性能水平中。目标性能水平可设置为高于系统级性能要求,以实现至少一个性能裕度(例如,以便应对通道的变化)并实现不同应用之间的灵活性。可将ADC的总体性能与目标性能水平进行比较,以调整ADC的总体分辨率。还可将ADC的子ADC 206的性能分别与为该ADC设置的总体目标性能水平进行比较,每个子ADC 206的分辨率可相应地单独控制。这可以帮助减少交织ADC的子ADC 206之间的性能差异。
虽然图2示出了针对交织ADC 202的所有子ADC 206使用一个统计单元210,但是在一些示例中可能存在统计单元210的多个实例,例如,每个子ADC 206可由一个相应的统计单元210或统计单元210内的相应统计子单元(未示出)进行采样和控制。在这种情况下,统计单元210的每个子单元输出的控制信号216可以是一个电压电平,而不是向量,用于控制各个相应子ADC 206的ADC分辨率。在一些示例中,用于不同子ADC 206的控制信号216可一起分时交织到公共总线上。可适当地使用其它变化来实施控制信号216。
图3为示例异步SAR ADC 300的示意图。异步SAR ADC 300的位分辨率可使用上述示例系统200进行控制。为简单起见,针对一个子ADC来展示和描述异步SAR ADC 300。但是,应理解,下文描述的位分辨率控制可在具有一个或多个子ADC的同步和异步SAR ADC中实施。
在本示例中,异步SAR ADC 300转换N位。异步SAR ADC 300接收要转换为数字的模拟输入信号302以及外部时钟信号304作为输入。异步SAR ADC 300包括轨迹开关306、比较器308、SAR逻辑电路310、N位寄存器312和N-1位电容器数模转换器(capacitor digital-to-analog converter,CDAC)314。异步SAR ADC 300的输出是由模拟输入信号302转换而来的N位数字数据208(以最高有效位(most significant bit,MSB)开始)。外部时钟信号304在SAR逻辑电路310处触发SAR转换的开始,然后SAR逻辑电路310生成内部比较器时钟信号316(在异步SAR ADC 300的示例中是异步的),其可以是单个时钟或多个连续时钟。比较器时钟信号316作为输入提供给比较器308。
在同步和异步SAR ADC中,可以通过控制启用比较器308的次数来调整位分辨率,其中比较器308处的每次额外比较对应于分辨率增加1位。在一定次数的比较之后停止比较器308,可以获得所需的位分辨率。
SAR逻辑电路310可实施比较器控制器318以控制用于启用比较器308的比较器时钟信号316的输出。通过控制启用比较器308的次数,可控制SAR ADC的位分辨率(例如,启用比较器3085次以获得5位分辨率)。但是,在异步SAR ADC 300中,每个比特子周期的时间可取决于N-1位CDAC 314的内部收敛时间,以及环路内的其它模拟延迟。
因此,启用比较器308的次数不能通过简单地在一段时间之后停止比较器308来控制,而是可能需要对启用比较器308的次数进行计数。图4为示出执行该计数功能的分辨率控制电路400的示例的示意图。
为简单起见,图4仅示出了比较器308和图3中的比较器控制器318,但是应理解,图4所示的示例可在图3的示例内实施。
可实施分辨率控制电路400以对在外部时钟信号304的一个周期内启用比较器308的次数进行计数(例如,对比较器时钟信号316的周期数进行计数),以及当达到所需位分辨率时,根据控制信号216停止比较器308执行的比较次数。当比较器308完成了对与当前位相对应的输入执行的操作时,比较器308可向比较器控制器318传输比较状态标志410。然后,比较器控制器318开始处理转换周期中的下一个位。
在所示的示例中,分辨率控制电路400使用移位寄存器402来执行计数功能。移位寄存器402可以是SAR ADC的典型N位寄存器312(参见图3)的修改版本,并添加了下文描述的选择机制。当通过比较器时钟信号316启动第一次比较时,将逻辑“1”应用于移位寄存器402的第一个触发器404(对应于MSB)。在连续的比较中,该值沿着移位寄存器402的链逐步下移。移位寄存器402中的触发器404的数量对应于异步SAR ADC 300的最大位分辨率。当异步SAR ADC 300的全N位分辨率被输出时,移位寄存器402将填满。来自统计单元210(参见图2)的控制信号216控制复用器(multiplexer,MUX)406来选择与所需位数对应的触发器404。例如,对于1位分辨率,控制信号216控制MUX 406来选择第一个触发器404(对应于第N-1位);对于2位分辨率,控制信号216控制MUX 406来选择第二个触发器404(对应于第N-2位);以此类推。
如前所述,在一些示例中,控制信号216可包括用于选择特定子ADC 206的信息(例如,子ADC选择信号,其功能可类似于地址总线)和用于控制该特定子ADC的位分辨率的信息(例如,分辨率控制码)。仅当针对特定子ADC 206指示控制信号216时,由控制信号216指定的位分辨率才可应用于该特定子ADC 206的MUX 406。例如,子ADC 206中可能有一个本地锁存器(未示出),用于存储MUX 406的分辨率控制码。对本地锁存器的写入可通过子ADC选择信号进行门控。分辨率控制码可用于选择将MUX 406的哪个输入用作停止比较的信号。可使用其它方法来处理子ADC 206并更改特定子ADC 206的分辨率设置。
MUX 406输出的输出是提供给比较器控制器318的比较器停止信号408。当比较器控制器318收到比较器停止信号408时,异步SAR ADC 300中的所有转换操作均停止,并为下一个样本准备好(例如重置)N-1位CDAC 314(参见图3)。
在典型的同步SAR ADC(未示出)中,比较器处的比较按提供给比较器的内部同步时钟所指示的有规律间隔进行。由于比较的时序是按已知的时间间隔,所以比较器控制器可以通过在预定数量的这些时钟周期之后停止比较器来控制位分辨率,该预定数量与所需的位数相对应(例如,5个时钟周期来实现5位分辨率)。例如,来自统计单元210(参见图2)的控制信号216可控制可编程计数器,以在计数器达到预定数量的时钟周期之后将比较器停止信号输出到比较器控制器。这可以使同步SAR ADC的位分辨率能够在不使用图4的分辨率控制器400的情况下进行控制。在一些示例中,也可将图4的分辨率控制器400用于同步SARADC。
虽然参考单个N位数字输出进行了描述,但是可根据控制信号216通过上述方式(例如,通过在每个子ADC中实施示例电路)控制交织ADC 202的每个子ADC(参见图2)以实现选定的位分辨率。
再次参考图2。如上所述,统计单元210对来自各子ADC 206的采样输出进行计算。图5和图6为示出统计单元210可以如何实施SNR模块212的两个示例的示意图。
图5示出了统计单元210为每个子ADC 206分别计算SNR的示例实施方式,在这种情况下使用统计子单元211a……k(通常称为子单元211)。统计子单元211在图5中示出,但是统计子单元211可以只是概念上的,并且可以不实际实施。例如,统计单元210可为每个子ADC 206分别计算SNR而无需单独的统计子单元211。图6示出了统计单元210为分组在一起的所有子ADC 206计算SNR的示例实施方式。在一些示例中,图5和图6所示的功能块可例如使用专用电路在收发器系统的DSP内实施。在适当时可使用图5和图6的其它实施方式。
虽然未示出,但在其它示例中,统计单元210可为每个子ADC 206单独计算SNR,也可为所有子ADC 206一起计算SNR。图5和图6的示例中的SNR计算是类似的,区别在于,是为每个子ADC 206单独执行计算,还是将所有子ADC 206作为一个群组一起执行计算。在一些示例中,可将部分(而非所有)子ADC 206作为一个子群组执行计算。下文的描述同时适用于图5和图6。
来自交织ADC 202的每个子ADC 206(参见图2)的数字数据208a……k(通常称为数字数据208)的每一位被输入到相应的双削波器504a……k(通常称为双削波器504)以确定接收的符号值。例如,对于脉冲幅度调制(pulse amplitude modulation,PAM)-4调制,传输(和接收)的符号值可以标记为{-3,-1,1,3}。每个双削波器504的输出是N位削波数据506a……k(对应于第一个子ADC可称为削波数据1,对应于第K个子ADC可称为削波数据K,通常称为削波数据506)。每个双削波器504的输入与削波数据506之间的差是N位双削波器误差508a……k(通常称为双削波器误差508),表示噪声。正是该双削波器误差508用于计算噪声统计,该噪声统计又用于计算SNR。下文描述了用于计算SNR的一系列数字处理。在图5的示例中,例如使用统计子单元211对每个子ADC 206的双削波器误差508分别执行该数字处理和SNR计算;在图6的示例中,对一起作为一个群组的所有子ADC 206的双削波器误差508的总和执行数字处理和SNR计算。在一些示例中,可对子ADC 206的子群组(例如,包含2个或5个子ADC的群组,或包含不同数量的子ADC 206的子群组)或者单独的子ADC 206与子ADC206的子群组的组合执行数字处理和SNR。图5和图6所示的配置可用于为这些子群组执行数字处理和SNR计算。
双削波器误差508可以是通过许多位表示的高精度值。为了降低数字门计数复杂度,双削波器误差508在510a……k,510(通常称为510)处截断和/或削减,以便降低进一步数字处理的多位要求。然后,在512a……k,512(通常称为512)处,对截断后的误差值取绝对值。然后,在514a……k,514(通常称为514)处,将每个双削波器误差的绝对值相加。在516a……k,516(通常称为516)处对总和输出再次进行截断,以便降低进一步处理噪声统计时的硬件要求。将处理后的噪声输入到SNR计算器518a……k,518(通常称为SNR计算器518)。无论是单独考虑各子ADC(如图5所示)还是将这些子ADC作为一个群组一起考虑(如图6所示),由SNR计算器518执行的SNR计算可以是类似的。
统计单元210还包括逻辑块520(或者该逻辑块作为一般自适应引擎的一部分),用于(在任务模式操作期间)调整主光标。逻辑块520向SNR计算器518输出信号521,表示调整后的主光标。逻辑块520可以是自适应引擎的一部分,该自适应引擎可与收发器系统的DSP集成,并且可用于均衡收发器的通信信道。主光标是眼图中眼睛的高度除以2。主光标也可称为半眼高度。主光标是表示通过信道的信号强度的值,并且通常在信号通过信道之后衰减(例如,由于信道损耗)。通常,主光标的衰减取决于信道损耗,例如,范围可能从几dB到超过40dB。由于没有信道损耗的先验知识,所以使用接收器的自适应引擎来自主确定主光标的值(例如,使用最小均方算法)。虽然接收到的信号通常非常嘈杂,但是主光标的值可通过统计确定,该值表示接收信号的强度,并且SNR计算器518可使用该值来计算SNR。主光标可以有其它用途,例如,用于均衡收发器的信道。
在调整主光标时,使用了ADC的各子ADC 206的双削波器误差508和ADC的各子ADC206的削波数据506。当主光标的调整显示稳定后,SNR计算器518使用主光标统计如下计算SNR:
如图5和图6所示,可能只有一个全局主光标。但是,可能有K个单独的双削波器误差508a……k(对应于K个子ADC 206)。在图5的示例中,将全局主光标用于各单独双削波器误差508a……k,以便为每个子ADC 206计算对应的SNR。
SNR计算器518的输出是SNR度量519(在图5的示例中,每个子ADC 206有单独的SNR度量519a……k;在图6的示例中,所有子ADC 206一起有一个SNR度量519),其可用作分辨率控制器522的输入参数。系统的其它部件也可使用SNR度量519a……k,519(通常称为SNR度量519),例如,用于其它用途之间的均衡控制。分辨率控制器522可将SNR度量519与目标SNR524(其可以是预先设置且固定的,也可以是可变的)进行比较以确定每个子ADC 206应使用多少位分辨率(例如,根据输入通道的情况确定、根据每个子ADC的特性,如子ADC的噪声、抖动和非线性确定)并相应地生成控制信号216。
在图5的示例中,分辨率控制器522可将每个子ADC 206的SNR度量519与每个子ADC206的相应目标SNR 524或所有子ADC 206的同一目标SNR 524进行比较,并生成控制信号216以分别控制每个子ADC 206的位分辨率。在图6的示例中,分辨率控制器522可将群组SNR度量519与单个目标SNR 524进行比较,并生成控制信号216以一起控制所有子ADC 206的位分辨率。在一些示例中,可使用更高的软件层来确定位分辨率,而不是使用统计单元210中的分辨率控制器522。
图7为示出环境温度的变化会如何引起给定输入通道的特性变化的图。在串行通信基础设施系统中,信道损耗可能随着温度显著变化,如图7所示。上述示例系统可用于在发生这一变化后动态调整ADC分辨率,以便保持目标性能水平(例如,系统的总体目标SNR或BER)。例如,可将ADC分辨率向下调整以利用改进的信道SNR(例如,由于损耗较低的情况),或者向上调整到更低的量化噪声以使收发器能够处理更多的信道损耗,同时仍然保持目标SNR。
图8为用于动态调整ADC分辨率的示例方法800的流程图。方法800可由具有交织ADC的接收器来实施,例如,如结合图2所述。为简单起见,下文通常可结合一个ADC来描述方法800,但是应理解,方法800可由交织ADC的每个子ADC实施。
在802处,从接收器的输入通道接收模拟信号。
在804处,以第一分辨率设置将模拟信号转换为数字数据。对于交织ADC,可在多个子ADC上对模拟信号进行采样,每个子ADC输出相应的数字数据。每个子ADC可具有相应的位分辨率。每个子ADC可具有相同的最大分辨率。
在806处,调整ADC的位分辨率以匹配目标性能水平。这可通过以下方式进行:对数字数据进行采样,计算数字数据的性能指标,将计算出的性能指标与目标性能水平进行比较,并通过控制信号来调整ADC的分辨率,例如,如下文结合图9所述。
在808处,ADC以调整后的位分辨率继续将模拟信号转换为数字数据,该调整后的位分辨率可高于或低于804处的位分辨率。应注意,在808处继续转换模拟信号并不会对已经在804处进行了转换的模拟信号进行重新转换,而是继续对传入的未转换的模拟输入流进行转换。
ADC的分辨率调整可在正常操作(例如任务模式)期间进行。这可使ADC能够适应不断变化的通道特性和/或环境变化,并有助于确保满足性能要求,同时节省功耗。因此,在正常操作期间,ADC输出的数字数据的位分辨率可随着时间而动态变化。
图9为示出用于控制ADC分辨率的示例方法900的流程图。方法900可由上述统计单元210执行,例如,以便如上文806处所述调整ADC的分辨率。
在902处,统计单元从ADC的数字数据输出中获取样本。对于交织ADC,对该ADC的每个子ADC输出的数字数据进行采样。
在904处,统计单元使用样本计算至少一个性能指标(例如,SNR和BER中的至少一个)。可分别为每个子ADC计算性能指标,也可一起为所有子ADC计算性能指标,或者两者都计算。例如,可使用结合图5和图6描述的SNR计算。
在906处,将计算出的性能指标与目标性能水平进行比较。如上所述,目标性能水平可以是固定的,也可以是可变的,并且可以单独适用于每个子ADC,也可以一起适用于所有子ADC,或者两者都适用。
如果性能指标表明ADC的性能处于目标性能水平(或在可接受的范围内,例如+/-10%),则无需调整ADC的分辨率,方法900可以结束。目标性能水平可定义一个目标性能范围,该范围可以足够大,以避免ADC分辨率过多改变,并避免无法满足目标性能水平的可能性。例如,如果将目标性能水平定义为单个目标值,则5位分辨率可能不足以满足目标性能,而6位分辨率可能超过目标性能,从而可能导致ADC分辨率在5位分辨率与6位分辨率之间反复变化。
如果性能指标表明ADC的性能不在目标性能范围内(例如,性能优于超过10%或差于超过10%),则在908处,统计单元输出控制信号以调整ADC的分辨率。控制信号可根据906处的比较结果生成。例如,如果性能指标表明ADC的性能优于目标性能水平,则控制信号可使ADC的分辨率降低。在一些示例中,目标性能水平也可称为目标性能范围,并且可以是一系列值,而不是单个目标值。
控制信号可用于通过控制由SAR ADC的比较器执行的比较次数来控制SAR ADC的位分辨率,例如,如上文结合图3和图4所述。
在一些示例中,方法900可周期性地、连续地或异步地执行(例如,通过事件触发)。
虽然上文可结合单个ADC输出描述方法900,但是方法900可用于控制交织ADC的子ADC的分辨率。在这种情况下,方法900可由单个统计单元针对该交织ADC的多个子ADC执行,或者方法900可由多个统计单元执行,每个统计单元控制相应子ADC的分辨率。
在上述示例中,性能指标可以是根据ADC的采样输出计算出的SNR和BER中的至少一个。例如,可计算BER以确定信道的最终误码状态,并且可考虑诸如预先前向纠错(forward error correction,FEC)BER和FEC解码失败等因素。另一方面,SNR与使用哪个FEC无关。因此,SNR可提供ADC性能的一般统计测量,并可与目标SNR进行比较,以便满足目标BER。此外,可针对交织ADC的每个子ADC计算SNR(在下文进一步讨论),这可提供更精确的性能控制。虽然SNR可提供所接收的符号功率与噪声功率的有用局部统计测量(例如,基于PAM-4符号的序列),但是BER可将子ADC作为一个群组提供评估,例如,通过提供对从每个子ADC通道解调的比特流的评估。除了单个交织ADC的要求之外,还可计算BER以确定要满足整个系统的目标BER要求所需的位数。虽然目标BER可以是系统的总体目标性能水平,但是可能需要大量时间来获得足够的样本以使计算出的BER具有统计意义和较高的置信度,特别是在信道性能较好的情况下。另外,有时可在所使用的不同数量的ADC位之间量化BER的提供。相比之下,SNR可在不同数量的ADC位之间提供较少量化(或更精细量化)的性能测量,并且通常可以更快地计算。通常,当考虑各个子ADC的性能时可使用SNR,并且可针对来自所有子ADC的总数据流计算BER。
在一些示例中,所公开的方法和系统可以仅用于在启动或系统重置期间控制ADC的位分辨率。在一些示例中,可以仅在常规操作(例如任务模式)期间控制ADC的位分辨率。在一些示例中,ADC的位分辨率可以在初始化/重置时控制,还可以在操作期间动态地控制。
本文描述的示例可适用于高端(以及非高端)的用于串行通信集成电路(integrated circuit,IC)的基于ADC的接收器,例如,用于计算、数据中心或交换/路由器系统。通常,这种系统的每个IC具有非常高的通道数。传统上,一种公共固定N位ADC设计被用于单个IC的所有通道。但是,在这些系统中,每个通道的损耗和每个通道的SNR往往有显著差异。因此,使用通常用于应对最坏情况下的通道的固定N位ADC意味着ADC对于一般链路被过度设计,导致功耗过多。例如,在通道数可以超过150个通道的交换/路由器基础设施IC中,可能只有25个通道需要7位分辨率,而较低分辨率(例如,5位分辨率)就可以满足剩余125个通道的要求。以7位分辨率操作的ADC与以5位分辨率操作的ADC之间的功耗差可以高达20mW。通过使用本文公开的示例,可将需要较低分辨率的125个通道的ADC分辨率设置为5位,与需要较高分辨率的25个通道无关。因此,总节能可约为125×20mW=2.5W。这表示IC级的显著节能。
虽然本发明通过特定顺序的步骤来描述方法和过程,但是可适当地省略或修改方法和过程的一个或多个步骤。适当时,一个或多个步骤可按照与所描述的顺序不同的顺序进行。
尽管本发明的至少一部分是根据方法进行描述的,但是本领域普通技术人员将理解,本发明还涉及用于执行所述方法的至少一些方面和特征的各种组件,无论其是硬件组件、软件还是这两者的任意组合。相应地,本发明的技术方案可通过软件产品的形式体现。合适的软件产品可存储在预先记录的存储设备或其它类似的非易失性或非瞬时性计算机可读介质中,例如,包括DVD、CD-ROM、USB闪存盘、可移动硬盘或其它存储介质。软件产品包括有形地存储在其上的指令,这些指令使处理设备(例如个人计算机、服务器或网络设备)能够执行本文公开的方法的示例。
在不脱离权利要求书的主题的情况下,本发明可以以其它特定形式来体现。所描述的示例性实施例在各方面都仅仅是示意性的,而不是限制性的。可以组合上述一个或多个实施例的选定特征以创建未明确描述的替代性实施例,应在本发明的范围内理解适用于这种组合的特征。
还公开了所公开范围内的所有值和子范围。此外,虽然本文公开和示出的系统、设备和过程可包括特定数量的元件/组件,但是可以修改系统、设备和装配组件以包括更多的或更少的此类元件/组件。例如,虽然所公开的任何元件/组件都可称为单数,但是可以修改本文公开的实施例以包括多个此类元件/部件。本文描述的主题旨在涵盖和包含所有合适的技术变化。
Claims (17)
1.一种用于动态控制模数转换器(analog-to-digital converter,ADC)的分辨率的系统,其特征在于,所述系统包括:
所述ADC,用于接收模拟输入信号并输出数字数据;以及
耦合到所述ADC的统计单元,用于获取输出信号的样本并向所述ADC传输控制信号以调整所述ADC的所述分辨率,所述控制信号由所述统计单元基于至少一个性能指标与目标性能水平的比较来生成,所述至少一个性能指标使用所述样本来计算;
所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据;并且所述统计单元从每个子ADC获取所述数字数据的样本,为每个子ADC计算至少一个性能指标,并传输所述控制信号以独立于其它子ADC调整每个子ADC的分辨率。
2.根据权利要求1所述的系统,其特征在于,所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据;并且所述统计单元从每个子ADC获取所述数字数据的样本,为所述子ADC计算群组性能指标,并传输所述控制信号以将所述子ADC作为一个群组来调整其分辨率。
3.根据权利要求1或2所述的系统,其特征在于,所述至少一个性能指标包括信噪比(signal-to-noise ratio,SNR)和误码率(bit error rate,BER)中的至少一个。
4.根据权利要求1或2所述的系统,其特征在于,所述ADC是具有分辨率的逐次逼近型ADC,所述控制信号通过控制由所述逐次逼近型ADC的比较器执行的比较次数来调整所述ADC的所述分辨率。
5.根据权利要求4所述的系统,其特征在于,还包括用于控制所述比较次数的分辨率控制电路,其中,所述分辨率控制电路用于:
对所述比较器执行的所述比较次数进行计数;以及
当所述比较器执行的所述比较次数达到所述控制信号指定的位分辨率时,停止所述比较器执行的比较。
6.一种收发器设备,其特征在于,包括:
发射器,用于传输输出信号;以及
接收器,用于在输入通道上接收模拟输入信号,所述接收器包括:
模数转换器(analog-to-digital converter,ADC),用于将所述模拟输入信号转换为数字数据;以及
耦合到所述ADC的统计单元,用于获取所述数字数据的样本并向所述ADC传输控制信号以调整所述ADC的分辨率,所述控制信号由所述统计单元基于至少一个性能指标与所述接收器的目标性能水平的比较来生成,所述至少一个性能指标使用所述样本来计算;
所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据;并且所述统计单元从每个子ADC获取所述数字数据的样本,为每个子ADC计算至少一个性能指标,并传输所述控制信号以独立于其它子ADC调整每个子ADC的分辨率。
7.根据权利要求6所述的设备,其特征在于,所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据;并且所述统计单元从每个子ADC获取所述数字数据的样本,为所述子ADC计算群组性能指标,并传输所述控制信号以将所述子ADC作为一个群组来调整其分辨率。
8.根据权利要求6或7所述的设备,其特征在于,所述至少一个性能指标包括信噪比(signal-to-noise ratio,SNR)和误码率(bit error rate,BER)中的至少一个。
9.根据权利要求8所述的设备,其特征在于,所述ADC是具有分辨率的逐次逼近型ADC,所述控制信号通过控制由所述逐次逼近型ADC的比较器执行的比较次数来调整所述ADC的所述分辨率。
10.根据权利要求9所述的设备,其特征在于,所述接收器还包括用于控制所述比较次数的分辨率控制电路,其中,所述分辨率控制电路用于:
对所述比较器执行的所述比较次数进行计数;以及
当所述比较器执行的所述比较次数达到所述控制信号指定的位分辨率时,停止所述比较器执行的比较。
11.一种用于动态调整模数转换器(analog-to-digital converter,ADC)的分辨率的方法,其特征在于,所述方法包括:
从输入通道接收模拟输入信号;
以第一位分辨率将模拟信号转换为数字数据;
调整所述ADC的分辨率以匹配目标性能水平;以及
以第二位分辨率继续转换所述模拟信号;
所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据,调整所述分辨率包括独立于其它子ADC调整每个子ADC的分辨率。
12.根据权利要求11所述的方法,其特征在于,调整所述ADC的分辨率包括:
以所述第一位分辨率获取所述数字数据的样本;
使用所述样本计算性能指标;
将所述计算出的性能指标与所述目标性能水平进行比较;以及
基于所述比较生成控制信号以调整所述ADC的所述分辨率。
13.根据权利要求11所述的方法,其特征在于,调整每个子ADC的所述分辨率以匹配每个子ADC的相应目标性能水平。
14.根据权利要求11-13中任一项所述的方法,其特征在于,所述ADC是具有多个子ADC的交织ADC,每个子ADC输出相应的数字数据,调整所述分辨率包括一起调整所述子ADC的所述分辨率。
15.根据权利要求14所述的方法,其特征在于,所述目标性能水平是群组目标性能水平。
16.根据权利要求15所述的方法,其特征在于,所述目标性能水平包括目标信噪比(signal-to-noise ratio,SNR)和目标误码率(bit error rate,BER)中的至少一个。
17.根据权利要求15或16所述的方法,其特征在于,所述ADC是逐次逼近型ADC,调整所述ADC的所述分辨率包括控制由所述逐次逼近型ADC的比较器执行的比较次数。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/495,572 | 2017-04-24 | ||
US15/495,572 US10009035B1 (en) | 2017-04-24 | 2017-04-24 | Dynamic control of ADC resolution |
PCT/CN2018/082765 WO2018196620A1 (en) | 2017-04-24 | 2018-04-12 | Dynamic control of adc resolution |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110546887A CN110546887A (zh) | 2019-12-06 |
CN110546887B true CN110546887B (zh) | 2021-06-15 |
Family
ID=62623998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880026975.8A Active CN110546887B (zh) | 2017-04-24 | 2018-04-12 | Adc分辨率的动态控制 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10009035B1 (zh) |
EP (1) | EP3613146A4 (zh) |
CN (1) | CN110546887B (zh) |
WO (1) | WO2018196620A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018006972A1 (en) * | 2016-07-08 | 2018-01-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Ti adc circuit |
US10230384B2 (en) | 2016-12-09 | 2019-03-12 | Rambus Inc. | Variable resolution digital equalization |
KR20220052797A (ko) | 2020-10-21 | 2022-04-28 | 에스케이하이닉스 주식회사 | 이미지 센서 및 아날로그-디지털 변환기 |
US11133812B1 (en) * | 2020-10-26 | 2021-09-28 | Huawei Technologies Co., Ltd. | Asynchronous SAR ADC using two-stage comparator having separate resets |
CN112529171B (zh) * | 2020-12-04 | 2024-01-05 | 中国科学院深圳先进技术研究院 | 一种存内计算加速器及其优化方法 |
WO2024060267A1 (en) * | 2022-09-24 | 2024-03-28 | Huawei Technologies Co., Ltd. | Methods and apparatuses for adapting configurations for converting between analog and digital signals |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5122800A (en) * | 1989-01-26 | 1992-06-16 | Harald Philipp | Variable successive approximation converter |
US6509853B2 (en) * | 2000-09-15 | 2003-01-21 | Hypres, Inc. | Subranging technique using superconducting technology |
US7286072B2 (en) * | 2005-02-15 | 2007-10-23 | Sanyo Electric Co., Ltd. | Analog-to digital converter and analog-to digital conversion apparatus |
US8582694B2 (en) * | 2007-04-30 | 2013-11-12 | Scott R. Velazquez | Adaptive digital receiver |
US8412142B2 (en) * | 2009-04-09 | 2013-04-02 | Broadcom Corporation | Multiple frequency band information signal universal front end with adjustable ADC(s) |
US8320844B2 (en) * | 2009-07-17 | 2012-11-27 | Broadcom Corporation | Configurable transceiver integrated circuit |
WO2011051763A1 (en) * | 2009-10-29 | 2011-05-05 | Arctic Silicon Devices, As | Calibration scheme for analog-to-digital converter |
US9030342B2 (en) * | 2013-07-18 | 2015-05-12 | Analog Devices Global | Digital tuning engine for highly programmable delta-sigma analog-to-digital converters |
US9525428B2 (en) * | 2014-12-17 | 2016-12-20 | Analog Devices, Inc. | Randomly sampling reference ADC for calibration |
CN104506195B (zh) * | 2014-12-25 | 2018-04-17 | 北京兆易创新科技股份有限公司 | 一种分辨率可配置逐次逼近型模数转换器 |
-
2017
- 2017-04-24 US US15/495,572 patent/US10009035B1/en active Active
-
2018
- 2018-04-12 CN CN201880026975.8A patent/CN110546887B/zh active Active
- 2018-04-12 EP EP18791019.5A patent/EP3613146A4/en active Pending
- 2018-04-12 WO PCT/CN2018/082765 patent/WO2018196620A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
EP3613146A4 (en) | 2020-05-06 |
WO2018196620A1 (en) | 2018-11-01 |
CN110546887A (zh) | 2019-12-06 |
US10009035B1 (en) | 2018-06-26 |
EP3613146A1 (en) | 2020-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110546887B (zh) | Adc分辨率的动态控制 | |
EP2420000B1 (en) | Digital-to-analog conversion circuit | |
US8576103B2 (en) | Rollover operative digital to analog converter (DAC) | |
US7696915B2 (en) | Analog-to-digital converter having reduced number of activated comparators | |
KR20180122367A (ko) | 교대 비교기를 갖는 adc의 dc 오프셋 보정 | |
KR101681948B1 (ko) | 클럭 딜레이를 이용한 아날로그-디지털 변환장치 및 변환방법 | |
US20130241755A1 (en) | Timing calibration circuit for time-interleaved analog-to-digital converter and associated method | |
Palermo et al. | Analog-to-digital converter-based serial links: An overview | |
US7161523B1 (en) | Systems and methods for a self-organizing analog-to-digital converter | |
US9584145B1 (en) | Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter | |
US20140077982A1 (en) | Delta Modulator | |
Tabasy et al. | A 6b 10gs/s ti-sar adc with embedded 2-tap ffe/1-tap dfe in 65nm cmos | |
EP3509220A1 (en) | Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator | |
US20100194616A1 (en) | Systems and Methods for Synchronous, Retimed Analog to Digital Conversion | |
US8022855B2 (en) | Analog/digital converter | |
CN110690902A (zh) | 一种基于随机截断的时间交织adc失配优化方法 | |
US9722623B1 (en) | Analog-to-digital converter with dynamic element matching | |
CN117879597A (zh) | 用于数/模转换器的数字预失真方法及设备 | |
US20060114140A1 (en) | Two step flash analog to digital converter | |
CN106330185A (zh) | 一种基于极值函数的采样时间失配校正方法 | |
Tabasy et al. | A 6b 1.6 GS/s ADC with redundant cycle 1-tap embedded DFE in 90nm CMOS | |
CN112436915B (zh) | 一种sysref建立时间及保持时间的检测系统 | |
TWI777464B (zh) | 訊號轉換裝置與訊號轉換方法 | |
US11569830B1 (en) | Transition aware dynamic element matching | |
KR20200082099A (ko) | 시분할 아날로그-디지털 변환기의 타임 스큐 보상 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |