CN110546494B - 用于形成设置在传感器上方的孔的方法 - Google Patents

用于形成设置在传感器上方的孔的方法 Download PDF

Info

Publication number
CN110546494B
CN110546494B CN201880027484.5A CN201880027484A CN110546494B CN 110546494 B CN110546494 B CN 110546494B CN 201880027484 A CN201880027484 A CN 201880027484A CN 110546494 B CN110546494 B CN 110546494B
Authority
CN
China
Prior art keywords
etching
dielectric structure
layer
oxide layer
sensor pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880027484.5A
Other languages
English (en)
Other versions
CN110546494A (zh
Inventor
P.瓦戈纳
J.欧文斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Life Technologies Corp
Original Assignee
Life Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Life Technologies Corp filed Critical Life Technologies Corp
Publication of CN110546494A publication Critical patent/CN110546494A/zh
Application granted granted Critical
Publication of CN110546494B publication Critical patent/CN110546494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only

Abstract

一种用于形成提供通向传感器垫的通路的孔的方法，所述方法包括：在设置在所述传感器垫上方的介电结构上方对第一光致抗蚀剂层图案化；将第一通路蚀刻到所述介电结构中和所述传感器垫上方，所述第一通路具有第一特征直径；在所述介电结构上方对第二光致抗蚀剂层图案化；以及将第二通路蚀刻在所述介电结构上方和所述传感器垫上方。所述第二通路具有第二特征直径。所述第一通路和所述第二通路重叠。所述第一特征直径与所述第二特征直径的直径比不大于0.7。所述第一通路暴露出所述传感器垫。所述第二通路的底部深度小于所述第一通路的底部深度。

Description

用于形成设置在传感器上方的孔的方法
相关申请的交叉引用
本申请要求2017年4月4日提交的美国临时申请No.62/481,610的权益，所述美国临时申请的全部内容以引用方式并入本文。
技术领域
本公开总体上涉及用于在半导体器件上方形成孔的方法。
背景技术
化学过程检测当中已用到多种类型的化学装置。其中一类是化学敏感的场效应晶体管(chemFET)。chemFET包括由沟道区分隔的源极和漏极，以及耦合至所述沟道区的化学敏感区。所述chemFET的操作基于敏感区内电荷变化所引起的沟道电导的调制，所述变化之致因在于附近发生的化学反应。所述沟道电导的调制改变chemFET的阈值电压，其可以得到测量以检测或确定所述化学反应之特征。例如，可以通过对源极和漏极施加适当的偏置电压，并测量流经chemFET的所得电流来测量阈值电压。在另一实例中，可以通过驱动已知电流穿过chemFET并测量源极或漏极处的所得电压来测量阈值电压。
离子敏感场效应晶体管(ISFET)是一种在敏感区包含离子敏感层的chemFET。在分析物溶液中，离子的存在会改变离子敏感层与分析物溶液之间的界面处的表面电位，这是例如由于分析物溶液中存在的离子引起表面电荷基团质子化或去质子化所致。ISFET敏感区表面电位的变化会影响装置的阈值电压，其可以得到测量以指示溶液中离子的存在或浓度。ISFET阵列可用于根据反应期间存在、生成或使用之离子检测结果，监测化学反应，如DNA测序反应。更一般地说，可使用chemFET或其他类型化学装置的大型阵列，以检测及测量各类过程中多种分析物(例如，氢离子、其他离子、化合物等)的静态或动态量或浓度。例如，该过程可以是生物或化学反应、细胞或组织培养，或者监测神经活性、核酸测序等。
在大型化学装置阵列之操作中所出现的问题是传感器输出信号对噪音的敏感性。具体而言，噪音影响下游信号处理的准确度，所述下游信号处理用以确定由所述传感器测得的化学或生物过程之特征。因此理想情况是提供包括低噪音化学装置之装置，以及制造此类装置之方法。
附图说明
对于本领域技术人员而言，通过参考附图，可以更好地理解本公开内容，并且可清楚了解本公开的多个特征和优点。
图1包括示例性系统(其包括传感器阵列)的图示。
图2包括示例性传感器和相关联的孔的图示。
图3包括用于制备测序装置的示例性方法的图示。
图4是描述示例性系统的框图。
图5、图6、图7、图8、图9、图10和图11包括用于形成微孔的过程期间的示例性工件的图示。
图12、图13、图14、图15、图16、图17和图18包括用于形成微孔的过程中的示例性步骤的图示。
在不同的附图中使用相同的参考标记指示相似或相同的项。
具体实施方式
在一个示例性实施例中，一种装置包括设置在传感器阵列上方的介电结构。所述介电结构限定微孔，所述微孔包括：第一通路，所述第一通路暴露出传感器的传感器垫；以及第二通路，所述第二通路与第一通路重叠，并且第二通路的特征直径大于第一通路的特征直径。第一通路和第二通路一起形成微孔。在使用中，微孔可以提供从本体溶液贯通至传感器垫的流体路径。具体地，可以使用由第一通路暴露出的传感器垫表面来测量与微孔内发生的反应相关联的反应物或反应副产物。任选地，可以在微孔的第一通路或第二通路内设置共形金属涂层(诸如钛涂层)，将传感器表面延伸至孔的表面上方。任选地，介电结构具有多于一个层。例如，介电结构可以具有氧化硅层，诸如高密度等离子体化学气相沉积的二氧化硅层。此外，介电结构可以具有氮化物层，诸如氮化硅层。在又一实例中，介电结构可以具有氧化硅层，诸如原硅酸四乙酯(TEOS)沉积的二氧化硅层。
在一个实例中，传感器的传感器垫设置在介电结构内。所述介电结构可以具有单一层，诸如高密度等离子体化学气相沉积的二氧化硅。在另一实例中，介电结构可以具有多层结构，诸如围绕传感器垫形成的氧化硅层、设置在氧化硅层上方的氮化硅层以及设置在氮化硅层上方的氧化硅层(诸如使用TEOS形成的层)。可以对光致抗蚀剂图案化以限定开口，并且可以蚀刻介电结构以形成具有与开口相关联的特征直径的第一通路。如本文所用，特征直径是横截面积的四倍除以pi的平方根(即，sqrt(4A/pi))。在一个实例中，可以穿过介电结构部分地蚀刻第一通路。在另一实例中，可以穿过介电结构蚀刻第一通路以暴露出传感器垫的表面。可以从工件上除去并清洁第一光致抗蚀剂层，并且可以形成第二光致抗蚀剂层并对其图案化以限定第二开口，所述第二开口的特征直径大于第一开口的特征直径。可以蚀刻介电结构以形成第二通路，所述第二通路与第一通路重叠并且穿过介电结构部分地形成。第二通路不延伸至暴露出传感器垫。任选地，在形成第二光致抗蚀剂层之前，在介电结构上方以及至少部分地在第一通路内形成底部抗反射涂层。可以从工件清洁第二光致抗蚀剂层以及任选地，底部抗反射涂层(BARC)。在又一实例中，可以例如通过溅射或沉积来在第一通路和第二通路内形成共形金属层。可以从围绕第二通路的间隙区域除去共形金属涂层。第一通路和第二通路可以限定微孔。
所述装置(其包括介电层，所述介电层限定由第一通路和第二通路形成的微孔并暴露出传感器垫)特别适用于检测化学反应和副产物(诸如响应于核苷酸掺入而检测氢离子的释放)、适用于基因测序以及其他应用。在一个特定实施例中，一种测序系统包括其中设置有感测阵列的流动池，包括与感测阵列电子流通的通信电路并且包括与流动池流体连通的容器和流体控件。在一个实例中，图1示出了流动池100的展开的剖视图，并且示出了流动腔106的一部分。试剂流108流过微孔阵列102的表面，其中试剂流108流过微孔阵列102的微孔的开口端。微孔阵列102和传感器阵列105可以一起形成集成单元，所述集成单元形成流动池100的下壁(或底板)。参考电极104可以流体耦合至流动腔106。此外，流动池盖130封装流动腔106以将试剂流108容纳在受限区域内。
图2示出了微孔201和传感器214的展开图，如图1的110所示。微孔的体积、形状、长宽比(如基部宽-孔深比)和其他尺寸特征可以基于发生的反应的性质以及采用的试剂、副产物或标签技术(如果有的话)来选择。传感器214可以是化学场效应晶体管(chemFET)，更具体地是离子敏感FET(ISFET)，其中浮栅218的传感器板220任选地通过钝化层216与微孔内部隔离。传感器214可以响应于与传感器板220相对的钝化层216上存在的电荷224的量(并生成与之相关的输出信号)。电荷224的变化可以导致chemFET的源极221和漏极222之间的电流发生变化。继而，chemFET可以直接用于提供基于电流的输出信号，也可以利用附加电路间接地用于提供基于电压的输出信号。反应物、洗涤溶液及其他试剂可以通过扩散机制240进出微孔。
在一个实施例中，在微孔201中进行的反应可以是用于识别或确定目标分析物的特征或性质的分析反应。此类反应可以直接或间接生成会影响与传感器板220相邻的电荷的量的副产物。如果此类副产物产生的量较少或快速衰减或者与其他成分反应，那么可能同时分析微孔201中相同分析物的多个拷贝以便增强生成的输出信号。在一个实施例中，分析物的多个拷贝可以在沉积到微孔201中之前或之后附加到固相载体212。固相载体212可以是微粒、纳米粒子、珠粒、固体或含凝胶的多孔物等。为简化并易于解释，在本文中亦将固相载体212称为颗粒。对于核酸分析物，可以通过滚环扩增(RCA)、指数RCA、或类似技术形成多个连贯的拷贝以产生扩增子，而无需固态载体。
具体地，固相载体可以包括多核苷酸的拷贝。在图3所示的一个特定实例中，在测序技术期间，聚合物颗粒可以用作多核苷酸的载体。例如，此类亲水性颗粒可以固定多核苷酸以使用荧光测序技术进行测序。在另一实例中，亲水性颗粒可以固定多核苷酸的多个拷贝以使用离子感测技术进行测序。另选地，上述处理可以改善聚合物基质与传感器阵列表面的结合。聚合物基质可以捕获分析物，诸如用于测序的多核苷酸。
一般来讲，可以将聚合物颗粒处理为包括生物分子，所述生物分子包括核苷、核苷酸、核酸(寡核苷酸和多核苷酸)、多肽、糖、多糖、脂质或其衍生物或类似物。例如，聚合物颗粒可以结合或附加至生物分子。生物分子的末端或任何内部部分可以结合或附加至聚合物颗粒。聚合物颗粒可以使用连接化学结合或附加至生物分子。连接化学包括共价键或非共价键，所述共价键或非共价键包括离子键、氢键、亲和键、偶极-偶极键、范德华键和疏水键。连接化学包括结合配偶体之间的亲和力，例如以下各项之间：抗生物素蛋白部分与生物素部分；抗原表位与其抗体或其免疫反应片段；抗体与半抗原；地高辛部分与抗地高辛抗体；荧光素部分与抗荧光素抗体；操纵子与抑制子；核酸酶与核苷酸；凝集素与多糖；类固醇与类固醇结合蛋白；活性化合物与活性化合物受体；激素与激素受体；酶与底物；免疫球蛋白与蛋白A；或者寡核苷酸或多核苷酸与其对应的补体。
如图3所示，可以将多个聚合物颗粒304与多个多核苷酸302一起放置在溶液中。多个颗粒304可以被激活或以其他方式准备与多核苷酸302结合。例如，颗粒304可以包括与多个多核苷酸302的多核苷酸的一部分互补的寡核苷酸。在另一实例中，可以使用诸如生物素-链霉亲和素结合的技术用靶多核苷酸304对聚合物颗粒304进行改性。
在一个特定实施例中，亲水性颗粒和多核苷酸进行聚合酶链反应(PCR)扩增或重组酶聚合酶扩增(RPA)。例如，分散相液滴306或308作为乳液的一部分形成，并且可以包括亲水性颗粒或多核苷酸。在一个实例中，以相对于彼此的低浓度和比率提供多核苷酸302和亲水性颗粒304，使得单个多核苷酸302可能与单个亲水性颗粒304驻留在相同的分散相液滴内。其他液滴(诸如液滴308)可以包含单个亲水颗粒而不包含多核苷酸。每个液滴306或308可以包含酶、核苷酸、盐或足以促进多核苷酸的复制的其他组分。
在一个特定实施例中，诸如聚合酶的酶存在于、结合到或紧密接近分散相液滴的亲水性颗粒或水凝胶颗粒。在一个实例中，聚合酶存在于分散相液滴中以促进多核苷酸的复制。本文所描述的方法中可使用多种核酸聚合酶。在一个示例性实施例中，聚合酶可以包括酶、片段或其次单元，其可以催化多核苷酸的复制。在另一个实施例中，聚合酶可以是天然存在的聚合酶、重组聚合酶、突变体聚合酶、变体聚合酶、融合或以其他方式工程化的聚合酶、化学改性的聚合酶、合成分子或其类似物、其衍生物或其片段。
在PCR或RPA之后，形成诸如颗粒310的颗粒，其可以包括亲水性颗粒312和多核苷酸的多个拷贝314。虽然多核苷酸314示出为在颗粒310的表面上，但多核苷酸可以在颗粒310内延伸。相对于水具有低聚合物浓度的水凝胶和亲水颗粒可以在颗粒310的内部和整个颗粒上包括多核苷酸片段，或者多核苷酸可以存在于孔隙和其他开口中。具体地，颗粒310可以允许用于监测反应的酶、核苷酸、引物和反应产物的扩散。每个颗粒有大量的多核苷酸会产生更好的信号。
在实施例中，可以收集并洗涤来自破乳过程的聚合物颗粒以准备进行测序。可以通过使生物素部分(例如，连接至扩增的多核苷酸模板，所述扩增的多核苷酸模板附加至聚合物颗粒)与抗生物素蛋白部分接触，并与缺乏生物素化模板的聚合物颗粒分离来进行收集。可以对所收集的携带双链模板多核苷酸的聚合物颗粒进行变性以得到单链模板多核苷酸以便测序。变性步骤可以包括用碱(例如，NaOH)、甲酰胺或吡咯烷酮进行处理。
在一个示例性实施例中，颗粒310可以用于测序装置中。例如，测序装置316可以包括孔318的阵列。如上所述，可以用包含磺酸的洗涤溶液处理测序装置316。可以将颗粒310放置在孔318内。
在一个实例中，可以将引物添加到孔318中，或者可以在将颗粒310预先放置在孔318中之前将其预先暴露于引物。具体地，颗粒310可以包括结合引物。引物和多核苷酸形成核酸双链体，所述核酸双链体包括与引物杂交的多核苷酸(例如，模板核酸)。核酸双链体是至少部分双链的多核苷酸。可以将酶和核苷酸提供给孔318以促进可检测的反应，诸如核苷酸掺入。
可以通过检测核苷酸添加来进行测序。可以使用诸如荧光发射法或离子检测法的方法来检测核苷酸添加。例如，可以将一组荧光标记的核苷酸提供给系统316，并且可以迁移至孔318。激发能量也可以被提供给孔318。当核苷酸被聚合酶捕获并添加到延伸引物的末端时，核苷酸的标记会发出荧光，表明添加了哪种类型的核苷酸。
在一个替代实例中，可以顺序地加入包含单一类型核苷酸的溶液。响应于核苷酸添加，孔318的局部环境内的pH可以发生变化。可以通过离子敏感场效应晶体管(ISFET)检测pH的这种变化。这样，pH的变化可以用于生成指示与颗粒310的多核苷酸互补的核苷酸的顺序的信号。
具体地，一种测序系统可以包括设置在离子传感器(诸如场效应晶体管(FET))的传感器垫上方的一个或多个孔。在实施例中，一种系统包括装载到设置在离子传感器(例如，FET)的传感器垫上方的一个孔中的一个或多个聚合物颗粒，或者装载到设置在离子传感器(例如，FET)的传感器垫上方的多个孔中的一个或多个聚合物颗粒。在实施例中，FET可以是chemFET或ISFET。“chemFET”或化学场效应晶体管包括充当化学传感器的一种类型的场效应晶体管。chemFET的结构模拟MOSFET晶体管，其中栅电极上的电荷通过化学过程施加。“ISFET”或离子敏感场效应晶体管可以用于测量溶液中的离子浓度；当离子浓度(诸如H+)发生变化时，通过晶体管的电流会相应地变化。
在实施例中，FET可以是FET阵列。本文所使用的“阵列”是诸如传感器或孔的元件的平面布置。阵列可以是一维或二维的。一维阵列可以是在第一维中具有一列(或一行)元素并且在第二维中具有多列(或多行)的阵列。第一维和第二维中的列(或行)数可以相同也可以不同。FET或阵列可以包括102、103、104、105、106、107或更多FET。
在实施例中，可以在FET传感器阵列上方制造一个或多个微流体结构以抑制或限制生物或化学反应。例如，在一个实施方式中，微流体结构可以配置为设置在阵列的一个或多个传感器上方的一个或多个孔(或微孔、或反应腔、或反应孔，因为这些术语在本文中可互换使用)，使得其上方设置有给定孔的一个或多个传感器可以检测并测量给定孔中分析物的存在情况、含量或浓度。在实施例中，FET传感器和反应孔可以有1:1的对应关系。
返回图3，在另一实例中，孔阵列的孔318可以可操作地连接至测量装置。例如，对于荧光发射法，孔318可以可操作地耦合至光检测装置。在离子检测的情况下，孔318的下表面可以设置在离子传感器(诸如场效应晶体管)的传感器垫上方。
涉及经由检测核苷酸掺入的离子副产物进行测序的一个示例性系统是IonTorrent PGMTM或ProtonTM测序仪(Life Technologies)，其是基于离子的测序系统，通过检测作为核苷酸掺入的副产物而产生的氢离子来对核酸模板进行测序。通常，氢离子作为聚合酶模板依赖性核酸合成期间发生的核苷酸掺入的副产物而释放。Ion Torrent PGMTM或ProtonTM测序仪通过检测核苷酸掺入的氢离子副产物来检测核苷酸掺入。Ion TorrentPGMTM或ProtonTM测序仪可以包括多个待测序的模板多核苷酸，各个模板设置在阵列中的相应的测序反应孔内。阵列的孔可以各自耦合到至少一个离子传感器，其可以检测作为核苷酸掺入的副产物产生的H+离子的释放或溶液pH的变化。离子传感器包括耦合至离子敏感检测层的场效应晶体管(FET)，其可以感测H+离子的存在或溶液pH的变化。离子传感器可提供指示核苷酸掺入的输出信号，其可被表示为量值与相应孔或反应腔中的H+离子浓度相关的电压变化。不同的核苷酸类型可以连续地流入反应室，并且可以通过聚合酶按模板序列确定的顺序掺入延伸引物(或聚合位点)。每个核苷酸掺入可以伴随反应孔中H+离子的释放，伴随着局部pH的变化。H+离子的释放可以由传感器的FET记录，其产生指示核苷酸掺入发生的信号。未在特定核苷酸流动期间掺入的核苷酸可能不会产生信号。来自FET的信号的幅度也可以与掺入延伸核酸分子中的特定类型核苷酸的数目相关，从而允许解析均聚物区域。因此，在测序仪运行期间，多核苷酸流入反应腔以及跨越多个孔或反应腔的掺入监测可允许仪器同时解析许多核酸模板的序列。
图4概略地示出了采用阀门来例如执行基于pH的核酸测序的系统。装置的每个电子传感器生成取决于参考电压的值的输出信号。流体回路使得多种试剂能够递送至反应腔。
在图4中，系统400(其包含流体回路402)通过入口连接至至少两个试剂贮存器(404、406、408、410或412)、连接至废物贮存器420、以及通过将流体节点430连接至生物传感器434的入口438以便进行流体连通的流体路径432连接至生物传感器434。来自贮存器(404、406、408、410或412)的试剂可以通过多种方法(包括压力、泵(诸如注射泵)、重力进料等)驱动至流体回路402，并且可以通过阀门414的控制来选择。来自流体回路402的试剂可以通过阀门414来驱动，所述阀门接收从控制系统418到废物容器420的信号。来自流体回路402的试剂也可以通过生物传感器434驱动到废物容器436。控制系统418包括用于阀门的控制器，所述控制器生成用于经由电气连接416进行打开或关闭的信号。
控制系统418还包括用于系统的其他部件的控制器，诸如通过电连接422与之连接的洗涤溶液阀424、以及参考电极428。控制系统418还可以包括用于生物传感器434的控制和数据采集功能。在一种操作模式下，在控制系统418的程序控制下，流体回路402将所选定的一系列试剂1、2、3、4或5递送至生物传感器434，使得在所选定试剂流之间，灌注且洗涤流体回路402，并且洗涤生物传感器434。进入生物传感器434的流体通过出口440排出，并经由夹管阀调节器444的控制而沉积在废物容器436中。阀门444与生物传感器434的传感器流体输出440流体连通。
图5、图6、图7、图8、图9、图10和图11示出了用于形成微孔的过程期间的工件。例如，如图5所示，工件500包括介电结构502，所述介电结构沉积在具有感测表面506的传感器垫504上方并围绕传感器垫。介电结构502可以具有多于一个层。例如，所示出的介电结构502包括高密度等离子体化学气相沉积的二氧化硅层508、沉积在二氧化硅层508上方的氮化硅层510、以及沉积在氮化硅层510上方的TEOS氧化硅层512。任选地，介电结构可以由单个氧化硅层、单个氮化硅层或一个氧化硅层和一个氮化硅层形成。光致抗蚀剂层514可以设置在介电结构502上方并且可以图案化以限定定位在传感器垫504上方的光致抗蚀剂开口516。
可以蚀刻工件以形成至少部分地穿过传感器垫504上方的介电结构502的第一通路。例如，如图6所示，蚀刻工件600以限定至少部分地穿过介电结构502的第一通路618。在所示的实例中，第一通路618延伸穿过氧化硅层512。另选地，第一通路618可以延伸到氮化硅层510中或至少部分地延伸到高密度等离子体化学气相沉积的二氧化硅层508中。如图所示，第一通路618并不延伸穿过介电结构到达传感器垫表面506。另选地，可以蚀刻第一通路618以接触传感器垫504的表面506。
可以通过湿法蚀刻或等离子体蚀刻来实现蚀刻。在一个实例中，蚀刻包括在化学物质上对正被蚀刻的层具有选择性的等离子体蚀刻。
第一通路618可以具有特征直径。在一个实例中，第一通路618的特征直径可以在0.05μm至0.5μm的范围内，诸如在0.1μm至0.4μm的范围内、或在0.20μm至0.35μm的范围内。
图7示出了在例如用富氧等离子体或溶剂对光致抗蚀剂层514进行灰化和清洁之后的工件700。如图8所示，工件800包括具有光致抗蚀剂开口822的光致抗蚀剂层820图案。开口822设置在第一入口618上方和传感器垫504上方，并且当从顶视图观察时，所述开口与第一通路618和传感器垫504至少部分地重叠。在一个特定实例中，开口822与第一通路618的轴线同心。
可以将第二通路蚀刻到工件800中，从而得到图9所示的工件900。在
第一通路618在第一蚀刻工艺之后并不延伸贯通至介电结构502以暴露出传感器垫504的实例中，第一通路618可以延伸以接触传感器垫504的表面506，从而在第二通路924和传感器垫表面506之间形成延伸的第一通路926。在所示的实例中，第二通路924延伸穿过介电结构502，但并不到达传感器垫表面506。例如，第二通路924可以延伸穿过低温氧化硅层512，任选地穿过氮化硅层510，并且可以部分地延伸到高密度氧化硅层508中。
第二通路924的特征直径可以在0.4μm至3.0μm的范围内，诸如在0.4μm至2.1μm的范围内、在0.4μm至1.6μm的范围内、在0.5μm至1.1μm的范围内或在0.6μm至0.8μm的范围内。具体地，第一通路的特征直径与第二通路的特征直径之间的直径比可以在0.01至0.7的范围内。例如，定义为第一通路的特征直径与第二通路的特征直径的比的直径比可以在0.05至0.6的范围内，诸如在0.1至0.6的范围内、或在0.3至0.6的范围内。
图10示出了在光致抗蚀剂层820的灰化和清洁之后的工件1000。例如，可以对工件进行氧等离子体处理，接着进行蒸气氟化氢处理，并用诸如N-甲基吡咯烷酮(NMP)的溶剂清洁。如图所示，延伸的第一通路926和第二通路924形成微孔1040。
任选地，如图11所示，可以将共形金属层1132沉积到由第一通路926和第二通路924形成的微孔1040中。例如，可以对诸如钛、钨、金、银、钽、锆、铝、铜、铪或其组合的金属进行溅射、沉积或其组合以在微孔1040的表面上方形成共形涂层1132。可以从间隙区域1130除去共形金属涂层1132。例如，孔1040可以填充有聚酰亚胺，接着对来自间隙空间1130的聚酰亚胺和金属两者进行化学机械抛光。可以任选地通过溶剂、氧等离子体工艺、附加溶剂浴或其组合来除去聚酰亚胺。
在图12所示的另一实例中，工件1200包括沉积在具有传感器表面1206的传感器垫1204上方的介电结构1202。介电结构1202可以由一个或多个层形成。在示出的实例中，介电结构1202包括高密度等离子体化学气相沉积的二氧化硅层1208、沉积在二氧化硅层1208上方的氮化硅层1210、以及沉积在氮化硅层1210上方的氧化硅层1212。可以形成光致抗蚀剂层1214并对其图案化以限定光致抗蚀剂开口1216。然后可以蚀刻介电结构1202以形成第一通路1218，所述第一通路延伸穿过介电结构1202以暴露出传感器表面1206。第一通路1218可以具有上述相对于第一通路618的特征直径。蚀刻可以包括湿法蚀刻或等离子体蚀刻。具体地，蚀刻包括等离子体蚀刻。
如图13所示，可以从表面清洁光致抗蚀剂层1214，留下介电结构1202，所述介电结构限定第一通路1218，所述第一通路暴露出传感器垫表面1206。
如图14所示，可以在介电结构1202上方形成底部抗反射涂层(BARC)1420，并且可以在底部抗反射涂层(BARC)1420上方形成光致抗蚀剂层1422。可以对光致抗蚀剂层1422以及任选地BARC层1420图案化，以限定光致抗蚀剂开口1424。BARC层1420至少部分地沉积到第一通路1218中。从顶视图来看，光致抗蚀剂开口1424可以与第一通路1218和传感器垫1204重叠。具体地，光致抗蚀剂开口1424可以与第一通路1218的轴线同心。
如图15所示，可以将第二通路1526蚀刻到介电结构1202中。例如，可以使用等离子体蚀刻来蚀刻第二通路1526。BARC层1420的至少一部分保留在第一通路1218中，潜在地保护传感器垫表面1206免于暴露于第二通路1526的等离子体蚀刻。
第二通路1526可以具有与相对于上述第二通路924的上述特征直径类似的特征直径。此外，第一通路1218的特征直径与第二通路1526的特征直径的直径比可以具有相对于上述第一通路618和第二通路924的上述直径比。
如图16所示，可以从表面清洁光致抗蚀剂层1422和BARC层1420。例如，可以使用氧等离子体、蒸气氟化氢处理、NMP溶剂或其组合来清洁所述层。第一通路1218和第二通路1526形成孔1640。
在图17所示的又一实例中，可以将共形金属涂层1732沉积到由第一通路1218和第二通路1526形成的孔1640中。例如，可以使用溅射或气相沉积或其组合来沉积金属层，接着提供保护性聚合物涂层并进行化学机械抛光以从间隙区域1730除去金属层。
可以使用溶剂处理、等离子体灰化方法或其组合来除去聚合物涂层。在图18所示的替代实例中，聚合物涂层可以保留在孔中的适当位置，同时在介电结构1202上方沉积附加介电结构1834。例如，可以使用等离子体增强化学气相沉积(PECVD)在介电层1202上方沉积附加氧化物层1834。可以在氧化物层1834上方形成光致抗蚀剂，并且可以对光致抗蚀剂层图案化，以限定与第一通路和第二通路重叠的另外的开口。可以穿过氧化物层1832蚀刻附加通路，以提供与第二通路1526流体连通的第三通路1836。可以使用溶剂喷雾、氧等离子体灰化、NMP浴或其组合将第二通路1526和第一通路1218中的保护性聚合物与光致抗蚀剂层一起除去。虽然相对于图12至图17中所示的过程描述了附加氧化物层1832的形成，但也可以在图5至图11所示的过程之后形成这个层。
第三通路1836的特征直径可以在0.4μm至3μm的范围内，诸如在0.4μm至2.1μm的范围内、在0.4μm至1.6μm的范围内、在0.5μm至1.1μm的范围内、或者在0.6μm至0.8μm的范围内。第三通路1836的特征直径可以类似于第二通路1526的特征直径。在另一实例中，第三通路1836的特征直径可以小于第二通路1526的特征直径。
上述方法实现了期望的技术优势。可以选择蚀刻化学以蚀刻氧化硅和氮化物，同时对光致抗蚀剂的影响最小。此外，蚀刻第二通路进行到孔的期望深度而不是传感器表面的深度。光致抗蚀剂可以更好地耐受这种蚀刻工艺。另外，当使用BARC层时，在第二蚀刻工艺期间并不暴露出传感器垫。
应注意，在一般说明或实例中并不需要上述的所有活动，可能无需特定活动的一部分，并且除上述的那些活动之外，还可执行一种或多种其他活动。另外，列出活动的顺序不一定是执行它们的顺序。
在前述说明书中，已参考具体实施例对概念进行了描述。然而，本领域技术人员应当理解，在不脱离如下文权利要求书中所述本发明之范围的情况下，可做出各种修改和变化。因此，说明书和附图被视为例示性的而非限制性的，并且拟将所有此类修改包括在本发明之范围内。
如本文所用，术语“由……构成”“包含”“包括”“具有”“有”或它们的任何其他变型旨在涵盖非排他性的包含之意。例如，包含一系列特征的工艺、方法、物品或装置不一定仅局限于那些特征，而是可包括未明确列出的或此类工艺、方法、物品或装置所固有的其他特征。另外，除非明确相反地陈述，否则“或”是指包括性的或而不是排他性的或。例如，以下任一项符合条件A或B：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A和B均为真(或存在)。
另外，采用“一”或“一个”描述本文所述的元件和组件。此举仅为方便起见，并且为本发明之范围赋予一般含义。此描述应被理解为包括一个或至少一个，并且单数也包括复数，除非其明显具有其他含义。
上文已经针对具体的实施例描述了益处、其他优点和问题解决方案。然而，这些益处、优点、问题解决方案和能够产生任何益处、优点或解决方案或使其更加显著的任何特征并不构成任意或全部的所述权利要求之关键特征、所需特征或主要特征。
在阅读本说明书之后，技术人员将理解，为清楚起见，本文在独立实施例的背景下描述的某些特征也可能在单个实施例中以组合方式提供。相反地，为了简洁起见，在单个实施例的背景下描述的各种特征也可能独立地或以任意子组合的方式来提供。此外，对范围中所述值的引用包括该范围内的各个或每个值。

Claims (20)

1.一种用于形成提供通向传感器垫的通路的孔的方法，所述方法包括：
在设置在所述传感器垫上方的介电结构上方对第一光致抗蚀剂层图案化；
将第一通路蚀刻到所述介电结构中和所述传感器垫上方，所述第一通路具有第一特征直径；
在所述介电结构上方对第二光致抗蚀剂层图案化；以及
将第二通路蚀刻在所述介电结构上方和所述传感器垫上方，所述第二通路具有第二特征直径，所述第一通路和所述第二通路重叠，所述第一特征直径与所述第二特征直径的直径比不大于0.7，所述第一通路暴露出所述传感器垫，所述第二通路的底部深度小于所述第一通路的底部深度，
其中所述介电结构包括氧化物层和氮化物层，以及所述氮化物层设置在所述氧化物层上方。
2.根据权利要求1所述的方法，其中所述直径比在0.01至0.7的范围内。
3.根据权利要求2所述的方法，其中所述直径比在0.05至0.6的范围内。
4.根据权利要求3所述的方法，其中所述直径比在0.1至0.6的范围内。
5.根据权利要求4所述的方法，其中所述直径比在0.3至0.6的范围内。
6.根据权利要求1至5中任一项所述的方法，其中蚀刻所述第一通路包括将所述第一通路蚀刻到暴露出所述传感器垫的底部深度。
7.根据权利要求1至5中任一项所述的方法，其中蚀刻所述第一通路包括将所述第一通路蚀刻到并不暴露出所述传感器垫的底部深度。
8.根据权利要求1至5中任一项所述的方法，进一步包括在蚀刻所述第一通路之后以及在图案化所述第二光致抗蚀剂层之前，沉积底部抗反射涂层。
9.根据权利要求8所述的方法，其中所述底部抗反射涂层至少部分地设置在所述第一通路中。
10.根据权利要求1所述的方法，其中所述氧化物层是高密度等离子体化学气相沉积的二氧化硅层。
11.根据权利要求1所述的方法，其中所述介电结构进一步包括原硅酸四乙酯沉积的氧化物层。
12.根据权利要求11所述的方法，其中低温氧化物层设置在所述氮化物层上方。
13.根据权利要求11所述的方法，其中蚀刻所述第一通路包括穿过低温氧化物层、所述氮化物层和所述氧化物层蚀刻所述第一通路。
14.根据权利要求11所述的方法，其中蚀刻所述第一通路包括穿过低温氧化物层而非所述氧化物层蚀刻所述第一通路。
15.根据权利要求11所述的方法，其中蚀刻所述第二通路包括穿过低温氧化物层和所述氮化物层蚀刻所述第二通路。
16.根据权利要求15所述的方法，其中蚀刻所述第二通路包括将所述第二通路部分蚀刻到所述氧化物层中。
17.根据权利要求1至5，10-16中任一项所述的方法，进一步包括在蚀刻所述第二通路之后用氧灰分步骤进行清洁。
18.根据权利要求17所述的方法，进一步包括在所述氧灰分步骤之后进行蒸气氟化氢处理。
19.根据权利要求1至5，10-16中任一项所述的方法，进一步包括在蚀刻所述第二通路之后，在所述第一通路和所述第二通路上方沉积共形金属涂层。
20.根据权利要求19所述的方法，进一步包括从所述介电结构上方的间隙区域除去所述共形金属涂层。
CN201880027484.5A 2017-04-04 2018-04-04 用于形成设置在传感器上方的孔的方法 Active CN110546494B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762481610P 2017-04-04 2017-04-04
US62/481,610 2017-04-04
PCT/US2018/026141 WO2018187511A1 (en) 2017-04-04 2018-04-04 Method for making a well disposed over a sensor

Publications (2)

Publication Number Publication Date
CN110546494A CN110546494A (zh) 2019-12-06
CN110546494B true CN110546494B (zh) 2022-08-30

Family

ID=62063616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880027484.5A Active CN110546494B (zh) 2017-04-04 2018-04-04 用于形成设置在传感器上方的孔的方法

Country Status (4)

Country Link
US (2) US10483123B2 (zh)
EP (1) EP3607310B1 (zh)
CN (1) CN110546494B (zh)
WO (1) WO2018187511A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018187511A1 (en) * 2017-04-04 2018-10-11 Life Technologies Corporation Method for making a well disposed over a sensor
US10788446B1 (en) 2019-04-09 2020-09-29 International Business Machines Corporation Ion-sensitive field-effect transistor with micro-pillar well to enhance sensitivity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9835585B2 (en) * 2013-03-15 2017-12-05 Life Technologies Corporation Chemical sensor with protruded sensor surface
US20140264472A1 (en) * 2013-03-15 2014-09-18 Life Technologies Corporation Chemical sensor with consistent sensor surface areas
US9476853B2 (en) * 2013-12-10 2016-10-25 Life Technologies Corporation System and method for forming microwells
CN113945621A (zh) * 2015-08-25 2022-01-18 生命技术公司 深微阱设计及其制造方法
WO2018187511A1 (en) * 2017-04-04 2018-10-11 Life Technologies Corporation Method for making a well disposed over a sensor

Also Published As

Publication number Publication date
CN110546494A (zh) 2019-12-06
EP3607310A1 (en) 2020-02-12
US11004690B2 (en) 2021-05-11
EP3607310B1 (en) 2022-11-30
WO2018187511A1 (en) 2018-10-11
US20180366340A1 (en) 2018-12-20
US20200090947A1 (en) 2020-03-19
US10483123B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
US20200400602A1 (en) Capacitive sensor and method of use
EP1850124B1 (en) Field effect transistor for detecting ionic material and method of detecting ionic material using the same
US9500617B2 (en) Nanogap transducers with selective surface immobilization sites
US9476854B2 (en) Electric field directed loading of microwell array
US10816505B2 (en) Method for treating a semiconductor device
CN110546494B (zh) 用于形成设置在传感器上方的孔的方法
US11231388B2 (en) Chemical sensor with air via
US20220040695A1 (en) System and method for preparation of nucleotide solutions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant