CN110519161B - 一种网关装置及数据协议转换的方法 - Google Patents

Abstract

本申请公开了一种网关装置，包括FPGA芯片、第一ARM芯片、第二ARM芯片、收发电路及媒体结合单元，其中：FPGA芯片分别与Powerlink总线及PA总线进行数据交互；第一ARM芯片与FPGA芯片连接，第二ARM芯片与FPGA芯片连接，用于将FPGA芯片中的PA协议形式的数据解析为原始数据，以及将原始数据封装为PA协议形式的数据。本申请使得采用Powerlink总线通信的DCS系统的控制器能够实时采集到PA仪表数据，为上位双网冗余Powerlink系统与下位非冗余PA仪表系统之间的数据交互提供了安全可靠的通信方式。本申请同时还提供了一种数据协议转换的方法，具有上述有益效果。

Description

一种网关装置及数据协议转换的方法

技术领域

本申请涉及工业通信领域，特别涉及一种网关装置及数据协议转换的方法。

背景技术

Powerlink是一种开源的高实时控制以太网，网络中的节点允许具有不同的循环周期，可支持快速设备和慢速设备，支持异步通信用于进行非周期性通信。Powerlink的主站和从站都可以达到硬实时级别。Powerlink为实现工厂综合自动化和现场设备智能化提供了可行的解决方案，分布式控制系统(Distributed Control System，DCS)可以采用Powerlink作为控制网络。

PROFIBUS PA(过程自动化，Process Automation)应用在过程自动化系统中，由过程控制系统监控量测设备控制，是本质安全的通信协议，可适用于防爆区域(工业防爆危险区分类中的Ex-zone 0及Ex-zone 1)。然而，现有技术中不能把PA数据直接接入采用Powerlink总线通信的DCS系统的控制器中，使得控制器无法实时地采集到PA仪表数据。

因此，如何令采用Powerlink总线通信的DCS系统的控制器实时采集到PA仪表数据是本领域技术人员目前需要解决的技术问题。

发明内容

本申请的目的是提供一种网关装置及数据协议转换的方法，用于令采用Powerlink总线通信的DCS系统的控制器实时采集到PA仪表数据。

为解决上述技术问题，本申请提供一种网关装置，包括FPGA芯片、第一ARM芯片、第二ARM芯片、收发电路及媒体结合单元，其中：

所述FPGA芯片通过所述收发电路与Powerlink总线进行Powerlink协议形式的数据的交互；

所述FPGA芯片通过所述媒体结合单元与PA总线进行PA协议形式的数据的交互；

所述第一ARM芯片与所述FPGA芯片连接，用于将所述FPGA芯片中的Powerlink协议形式的数据解析为原始数据，以及将原始数据封装为Powerlink协议形式的数据；

所述第二ARM芯片与所述FPGA芯片连接，用于将所述FPGA芯片中的PA协议形式的数据解析为原始数据，以及将原始数据封装为PA协议形式的数据。

可选的，所述FPGA芯片包括：

与所述Powerlink总线的第一链路连接的第一MAC接口；

与所述Powerlink总线的第二链路连接的第二MAC接口；

与所述第一MAC接口和所述第二MAC接口连接、用于切换接口的双网切换逻辑组件；

与所述双网切换逻辑组件及所述第一ARM芯片连接、用于根据所述第一ARM芯片发送的控制信号完成数据解析工作和/或数据封装工作的协议状态机。

可选的，所述媒体结合单元包括模拟开关、跟随器、电压电流转换电路、带通滤波器、迟滞比较器及隔离器，其中：

所述模拟开关的第一端与所述隔离器的第二端连接、第二端与所述跟随器的第一端连接，用于将数字信号转换为模拟信号；

所述跟随器的第二端与所述电压电流转换电路的第一端连接，用于实现阻抗匹配；

所述电压电流转换电路的第二端与所述PA总线连接，用于将电压信号转换为电流信号；

所述带通滤波器的第一端与所述迟滞比较器的第二端连接、第二端与所述PA总线连接，用于滤除噪声；

所述迟滞比较器的第一端与所述隔离器的第二端连接，用于将模拟信号转换为数字信号；

所述隔离器的第一端与所述FPGA芯片连接，用于防止信号干扰。

可选的，其特征在于，还包括：

与所述FPGA芯片连接、用于为所述网关装置分配从站节点地址的拨码开关。

可选的，所述第一ARM芯片还用于拷贝所述网关装置与所述Powerlink总线间的输入输出数据。

可选的，所述第一ARM芯片还用于获取并解析所述Powerlink总线下发的总线参数集及从站参数集。

可选的，所述第一ARM芯片还用于将每个PA设备的状态信息上传至所述Powerlink总线中。

可选的，还包括：

与所述FPGA芯片、所述第一ARM芯片、所述第二ARM芯片、所述收发电路及所述媒体结合单元连接、用于供电的电源转换电路。

可选的，还包括：

与所述电源转换电路连接、用于监控电源状态，并对所述电源状态进行显示的显示组件。

本申请还提供一种数据协议转换的方法，该数据协议转换的方法包括：

FPGA芯片通过收发电路接收Powerlink总线发送的Powerlink协议形式的数据；

调用第一ARM芯片将所述Powerlink协议形式的数据解析为原始数据；

调用第二ARM芯片将所述原始数据封装为PA协议形式的数据；

通过媒体结合单元将所述PA协议形式的数据发送至PA总线中。

本申请所提供的网关装置，包括FPGA芯片、第一ARM芯片、第二ARM芯片、收发电路及媒体结合单元，其中：FPGA芯片通过收发电路与Powerlink总线进行Powerlink协议形式的数据的交互；FPGA芯片通过媒体结合单元与PA总线进行PA协议形式的数据的交互；第一ARM芯片与FPGA芯片连接，用于将FPGA芯片中的Powerlink协议形式的数据解析为原始数据，以及将原始数据封装为Powerlink协议形式的数据；第二ARM芯片与FPGA芯片连接，用于将FPGA芯片中的PA协议形式的数据解析为原始数据，以及将原始数据封装为PA协议形式的数据。

本申请所提供的技术方案，通过FPGA芯片实现了分别与Powerlink总线及PA总线之间的数据交互，并分别利用第一ARM芯片和第二ARM芯片完成对Powerlink协议形式的数据和PA协议形式的数据解析的解析及封装，使得采用Powerlink总线通信的DCS系统的控制器能够实时采集到PA仪表数据，为上位双网冗余Powerlink系统与下位非冗余PA仪表系统之间的数据交互提供了安全可靠的通信方式。本申请同时还提供了一种数据协议转换的方法，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例所提供的一种网关装置的结构示意图；

图2为本申请实施例所提供的一种网关装置的应用场景示意图；

图3为本申请实施例所提供的另一种网关装置的结构示意图；

图4为本申请实施例所提供的一种网关装置中FPGA芯片的结构示意图；

图5为本申请实施例所提供的一种网关装置中媒体结合单元的结构示意图；

图6为本申请实施例所提供的一种数据协议转换的方法的流程图。

具体实施方式

本申请的核心是提供一种网关装置及数据协议转换的方法，用于令采用Powerlink总线通信的DCS系统的控制器实时采集到PA仪表数据。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

Powerlink为实现工厂综合自动化和现场设备智能化提供了可行的解决方案，分布式控制系统可以采用Powerlink作为控制网络。PROFIBUS PA应用在过程自动化系统中，由过程控制系统监控量测设备控制，是本质安全的通信协议，然而，现有技术中不能把PA数据直接接入采用Powerlink总线通信的DCS系统的控制器中，使得控制器无法实时地采集到PA仪表数据；故本申请提供了一种网关装置，用于解决上述技术问题。

请参考图1、图2及图3，图1为本申请实施例所提供的一种网关装置的结构示意图；图2为本申请实施例所提供的一种网关装置的应用场景示意图；图3为本申请实施例所提供的另一种网关装置的结构示意图。

如图1所示，本申请提供了一种网关装置，包括FPGA芯片101、第一ARM芯片104、第二ARM芯片105、收发电路102及媒体结合单元103，其中：

FPGA芯片101通过收发电路102与Powerlink总线进行Powerlink协议形式的数据的交互；

FPGA芯片101通过媒体结合单元103与PA总线进行PA协议形式的数据的交互；

第一ARM芯片104与FPGA芯片101连接，用于将FPGA芯片101中的Powerlink协议形式的数据解析为原始数据，以及将原始数据封装为Powerlink协议形式的数据；

第二ARM芯片105与FPGA芯片101连接，用于将FPGA芯片101中的PA协议形式的数据解析为原始数据，以及将原始数据封装为PA协议形式的数据。

这里提到的Powerlink总线即为分布式控制系统DCS的控制网络，PA总线即为应用在过程自动化系统中的控制总线，本申请所提供的网关装置在DCS系统中作为一个Powerlink从站，只占用较高级别Powerlink主站系统的一个节点；该网关装置在PA总线中为主站，以使下级PA设备不占用上级Powerlink总线系统的节点地址。

这里提到的FPGA芯片101分别与收发电路102及媒体结合单元103连接，并通过收发电路102与Powerlink总线进行Powerlink协议形式的数据的交互，通过媒体结合单元103与PA总线进行PA协议形式的数据的交互，本申请中，FPGA芯片101内置了能够实现链路层收发状态机及报文数据收发功能的程序，能够接收Powerlink总线发送的Powerlink协议形式的数据，该通信协议的通讯速率可达百兆，能够满足上层应用软件对通讯速率的要求；

可选的，该FPGA芯片101具体可以选用xilinx公司的spartan-6系列的xc6slx16芯片，xc6slx16芯片具有14579个LC(逻辑单元)、18224个FF(触发器)及32个Block RAM(18kbeach)，能够更快速的完成数据的处理；

可选的，该FPGA芯片101还可以用于对通信数据进行转发，并通过连接冗余电路，实现网关装置的冗余，如图2所示，在一个具体实施例中，用户可以通过冗余系统网控制冗余控制器，完成对网关设备的切换。

这里提到的第一ARM芯片104实现了Powerlink应用层协议，能够将FPGA芯片101中的Powerlink协议形式的数据解析为原始数据，以及将原始数据封装为Powerlink协议形式的数据，使得网关装置具有了与Powerlink总线进行数据交互的能力。

这里提到的第二ARM芯片105实现了PA主站的周期通信功能及非周期通信功能，能够将FPGA芯片101中的PA协议形式的数据解析为原始数据，以及将原始数据封装为PA协议形式的数据，使得网关装置具有了与PA总线进行数据交互的能力；

可选的，第一ARM芯片104还可以用于拷贝网关装置与Powerlink总线间的输入输出数据；

可选的，第一ARM芯片104还可以用于获取并解析Powerlink总线下发的总线参数集及从站参数集；

可选的，第一ARM芯片104还可以用于将每个PA设备的状态信息上传至Powerlink总线中；

在本申请中，可以通过在第一ARM芯片104中内置应用层代码的方式，实现上述功能；

可选的，第一ARM芯片104及第二ARM芯片105均可以选用ST公司的STM32F407芯片，STM32F407芯片采用基于ARM架构的32位Cortex-M4内核，系统时钟最高168MHz，芯片性能达225DMIPS，内嵌1M字节的FLASH和192K字节的SRAM，片上资源丰富，功能上完全可以满足需求。

可选的，请参考图3，图3为本申请实施例所提供的另一种网关装置的结构示意图。如图3所示，该网关装置还可以包括与FPGA芯片101连接、用于为网关装置分配从站节点地址的拨码开关106，以使运维人员能够通过该拨码开关106为网关装置分配从站节点地址。

可选的，该网关装置还可以包括与FPGA芯片101、第一ARM芯片104、第二ARM芯片105、收发电路102及媒体结合单元103连接、用于供电的电源转换电路107，具体的，与该电源转换电路107连接的电源可以为24V的直流电源，经过防护、滤波、电压转换等电路后为各组件供电；

进一步的，该网关装置还可以包括与电源转换电路107连接、用于监控电源状态，并对电源状态进行显示的显示组件，以使用户能够通过显示组件显示的内容确定当前电源的状态是否正常。

基于上述技术方案，本申请所提供的网关装置，通过FPGA芯片101实现了分别与Powerlink总线及PA总线之间的数据交互，并分别利用第一ARM芯片104和第二ARM芯片105完成对Powerlink协议形式的数据和PA协议形式的数据解析的解析及封装，使得采用Powerlink总线通信的DCS系统的控制器能够实时采集到PA仪表数据，为上位双网冗余Powerlink系统与下位非冗余PA仪表系统之间的数据交互提供了安全可靠的通信方式。

针对于双网冗余Powerlink系统，本申请还提供了一种网关装置中的FPGA芯片101，请参考图4，图4为本申请实施例所提供的一种网关装置中FPGA芯片的结构示意图。

如图4所示，FPGA芯片101包括：

与Powerlink总线的第一链路连接的第一MAC接口1011；

与Powerlink总线的第二链路连接的第二MAC接口1012；

与第一MAC接口1011和第二MAC接口1012连接、用于切换接口的双网切换逻辑组件1013；

与双网切换逻辑组件1013及第一ARM芯片104连接、用于根据第一ARM芯片104发送的控制信号完成数据解析工作和/或数据封装工作的协议状态机1014。

本申请实施例中，通过网关装置的第一MAC接口1011和第二MAC接口1012分别与Powerlink总线的第一链路和第二链路连接，Powerlink总线会同时通过第一链路和第二链路向网关装置发送数据，双网切换逻辑组件1013基于协议状态机1014中的控制信号，可以根据第一链路和第二链路中数据到达的先后顺序选择对应的MAC接口进行数据传输，当数据传输速率过低或数据包丢失时，双网切换逻辑组件1013会自动切换到另一个MAC接口继续完成数据传输。

基于上述FPGA芯片101，在面对双网冗余的Powerlink系统时，本申请能够根据数据传输情况选择对应的MAC接口进行数据传输，当数据传输速率过低或数据包丢失时，双网切换逻辑组件会自动切换到另一个MAC接口继续完成数据传输，提高了数据传输过程的鲁棒性。

基于上述网关装置，本申请还提供了了一种网关装置中的媒体结合单元103，请参考图5，图5为本申请实施例所提供的一种网关装置中媒体结合单元的结构示意图。

如图5所示，媒体结合单元103包括模拟开关1031、跟随器A3、电压电流转换电路1033、带通滤波器A2、迟滞比较器A1及隔离器1032，其中：

模拟开关1031的第一端与隔离器1032的第二端连接、第二端与跟随器A3的正输入端连接，用于将数字信号转换为模拟信号；

跟随器A3的负输入端及输出端均与电压电流转换电路1033的第一端连接，用于实现阻抗匹配；

电压电流转换电路1033的第二端与PA总线连接，用于将电压信号转换为电流信号；

带通滤波器A2的输出端与迟滞比较器A1的负输入端连接、负输入端与PA总线连接、正输入端接地，用于滤除噪声；

迟滞比较器A1的输出端与隔离器1032的第二端连接、正输入端接地，用于将模拟信号转换为数字信号；

隔离器1032的第一端与FPGA芯片101连接，用于防止信号干扰。

PA总线是一种半双工总线式数据通信系统，媒体结合单元103是总线供电的现场总线仪表中的关键部件，其中，Vh、Vm和Vl为发送电路的高、中、低参考电压；模拟开关1031周边电路构成媒体结合单元103的电平转换电路，由于模拟开关1031的两个地址线接有下拉电阻，上电时其输入信号为A0＝0，A1＝0。在发送信号时，媒体结合单元103从PA总线上吸收的电流将在5～25mA之间变化，由于曼彻斯特码的正负对称性，平均电流为15mA。媒体结合单元103的信号接收部分电路由迟滞比较器A1与带通滤波器A2组成。

基于上述媒体结合单元103，本申请能够根据PA总线上的电流变化情况获取到的对应的载波信号，并将该载波信号转换为数字信号发送至FPGA芯片101中；能够将FPGA芯片101输入的控制信号转换为电流信号，实现对PA总线上的PA设备的控制，进而完成网关装置与PA总线的数据交互。

本申请还提供了一种数据协议转换的方法，请参考图6，图6为本申请实施例所提供的一种数据协议转换的方法的流程图。

基于上述实施例中任一项的网关装置，其具体包括如下步骤：

S101：FPGA芯片通过收发电路接收Powerlink总线发送的Powerlink协议形式的数据；

S102：调用第一ARM芯片将Powerlink协议形式的数据解析为原始数据；

S103：调用第二ARM芯片将原始数据封装为PA协议形式的数据；

S104：通过媒体结合单元将PA协议形式的数据发送至PA总线中。

由于方法部分的实施例与装置部分的实施例相互对应，因此方法部分的实施例请参见装置部分的实施例的描述，这里暂不赘述。

基于上述技术方案，本申请所提供的一种数据协议转换的方法，通过FPGA芯片实现了分别与Powerlink总线及PA总线之间的数据交互，并分别利用第一ARM芯片和第二ARM芯片完成对Powerlink协议形式的数据和PA协议形式的数据解析的解析及封装，使得采用Powerlink总线通信的DCS系统的控制器能够实时采集到PA仪表数据，为上位双网冗余Powerlink系统与下位非冗余PA仪表系统之间的数据交互提供了安全可靠的通信方式。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

以上对本申请所提供的一种网关装置及数据协议转换的方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (9)

1.一种网关装置，其特征在于，包括FPGA芯片、第一ARM芯片、第二ARM芯片、收发电路及媒体结合单元，其中：

所述FPGA芯片通过所述收发电路与Powerlink总线进行Powerlink协议形式的数据的交互；

所述媒体结合单元根据PA总线上的电流变化情况获取到的对应的载波信号，并将所述载波信号转换为数字信号发送至所述FPGA芯片中，将所述FPGA芯片输入的控制信号转换为电流信号，实现对所述PA总线上的PA设备的控制，进而完成网关装置与所述PA总线的数据交互；

所述第一ARM芯片与所述FPGA芯片连接，用于将所述FPGA芯片中的Powerlink协议形式的数据解析为原始数据，以及将原始数据封装为Powerlink协议形式的数据；

所述第二ARM芯片与所述FPGA芯片连接，用于将所述FPGA芯片中的PA协议形式的数据解析为原始数据，以及将原始数据封装为PA协议形式的数据；

所述网关装置还包括与所述FPGA芯片连接、用于为所述网关装置分配从站节点地址的拨码开关。

2.根据权利要求1所述的网关装置，其特征在于，所述FPGA芯片包括：

与所述Powerlink总线的第一链路连接的第一MAC接口；

与所述Powerlink总线的第二链路连接的第二MAC接口；

与所述第一MAC接口和所述第二MAC接口连接、用于切换接口的双网切换逻辑组件；

与所述双网切换逻辑组件及所述第一ARM芯片连接、用于根据所述第一ARM芯片发送的控制信号完成数据解析工作和/或数据封装工作的协议状态机。

3.根据权利要求1所述的网关装置，其特征在于，所述媒体结合单元包括模拟开关、跟随器、电压电流转换电路、带通滤波器、迟滞比较器及隔离器，其中：

所述模拟开关的第一端与所述隔离器的第二端连接、第二端与所述跟随器的正输入端连接，用于将数字信号转换为模拟信号；

所述跟随器的负输入端及输出端均与所述电压电流转换电路的第一端连接，用于实现阻抗匹配；

所述电压电流转换电路的第二端与所述PA总线连接，用于将电压信号转换为电流信号；

所述带通滤波器的输出端与所述迟滞比较器的负输入端连接、负输入端与所述PA总线连接、正输入端接地，用于滤除噪声；

所述迟滞比较器的输出端与所述隔离器的第二端连接、正输入端接地，用于将模拟信号转换为数字信号；

所述隔离器的第一端与所述FPGA芯片连接，用于防止信号干扰。

4.根据权利要求1所述的网关装置，其特征在于，所述第一ARM芯片还用于拷贝所述网关装置与所述Powerlink总线间的输入输出数据。

5.根据权利要求1所述的网关装置，其特征在于，所述第一ARM芯片还用于获取并解析所述Powerlink总线下发的总线参数集及从站参数集。

6.根据权利要求1所述的网关装置，其特征在于，所述第一ARM芯片还用于将每个PA设备的状态信息上传至所述Powerlink总线中。

7.根据权利要求1所述的网关装置，其特征在于，还包括：

与所述FPGA芯片、所述第一ARM芯片、所述第二ARM芯片、所述收发电路及所述媒体结合单元连接、用于供电的电源转换电路。

8.根据权利要求7所述的网关装置，其特征在于，还包括：

与所述电源转换电路连接、用于监控电源状态，并对所述电源状态进行显示的显示组件。

9.一种数据协议转换的方法，其特征在于，基于权利要求1-8任一项所述的网关装置，所述方法包括：

FPGA芯片通过拨码开关为所述网关装置分配从站节点地址；

通过收发电路接收Powerlink总线发送的Powerlink协议形式的数据；

调用第一ARM芯片将所述Powerlink协议形式的数据解析为原始数据；

调用第二ARM芯片将所述原始数据封装为PA协议形式的数据；

所述媒体结合单元根据PA总线上的电流变化情况获取到的对应的载波信号，并将所述载波信号转换为数字信号发送至所述FPGA芯片中，将所述FPGA芯片输入的控制信号转换为电流信号，实现对所述PA总线上的PA设备的控制，进而完成网关装置与所述PA总线的数据交互。

Images