CN110504849A - 一种无差模电感交错并联式维也纳整流器及其控制电路 - Google Patents

Abstract

一种无差模电感交错并联式维也纳整流器及其控制电路，该整流器包括网侧滤波电路和交错并联式维也纳整流电路；包括网侧滤波电路和交错并联式维也纳整流电路，交错并联式维也纳整流电路包括三相耦合电感，第一至第十二功率开关管，第一至第十二功率二极管，同时公开了一种该整流器的控制电路。本发明利用网侧滤波电路对开关频率附近谐波进行抑制；利用耦合电感的漏感替代差模电感，降低变换器的体积重量；利用交错并联方式，增大变换器容量，降低开关管电流应力，减小输入电流纹波和输出电压纹波，从而减小母线电容容值和磁性元件体积重量；具备总谐波畸变率低、体积重量小、输入电流纹波小、输出电压纹波小等特点。

Description

一种无差模电感交错并联式维也纳整流器及其控制电路

技术领域

本发明属于电力电子变换器控制技术领域，特别涉及一种无差模电感交错并联式维也纳整流器及其控制电路。

背景技术

整流器电路是一种非线性的拓扑，会带来大量谐波，造成谐波污染和无功功率损耗等一系列问题。现阶段主要从两个方面对此进行改善：一方面是从电力系统本身着手，在电网侧加入无功补偿装置和滤波器等设备；另一方面是提升电力电子装置的功率因数校正性能。其中，维也纳整流电路作为功率因数校正变换器的一种，以其避免桥臂直通、三电平箝位结构的优点，对改善谐波污染和无功功率损耗等问题具有重要意义。

在传统的维也纳整流器中，电感的存在及电流感应器的延迟效应将引起小的相移，产生过零畸变现象，导致变换器的总谐波畸变率过高。针对上述问题，文献“Xu H,YaoW,Shao S,et al.Improved SVPWM schemes for vienna rectifiers without currentdistortion[C].european conference on cognitive ergonomics,2017:3410-3414.”提出利用空间矢量脉宽调制方法，根据不同的电流方向确定矢量的限制范围，从而选择合适的矢量，减小过零畸变，但由于着重控制效率，整机的总谐波畸变率仍然偏高。文献“Z.Quanand Y.W.Li,"Impact of PWM Schemes on the Common-Mode Voltage of InterleavedThree-Phase Two-Level Voltage Source Converters,"in IEEE Transactions onIndustrial Electronics,vol.66,no.2,pp.852-864,Feb.2019.”提出一种交错并联式两电平整流器结构，通过交错并联结构增大功率等级，降低电流纹波，减小无源器件的体积，体现了交错并联结构的优越性。相对于传统的维也纳整流器，交错并联式维也纳整流器具有容量大、输入电流纹波小、输出电压纹波小、对母线电容容值及磁性元件体积重量要求低等优势，故得到广泛应用。因此，有必要研究出一种具备总谐波畸变率低、体积重量小等特点，同时兼顾效率的交错并联式维也纳整流器及其控制电路。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种具备总谐波畸变率低、体积重量小的无差模电感交错并联式维也纳整流器。

本发明所要解决的另一技术问题是针对现有技术的不足，提供一种上述无差模电感交错并联式维也纳整流器的控制电路。

本发明所要解决的技术问题是通过以下的技术方案来实现的，本发明是一种无差模电感交错并联式维也纳整流器，其特点是，该整流器包括串联在三相输入电源与负载之间的网侧滤波电路和交错并联式维也纳整流电路；

所述网侧滤波电路包括并联在三相输入电源上的第一滤波电感La、第二滤波电感Lb、第三滤波电感Lc，第一滤波电感La的输出端与第二滤波电感Lb的输出端之间通过串联的第一滤波电容Ca和第二滤波电容Cb相连，第一滤波电容Ca和第二滤波电容Cb的中性点与第三滤波电感Lc的输出端之间通过第三滤波电容Cc相连，

所述的交错并联式维也纳整流电路包括分别与第一滤波电感La、第二滤波电感Lb、第三滤波电感Lc的输出端相连的三条并联式电感电路和与三条并联式电感电路串联的并联式电容电路；

每条并联式电感电路均由两条并联支路组成，每条并联支路由一个耦合电感和两个源极相连的功率开关管串联而成，耦合电感的输入端与第一滤波电感La、第二滤波电感Lb或第三滤波电感Lc相连，耦合电感的输出端与功率开关管的漏极连接；

所述并联式电容电路由并联的第一直流电容C_dc1和第二直流电容C_dc2组成，每个耦合电感的输出端与第一直流电容C_dc1的输出端之间连接有第一功率二极管D₁，每个耦合电感的输出端与第二直流电容C_dc2的输出端之间连接有第二功率二极管D₂，耦合电感的输出端与第一功率二极管D₁的阳极、与第二功率二极管D₂的阴极连接，每个第一功率二极管D₁的阴极之间、每个第二功率二极管D₂的阳极之间相连。

本发明所要解决的技术问题还可以通过以下的技术方案来实现的，所述的网侧滤波电路中仅含网侧电感。

本发明所要解决的另一技术问题是通过以下的技术方案来实现的，本发明是一种上述维也纳整流器的控制电路，其特点是，该控制电路包括三相电压控制电路、三相电流控制电路以及直流电压控制电路路，

所述的三相电压控制电路包括用于采样三相输入电源电压的三相电压传感器，三相电压传感器连接有第一坐标变换器，第一坐标变换器的d轴输出端通过第二电压前馈与第二电流解耦相连，第一坐标变换器的q轴输出端通过第一电压前馈与第一电流解耦相连，第一坐标变换器的q轴输出端还连接有锁相环，锁相环的输出端分别与三相电压传感器的一个输入端和三相电流传感器的一个输入端连接；

所述的三相电流控制电路包括用于采样三相输入电源电流的三相电流传感器，三相电流传感器的输出端连接有第二坐标器，第二坐标器的d轴输出端分别与第二减法器的负输入端、第一电流解耦相连，第二坐标器的q轴输出端分别与第三减法器的负输入端、第二电流解耦相连，第二减法器依次通过d轴电流调节器、第二电压前馈与第二电流解耦相连，第三减法器的输出端依次通过q轴电流调节器、第一电压前馈与第一电流解耦相连；

所述的直流电压控制电路包括用于采样第一直流电容C_dc1电压和第二直流电容C_dc2电压的直流电压传感器，直流电压传感器的输出端依次通过第一加法器、第一减速法器与电压调节器相连，第一减法器的正输入端设有用于接收直流电压基准u_dcref的直流电压基准接口，电压调节器与第二减法器的正输入端相连，直流电压传感器的输出端还通过第四减法器与第一乘法器相连，

所述第一电流解耦、第二电流解耦通过第三坐标变换器分别与第二加法器、第三加法器、第四加法器相连，第一乘法器的输出端与第二加法器、第三加法器、第四加法器相连，第二加法器的输出端通过第一绝对值计算电路与两条驱动电路单元相连，第三加法器的输出端通过第二绝对值计算电路与两条驱动电路单元相连，第四加法器的输出端通过第三绝对值计算电路与两条驱动电路单元相连；

该控制电路还包括产生三角载波信号u_st1的载波发生模块，载波发生模块的输出端分别与第一绝对值计算电路、第二绝对值计算电路、第三绝对值计算电路的其中一条驱动电路单元相连，第一绝对值计算电路、第二绝对值计算电路、第三绝对值计算电路的另一条驱动电路单元通过第七反相器与载波发生模块的输出端相连。

本发明所要解决的技术问题还可以通过以下的技术方案来实现的，所述的驱动电路单元包含串联的比较器、反相器以及驱动电路，比较器的正输入端与第一绝对值计算电路、第二绝对值计算电路或第三绝对值计算电路，比较器的负输入端与第七反相器或载波发生模块相连，所述第七反相器使反向串联的两个功率开关管中其中一个以开关频率通断时，另一个保持长通。

本发明所要解决的技术问题还可以通过以下的技术方案来实现的，上述坐标变换器的侧电感通过上述耦合电感的漏感来实现。

与现有技术相比，本发明具有以下优点：

1、本发明所述的网侧滤波电路实际仅含网侧电感，变换器侧电感通过耦合电感的漏感来实现，减少电感数量；

2、本发明的网侧滤波电路对开关频率附近谐波进行抑制，易于降低总谐波畸变率；

3、本发明所述的维也纳电路采用交错并联方式，降低开关管电流应力，减小输入电流纹波和输出电压纹波，从而减小母线电容容值和磁性元件体积重量。

附图说明

图1为本发明所述无差模电感交错并联式维也纳整流器的电路结构图；

图2为本发明所述维也纳整流器的控制电路的电路结构图；

图3为单相耦合电感的磁通与电流示意图；

图4为单相电感示意图，其中，图4(a)为包含差模电感的单相电感示意图，图4(b)为不含差模电感的单相电感示意图；

图5为单相耦合电感确定电流流向时的四种工作模态，其中，图5(a)为电流I_a大于零时的第一模态，图5(b)为电流I_a大于零时的第二模态，图5(c)为电流I_a大于零时的第三模态，图5(d)为电流I_a大于零时的第四模态。

具体实施方式

以下参照附图，进一步描述本发明的具体技术方案，以便于本领域的技术人员进一步地理解本发明，而不构成对其权利的限制。

实施例1，参照图1，一种无差模电感交错并联式维也纳整流器，该整流器包括串联在三相输入电源与负载之间的网侧滤波电路和交错并联式维也纳整流电路；

所述网侧滤波电路包括并联在三相输入电源上的第一滤波电感La、第二滤波电感Lb、第三滤波电感Lc，第一滤波电感La的输出端与第二滤波电感Lb的输出端之间通过串联的第一滤波电容Ca和第二滤波电容Cb相连，第一滤波电容Ca和第二滤波电容Cb的中性点与第三滤波电感Lc的输出端之间通过第三滤波电容Cc相连，

所述的交错并联式维也纳整流电路包括分别与第一滤波电感La、第二滤波电感Lb、第三滤波电感Lc的输出端相连的三条并联式电感电路和与三条并联式电感电路串联的并联式电容电路；

每条并联式电感电路均由两条并联支路组成，每条并联支路由一个耦合电感和两个源极相连的功率开关管串联而成，耦合电感的输入端与第一滤波电感La、第二滤波电感Lb或第三滤波电感Lc相连，耦合电感的输出端与功率开关管的漏极连接；

所述并联式电容电路由并联的第一直流电容C_dc1和第二直流电容C_dc2组成，每个耦合电感的输出端与第一直流电容C_dc1的输出端之间连接有第一功率二极管D₁，每个耦合电感的输出端与第二直流电容C_dc2的输出端之间连接有第二功率二极管D₂，耦合电感的输出端与第一功率二极管D₁的阳极、与第二功率二极管D₂的阴极连接，每个第一功率二极管D₁的阴极之间、每个第二功率二极管D₂的阳极之间相连；

在该整流器的三条并联式电感电路中，含两条并联支路，每条并联支路由一个耦合电感和两个源极相连的功率开关管串联而成，将其进行排序后，即包含第一至六耦合电感、第一至十二功率开关管、第一至十二功率二极管，其具体结构如下：

所述网侧滤波电路1包括第一滤波电感L_a、第二滤波电感L_b、第三滤波电感L_c，第一滤波电容C_a、第二滤波电容C_b、第三滤波电容C_c；

所述维也纳整流电路2包括第一耦合电感L_ma1、第二耦合电感L_ma2、第三耦合电感L_mb1、第四耦合电感L_mb2、第五耦合电感L_mc1、第六耦合电感L_mc2，第一功率二极管D₁、第二功率二极管D₂、第三功率二极管D₃、第四功率二极管D₄、第五功率二极管D₅、第六功率二极管D₆、第七功率二极管D₇、第八功率二极管D₈、第九功率二极管D₉、第十功率二极管D₁₀、第十一功率二极管D₁₁、第十二功率二极管D₁₂，第一功率开关管S₁、第二功率开关管S₂、第三功率开关管S₃、第四功率开关管S₄、第五功率开关管S₅、第六功率开关管S₆、第七功率开关管S₇、第八功率开关管S₈、第九功率开关管S₉、第十功率开关管S₁₀、第十一功率开关管S₁₁、第十二功率开关管S₁₂，第一直流电容C_dc1、第二直流电容C_dc2；

所述第一滤波电感L_a的一端与A相输入电源连接；

所述第一滤波电感L_a的另一端分别与第一滤波电容C_a的一端、第一耦合电感L_ma1的一端和第二耦合电感L_ma2的一端连接；

所述第二滤波电感L_b的一端与B相输入电源连接；

所述第二滤波电感L_b的另一端分别与第二滤波电容C_b的一端、第三耦合电感L_mb1的一端和第四耦合电感L_mb2的一端连接；

所述第三滤波电感L_c的一端与C相输入电源连接；

所述第三滤波电感L_c的另一端分别与第三滤波电容C_c的一端、第五耦合电感L_mc1的一端和第六耦合电感L_mc2的一端连接；

所述第一滤波电容C_a的另一端分别与第二滤波电容C_b的另一端和第三滤波电容C_c的另一端连接；

所述第一耦合电感L_ma1的另一端分别与第一功率二极管D₁的阳极、第二功率二极管D₂的阴极和第一功率开关管S₁的漏极连接；

所述第一功率开关管S₁的源极与第二功率开关管S₂的源极连接；

所述第二耦合电感L_ma2的另一端分别与第三功率二极管D₃的阳极、第四功率二极管D₄的阴极和第三功率开关管S₃的漏极连接；

所述第三功率开关管S₃的源极与第四功率开关管S₄的源极连接；

所述第三耦合电感L_mb1的另一端分别与第五功率二极管D₅的阳极、第六功率二极管D₆的阴极和第五功率开关管S₅的漏极连接；

所述第五功率开关管S₅的源极与第六功率开关管S₆的源极连接；

所述第四耦合电感L_mb2的另一端分别与第七功率二极管D₇的阳极、第八功率二极管D₈的阴极和第七功率开关管S₇的漏极连接；

所述第七功率开关管S₇的源极与第八功率开关管S₈的源极连接；

所述第五耦合电感L_mc1的另一端分别与第九功率二极管D₉的阳极、第十功率二极管D₁₀的阴极和第九功率开关管S₉的漏极连接；

所述第九功率开关管S₉的源极与第十功率开关管S₁₀的源极连接；

所述第六耦合电感L_mc2的另一端分别与第十一功率二极管D₁₁的阳极、第十二功率二极管D₁₂的阴极和第十一功率开关管S₁₁的漏极连接；

所述第十一功率开关管S₁₁的源极与第十二功率开关管S₁₂的源极连接；

所述第一功率二极管D₁的阴极分别与第三功率二极管D₃的阴极、第五功率二极管D₅的阴极、第七功率二极管D₇的阴极、第九功率二极管D₉的阴极、第十一功率二极管D₁₁的阴极和第一直流电容C_dc1的正端连接；

所述第二功率二极管D₂的阳极分别与第四功率二极管D₄的阳极、第六功率二极管D₆的阳极、第八功率二极管D₈的阳极、第十功率二极管D₁₀的阳极、第十二功率二极管D₁₂的阳极和第二直流电容C_dc2的负端连接；

所述第一直流电容C_dc1的负端与第二直流电容C_dc2的正端连接。

实施例2，实施例1所述的无差模电感交错并联式维也纳整流器，所述的网侧滤波电路1中仅含网侧电感。

实施例3，一种实施例1和2所述维也纳整流器的控制电路，该控制电路包括三相电压控制电路、三相电流控制电路以及直流电压控制电路路，

所述的三相电压控制电路包括用于采样三相输入电源电压的三相电压传感器，三相电压传感器连接有第一坐标变换器，第一坐标变换器的d轴输出端通过第二电压前馈与第二电流解耦相连，第一坐标变换器的q轴输出端通过第一电压前馈与第一电流解耦相连，第一坐标变换器的q轴输出端还连接有锁相环，锁相环的输出端分别与三相电压传感器的一个输入端和三相电流传感器的一个输入端连接；

所述的三相电流控制电路包括用于采样三相输入电源电流的三相电流传感器，三相电流传感器的输出端连接有第二坐标器，第二坐标器的d轴输出端分别与第二减法器的负输入端、第一电流解耦相连，第二坐标器的q轴输出端分别与第三减法器的负输入端、第二电流解耦相连，第二减法器依次通过d轴电流调节器、第二电压前馈与第二电流解耦相连，第三减法器的输出端依次通过q轴电流调节器、第一电压前馈与第一电流解耦相连；

所述的直流电压控制电路包括用于采样第一直流电容C_dc1电压和第二直流电容C_dc2电压的直流电压传感器，直流电压传感器的输出端依次通过第一加法器、第一减速法器与电压调节器相连，第一减法器的正输入端设有用于接收直流电压基准u_dcref的直流电压基准接口，电压调节器与第二减法器的正输入端相连，直流电压传感器的输出端还通过第四减法器与第一乘法器相连，

所述第一电流解耦、第二电流解耦通过第三坐标变换器分别与第二加法器、第三加法器、第四加法器相连，第一乘法器的输出端与第二加法器、第三加法器、第四加法器相连，第二加法器的输出端通过第一绝对值计算电路与两条驱动电路单元相连，第三加法器的输出端通过第二绝对值计算电路与两条驱动电路单元相连，第四加法器的输出端通过第三绝对值计算电路与两条驱动电路单元相连；

该控制电路还包括产生三角载波信号u_st1的载波发生模块，载波发生模块的输出端分别与第一绝对值计算电路、第二绝对值计算电路、第三绝对值计算电路的其中一条驱动电路单元相连，第一绝对值计算电路、第二绝对值计算电路、第三绝对值计算电路的另一条驱动电路单元通过第七反相器与载波发生模块的输出端相连。

具体工作过程为：

采用直流电压传感器分别采样第一直流电容C_dc1电压和第二直流电容C_dc2电压，得到第一直流电容C_dc1电压反馈信号u_dc1和第二直流电容C_dc2电压反馈信号u_dc2，第一直流电容C_dc1电压反馈信号u_dc1分别与第一加法器的一个输入端和第四减法器的负输入端连接，第二直流电容C_dc2电压反馈信号u_dc2分别与第一加法器的另一个输入端和第四减法器的正输入端连接，第一加法器的输出端与第一减法器的负输入端连接，直流电压基准u_dcref与第一减法器的正输入端连接，第一减法器经过电压调节器与第二减法器的正输入端连接，第二减法器的输出端经过d轴电流调节器与第二电压前馈的一个输入端连接；采用三相电压传感器采样三相电压得到三相电压反馈信号u_af、u_bf、u_cf，三相电压反馈信号u_af、u_bf、u_cf与第一坐标变换器的三个输入端连接，第一坐标变换器的d轴输出端u_d与第二电压前馈的另一个输入端连接，第一坐标变换器的q轴输出端u_q分别与锁相环和第一电压前馈的一个输入端连接；采用三相电流传感器采样三相电流得到三相电流反馈信号i_af、i_bf、i_cf，三相电流反馈信号i_af、i_bf、i_cf与第二坐标变换器的三个输入端连接，第二坐标变换器的d轴输出端i_d分别与第一电流解耦的一个输出端和第二减法器的负输入端连接，第二坐标变换器的q轴输出端i_q分别与第二电流解耦的一个输入端和第三减法器的负输入端连接，q轴电流基准i_qref与第三减法器的正输入端连接，第三减法器的输出端经过q轴电流调节器与第一电压前馈的另一个输入端连接；锁相环的输出端θ分别与三相电压传感器的第四个输入端和三相电流传感器的第四个输入端连接；第一电压前馈的输出端与第一电流解耦的另一个输入端连接，第一电流解耦的输出端与第三坐标变换器的一个输入端连接；第二电压前馈的输出端与第二电流解耦的另一个输入端连接，第二电流解耦的输出端与第三坐标变换器的另一个输入端连接，第三坐标变换器的三个输出端u_a、u_b、u_c分别与第二加法器的一个输入端、第三加法器的一个输入端和第四加法器的一个输入端连接；第四减法器的输出端与第一乘法器的一个输入端连接，比例系数k_p与第一乘法器的另一个输入端连接，第一乘法器的输出端分别与第二加法器的另一个输入端、第三加法器的另一个输入端和第四加法器的另一个输入端连接；第二加法器的输出端u_ma经过第一绝对值计算电路分别与第一比较器的正输入端和第二比较器的正输入端连接；第三加法器的输出端u_mb经过第二绝对值计算电路分别与第三比较器的正输入端和第四比较器的正输入端连接；第四加法器的输出端u_mc经过第三绝对值计算电路分别与第五比较器的正输入端和第六比较器的正输入端连接；三角载波信号u_st1分别与第七反相器的输入端、第一比较器的负输入端、第三比较器的负输入端和第五比较器的负输入端连接，第七反相器的输出端u_st2分别与第二比较器的负输入端、第四比较器的负输入端和第六比较器的负输入端连接；第一比较器的输出端与第一反相器的输入端连接，第一反相器的输出信号经过第一驱动电路得到第一功率开关管S₁的驱动信号u_gs1，第一反相器的输出信号经过第二驱动电路得到第二功率开关管S₂的驱动信号u_gs2；第二比较器的输出端与第二反相器的输入端连接，第二反相器的输出信号经过第三驱动电路得到第三功率开关管S₃的驱动信号u_gs3，第二反相器的输出信号经过第四驱动电路得到第四功率开关管S₄的驱动信号u_gs4；第三比较器的输出端与第三反相器的输入端连接，第三反相器的输出信号经过第五驱动电路得到第五功率开关管S₅的驱动信号u_gs5，第三反相器的输出信号经过第六驱动电路得到第六功率开关管S₆的驱动信号u_gs6；第四比较器的输出端与第四反相器的输入端连接，第四反相器的输出信号经过第七驱动电路得到第七功率开关管S₇的驱动信号u_gs7，第四反相器的输出信号经过第八驱动电路得到第八功率开关管S₈的驱动信号u_gs8；第五比较器的输出端与第五反相器的输入端连接，第五反相器的输出信号经过第九驱动电路得到第九功率开关管S₉的驱动信号u_gs9，第五反相器的输出信号经过第十驱动电路得到第十功率开关管S₁₀的驱动信号u_gs10；第六比较器的输出端与第六反相器的输入端连接，第六反相器的输出信号经过第十一驱动电路得到第十一功率开关管S₁₁的驱动信号u_gs11，第六反相器的输出信号经过第十二驱动电路得到第十二功率开关管S₁₂的驱动信号u_gs12。

实施例4，实施例3所述的控制电路，所述的驱动电路单元包含串联的比较器、反相器以及驱动电路，比较器的正输入端与第一绝对值计算电路、第二绝对值计算电路或第三绝对值计算电路，比较器的负输入端与第七反相器或载波发生模块相连。

实施例5，实施例3所述的控制电路，所述第七反相器使反向串联的两个功率开关管中其中一个以开关频率通断时，另一个保持长通。

实施例6，实施例3所述的控制电路，上述坐标变换器的侧电感通过上述耦合电感的漏感来实现。

以A相为例，当互感M与电感值L相等时，耦合电感对电流I_a/2无影响，磁通与电流情况如图3所示。若存在漏感，即M<L时，耦合电感将对电流I_a/2呈现电感特性；包含差模电感的单相电感示意图如图4(a)所示，不含差模电感的单相电感示意图如图4(b)所示。

对图4(a)分别列出节点3与节点1、2之间的电压，可得：

其中，M表示互感，I_cir表示环流。从式中不难发现，电流I_a主要受分量影响，全耦合时分量可化简为jωI_aL_a，即电流I_a仅受电感L_a影响。若存在漏感，令与L_a相等，即可达到利用漏感替代差模电感的目的，减少电感数量。

基于图4所示的单相电感示意图，交错并联式维也纳电路每一相包含八种工作模态，以A相为例说明电流I_a大于零时的四种工作模态：

第一模态：第一功率开关管(S₁)和第二功率开关管(S₂)截止，第三功率开关管(S₃)和第四功率开关管(S₄)导通，点A₁与点U_pos等电位，点A₂与点U_mid等电位，如图5(a)所示；

第二模态：第一功率开关管(S₁)和第二功率开关管(S₂)导通，第三功率开关管(S₃)和第四功率开关管(S₄)截止，点A₁与点U_mid等电位，点A₂与点U_pos等电位，如图5(b)所示；

第三模态：第一功率开关管(S₁)和第二功率开关管(S₂)截止，第三功率开关管(S₃)和第四功率开关管(S₄)截止，点A₁与点U_pos等电位，点A₂与点U_pos等电位，如图5(c)所示；

第四模态：第一功率开关管(S₁)和第二功率开关管(S₂)导通，第三功率开关管(S₃)和第四功率开关管(S₄)导通，点A₁与点U_mid等电位，点A₂与点U_mid等电位，如图5(d)所示。

其余两相及不同电流流向对应的工作模态与上述四种工作模态类似，且通过简单的推导可证明不同模态下将漏感等效为差模电感L_a不会对电流变化率造成影响，在此不再详细描述，本领域技术人员通过阅读上述内容，可以理解其连接方式、构成以及功能。

本发明利用网侧滤波电路对开关频率附近谐波进行抑制；利用耦合电感的漏感替代差模电感，降低变换器的体积重量；利用交错并联方式，增大变换器容量，降低开关管电流应力，减小输入电流纹波和输出电压纹波，从而减小母线电容容值和磁性元件体积重量；具备总谐波畸变率低、体积重量小、输入电流纹波小、输出电压纹波小等特点；因此，该整流器适用于大容量三相功率因数校正场合，尤其在对于总谐波畸变率、变换器体积及输入电流纹波、输出电压纹波要求较高的领域具有广阔的应用前景。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (5)

1.一种无差模电感交错并联式维也纳整流器，其特征在于：该整流器包括串联在三相输入电源与负载之间的网侧滤波电路和交错并联式维也纳整流电路；

所述网侧滤波电路包括并联在三相输入电源上的第一滤波电感La、第二滤波电感Lb、第三滤波电感Lc，第一滤波电感La的输出端与第二滤波电感Lb的输出端之间通过串联的第一滤波电容Ca和第二滤波电容Cb相连，第一滤波电容Ca和第二滤波电容Cb的中性点与第三滤波电感Lc的输出端之间通过第三滤波电容Cc相连，

所述的交错并联式维也纳整流电路包括分别与第一滤波电感La、第二滤波电感Lb、第三滤波电感Lc的输出端相连的三条并联式电感电路和与三条并联式电感电路串联的并联式电容电路；

每条并联式电感电路均由两条并联支路组成，每条并联支路由一个耦合电感和两个源极相连的功率开关管串联而成，耦合电感的输入端与第一滤波电感La、第二滤波电感Lb或第三滤波电感Lc相连，耦合电感的输出端与功率开关管的漏极连接；

所述并联式电容电路由并联的第一直流电容C_dc1和第二直流电容C_dc2组成，每个耦合电感的输出端与第一直流电容C_dc1的输出端之间连接有第一功率二极管D₁，每个耦合电感的输出端与第二直流电容C_dc2的输出端之间连接有第二功率二极管D₂，耦合电感的输出端与第一功率二极管D₁的阳极、与第二功率二极管D₂的阴极连接，每个第一功率二极管D₁的阴极之间、每个第二功率二极管D₂的阳极之间相连。

2.一种权利要求1所述维也纳整流器的控制电路，其特征在于：该控制电路包括三相电压控制电路、三相电流控制电路以及直流电压控制电路路，

所述的三相电压控制电路包括用于采样三相输入电源电压的三相电压传感器，三相电压传感器连接有第一坐标变换器，第一坐标变换器的d轴输出端通过第二电压前馈与第二电流解耦相连，第一坐标变换器的q轴输出端通过第一电压前馈与第一电流解耦相连，第一坐标变换器的q轴输出端还连接有锁相环，锁相环的输出端分别与三相电压传感器的一个输入端和三相电流传感器的一个输入端连接；

所述的三相电流控制电路包括用于采样三相输入电源电流的三相电流传感器，三相电流传感器的输出端连接有第二坐标器，第二坐标器的d轴输出端分别与第二减法器的负输入端、第一电流解耦相连，第二坐标器的q轴输出端分别与第三减法器的负输入端、第二电流解耦相连，第二减法器依次通过d轴电流调节器、第二电压前馈与第二电流解耦相连，第三减法器的输出端依次通过q轴电流调节器、第一电压前馈与第一电流解耦相连；

所述的直流电压控制电路包括用于采样第一直流电容C_dc1电压和第二直流电容C_dc2电压的直流电压传感器，直流电压传感器的输出端依次通过第一加法器、第一减速法器与电压调节器相连，第一减法器的正输入端设有用于接收直流电压基准u_dcref的直流电压基准接口，电压调节器与第二减法器的正输入端相连，直流电压传感器的输出端还通过第四减法器与第一乘法器相连，

所述第一电流解耦、第二电流解耦通过第三坐标变换器分别与第二加法器、第三加法器、第四加法器相连，第一乘法器的输出端与第二加法器、第三加法器、第四加法器相连，第二加法器的输出端通过第一绝对值计算电路与两条驱动电路单元相连，第三加法器的输出端通过第二绝对值计算电路与两条驱动电路单元相连，第四加法器的输出端通过第三绝对值计算电路与两条驱动电路单元相连；

该控制电路还包括产生三角载波信号u_st1的载波发生模块，载波发生模块的输出端分别与第一绝对值计算电路、第二绝对值计算电路、第三绝对值计算电路的其中一条驱动电路单元相连，第一绝对值计算电路、第二绝对值计算电路、第三绝对值计算电路的另一条驱动电路单元通过第七反相器与载波发生模块的输出端相连。

3.根据权利要求2所述的控制电路，其特征在于：所述的驱动电路单元包含串联的比较器、反相器以及驱动电路，比较器的正输入端与第一绝对值计算电路、第二绝对值计算电路或第三绝对值计算电路，比较器的负输入端与第七反相器或载波发生模块相连。

4.根据权利要求2所述的控制电路，其特征在于：所述第七反相器使反向串联的两个功率开关管中的其中一个以开关频率通断时，另一个保持长通。

5.根据权利要求2所述的控制电路，其特征在于：上述坐标变换器的侧电感通过上述耦合电感的漏感来实现。