CN110503928A - 为具有可配置多电极像素的光调制底板产生五点形视频流 - Google Patents

为具有可配置多电极像素的光调制底板产生五点形视频流 Download PDF

Info

Publication number
CN110503928A
CN110503928A CN201910374074.4A CN201910374074A CN110503928A CN 110503928 A CN110503928 A CN 110503928A CN 201910374074 A CN201910374074 A CN 201910374074A CN 110503928 A CN110503928 A CN 110503928A
Authority
CN
China
Prior art keywords
pixel
quincunx
spot electrodes
resolution
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910374074.4A
Other languages
English (en)
Other versions
CN110503928B (zh
Inventor
克雷格·迈克尔·沃勒
埃里克·保罗·艾森布兰特
蒂莫西·兰德尔·罗斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindingwei (Zhongshan) photoelectric semiconductor Co.,Ltd.
Syndiant Inc
Original Assignee
Syndiant Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/984,297 external-priority patent/US10714032B2/en
Application filed by Syndiant Inc filed Critical Syndiant Inc
Publication of CN110503928A publication Critical patent/CN110503928A/zh
Application granted granted Critical
Publication of CN110503928B publication Critical patent/CN110503928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Abstract

本发明公开一种产生五点形视频流的方法。所述方法包括由第一高分辨率视频帧产生第一类型五点形场。所述第一类型五点形场具有多个五点形像素，所述多个五点形像素中的每一者在所述第一高分辨率视频帧中具有相关联的像素。使用平滑滤波器及像素块来计算所述五点形像素，所述像素块包含所述相关联的像素及所述相关联的像素附近的其他高分辨率像素。由第二高分辨率视频帧产生第二类型五点形场。

Description

为具有可配置多电极像素的光调制底板产生五点形视频流
相关申请
本申请是由安德鲁·伊恩·罗素(Andrew Ian Russell)、克雷格·迈克尔·沃勒(Craig Michael Waller)及埃里克·保罗·艾森布兰特(Eric Paul Eisenbrandt)在2017年 2月15日提出申请且名称为“具有可配置多电极像素的光调制底板(LIGHT MODULATINGBACKPLANE WITH CONFIGURABLE MULTI-ELECTRODE PIXELS)”的第15/433,947号美国专利申请的部分接续案。第15/433,947号申请是由安德鲁·伊恩·罗素、克雷格·迈克尔·沃勒及埃里克·保罗·艾森布兰特在2014年5月9 日提出申请且名称为“具有可配置多电极像素的光调制底板(LIGHT MODULATING BACKPLANE WITH CONFIGURABLE MULTI-ELECTRODEPIXELS)”的第14/273,550号美国专利申请的接续案，第 14/273,550号美国专利申请是在2017年4月4日作为第9,513,573 号美国专利而发布。
技术领域
本发明涉及显示技术。更具体来说，本发明涉及用于控制光调制元件、空间光调制器及光源的数字底板。
背景技术
微显示器通常包括光调制底板及光调制单元或发光单元。光调制单元包括例如硅上液晶(LCOS)及数字微镜装置(DMD) 等技术。发光单元包括例如有机发光二极管(OLED)等技术。在此类微显示器中所使用的技术也可用于制作较大的显示单元。
图1A及图1B例示传统LCOS显示器100的一小部分。具体来说，图1B仅示出LCOS显示器100的24个像素。通常，LCOS 显示器将具有几百万个像素。图1A是显示器100的沿着图1B所示 A A'剖线的剖视图。然而，图1B仅显示出LCOS显示器100的仅一个层。
在图1A中，衬底110支撑像素控制电路PCC_1_1、 PCC_2_1、PCC_3_1、PCC_4_1、PCC_5_1、及PCC_6_1。位于像素控制电路上面的是像素电极PE_1_1、PE_2_1、PE_3_1、PE_4_1、PE_5_1、及PE_6_1。每一像素电极PE_X_Y耦合至像素控制电路PCC_X_Y且由像素控制电路PCC_X_Y控制。因此，像素电极PE_1_1耦合至像素控制电路PCC_1_1且由像素控制电路PCC_1_1控制。类似地，电极PE_2_1、PE_3_1、PE_4_1、PE_5_1、及PE_6_1分别耦合至像素控制电路PCC_2_1、PCC_3_1、PCC_4_1、PCC_5_1、及PCC_6_1且分别由像素控制电路PCC_2_1、PCC_3_1、PCC_4_1、PCC_5_1、及 PCC_6_1控制。对于LCOS显示器100，像素电极由反射性导体制成以反射入 射光，如以下所解释。如图1B中所示，各偏振电极被排列成矩形矩阵。为清晰起见，像素电极是PE_X_Y，其中X是指像素电极的列位置且Y是指像素电极的行位置。
衬底110还将包括各种逻辑电路，以支持像素控制电路的操作。为清晰起见，在图中省略了该多个逻辑电路，因为在此项技术中所熟知的被省略的逻辑电路并非是本发明的组成方面。衬底110、像素控制电路、像素电极以及被省略的逻辑电路共同形成光调制底板。在谷泰格(Guttag)等人的名称为“数字底板(Digital Backplane)”的第7,071,908号美国专利中阐述了光调制底板的实例，所述美国专利以引用方式包含于本文中。在谷泰格等人的名称为“具有屏蔽比较器的空间光调制器(Spatial Light Modulator with MaskingComparators)”的第8,605,015号美国专利中阐述了光调制底板的另一实例，所述美国专利以引用方式并入本文中。
LCOS显示器100的光调制单元包括液晶层120、配向层130、透明共用电极层140及保护性玻璃层150。保护性玻璃层 150保护LCOS显示器100的其余部分，但通常不对入射光或反射光进行操纵。透明共用电极层140与像素电极一起工作来对液晶层 120中的液晶进行操纵。配向层130对液晶层120中的液晶进行配向，以恰当地操纵传入光及反射光。液晶层120包含由像素电极控制的液晶，以选择性地使传入偏振光穿过液晶层120。具体来说，当像素电极由对应的像素控制电路充电至“工作状态”时，偏振光可穿过液晶层120的位于所述像素电极上面的区域且由所述像素电极往回反射。然而，如果像素电极处于非工作状态，则在液晶层 120的位于所述像素电极上面的区域中，偏振光被阻挡。使用脉宽调制来创建不同的对比度。对于彩色显示器，可将彩色滤光片包含于光调制单元中，或者可使用场序颜色方案(即，快速地循环经过三种不同颜色的光源来自于三种不同颜色的光源的光快速的循环)。
从标清视频至高清视频及更高清视频的转变已造成对更高分辨率显示器的巨大需求。然而，对于光调制底板，像素控制电路的大小正变为光调制底板中的像素密度的限制因素。因此，为使用传统的技术来创建更高分辨率光调制底板，必须增加光调制底板的整体大小。然而，增加光调制底板的大小也将会增加成本及功率消耗。因此，需要一种创建高分辨率光调制底板的方法或系统，并且还需要一种为显示器产生适当视频流的高效方式。
发明内容
因此，本发明提供一种产生供与具有可配置多电极像素的高分辨率光调制底板一起使用的五点形视频流的新颖方法。通过由第一高分辨率视频帧产生第一个第一类型五点形场并由第二高分辨率视频帧产生第一个第二类型五点形场而由高分辨率视频流产生五点形视频流。所述第一个第一类型五点形视频场具有多个第一类型五点形像素。每一五点形像素在所述第一高分辨率视频帧中具有相关联的像素。使用平滑滤波器及包含所述相关联的像素的像素块来计算所述第一个第一类型视频帧的五点形像素。在本发明的一个实施例中，所述五点形像素是所述像素块与所述平滑滤波器的互相关性。类似地计算所述第一个第二类型五点形场的五点形像素。然而，第一个第一类型五点形视频场的相关联的像素在第一高分辨率帧中的位置相对于第一个第二类型五点形视频场的相关联的像素在第二高分辨率视频帧中的位置沿对角线偏移。
在本发明的特定实施例中，所述像素块包括排列成 4×4正方形的16个像素。类似地，所述平滑滤波器包含排列成4×4 正方形的16个滤波值。所述平滑滤波器的四个中心值的量值比所述平滑滤波器的四个隅角值的及八个侧值的量值大得多。
鉴于以下说明及图式，将更全面地理解本发明。
附图说明
图1A至图1B例示传统LCOS显示器的一部分。
图2A至图2C是根据本发明一个实施例的光调制底板的一部分的图解。
图3是根据本发明一个实施例的光调制底板的一部分的示意图。
图4A至图4E是根据本发明一个实施例的光调制底板的一部分的图解。
图5A至图5E是根据本发明一个实施例的光调制底板的一部分的示意图。
图6A至图6C是根据本发明一个实施例的光调制底板的一部分的示意图。
图7是根据本发明一个实施例的像素控制电路的示意图。
图8是根据本发明一个实施例的点状电极连接电路的示意图。
图9例示由高分辨率视频流创建五点形视频流。
图10A、图10B及图10C例示五点形像素与高分辨率像素的关系。
图11例示根据本发明的一个实施例如何使用平滑滤波器来创建五点形像素。
图12A、图12B及图12C是根据本发明一些实施例的平滑滤波器。
图13例示根据本发明的一个实施例由高分辨率视频流创建五点形视频流。
图14A及图14B示出在本发明的另一实施例中使用的像素块及平滑滤波器。
图15A及图15B示出在本发明的另一实施例中使用的像素块及平滑滤波器。
具体实施方式
如上所解释，传统光调制底板的分辨率受像素控制电路的大小、所需功率消耗、或者几百万个像素的支持性存储器限制。然而，根据本发明实施例的光调制底板具有比像素控制电路的数目大的有效分辨率。将可配置多电极像素与交错方案(interlacing scheme)一起使用，使得单个像素控制电路在不同的帧中控制不同的像素。
如图2A中所例示，光调制底板200包括呈矩阵形式的多个点状电极。所述点状电极被标示为DE_X_Y，其中X是指点状电极的列位置，且Y是指点状电极的行位置。图2A仅示出光调制底板200的一小部分。具体来说，例示了7行及5列的点状电极。在光调制底板200中，每一点状电极DE_X_Y具有宽度比高度大的矩形形状。光调制底板200使用新颖的可配置多电极像素及摆动交错(bob interlacing)来提高光调制底板200的有效分辨率，如图2B及图2C中所例示。在摆动交错中，视频的帧被转换成包含原始帧的仅一半的行的场。所述场是交替的偶数场及奇数场，其中偶数场包含帧的偶数行，且奇数场包含帧的奇数行。交替的场在眼睛看来是完整的帧。图2B例示在奇数场期间可配置多电极像素的排列，且图2C例示在偶数场期间可配置多电极像素的排列。在图2B 中，示出了十五个可配置多电极像素。为更好地例示每一可配置多电极像素，给每一可配置多电极像素的区域加阴影；此阴影在图2B中是仅出于例示性目的且不具有功能性意义。具体来说，可配置多电极像素CMEP_1_1包括点状电极DE_1_1及DE_1_2，可配置多电极像素CMEP_1_2包括点状电极DE_1_3及DE_1_4，可配置多电极像素CMEP_1_3包括点状电极DE_1_5及DE_1_6，可配置多电极像素CMEP_2_3包括点状电极DE_2_5及DE_2_6，可配置多电极像素CMEP_3_3包括点状电极DE_3_5及DE_3_6，可配置多电极像素CMEP_4_3包括点状电极DE_4_5及DE_4_6，可配置多电极像素 CMEP_5_3包括点状电极DE_5_5及DE_5_6，且一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_X_2*Y及DE_X_(2*Y-1)。对于偶数场，如图2C中所例示，可配置多电极像素CMEP_1_1包括点状电极DE_1_2及DE_1_3，可配置多电极像素CMEP_1_2包括点状电极DE_1_4及DE_1_5，可配置多电极像素CMEP_1_3包括点状电极DE_1_6及DE_1_7，可配置多电极像素CMEP_2_3包括点状电极DE_2_6及DE_2_7，可配置多电极像素CMEP_3_3包括点状电极 DE_3_6及DE_3_7，可配置多电极像素CMEP_4_3包括点状电极 DE_4_6及DE_4_7，可配置多电极像素CMEP_5_3包括点状电极 DE_5_6及DE_5_7，且一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_X_2*Y及DE_X_(2*Y+1)。因此，图2B中的可配置多电极像素行与图2C中的可配置多电极像素行垂直偏移一个点状电极。此种偏移改善了对于人眼来说交错图像的品质。
利用交错的传统光调制底板对于每一点状电极仍包括一个像素控制电路。然而，在根据本发明一个实施例的光调制底板200中，使用仅约一半数目的像素控制电路。图3是根据本发明一个实施例的光调制底板200的一列的一部分的示意图。图3包括像素控制电路PCC_1_1、PCC_1_2及PCC_1_3、点状电极DE_1_1、 DE_1_2、DE_1_3、DE_1_4、DE_1_5、DE_1_6及DE_1_7、点状电极连接电路DECC_1_1_0、DECC_1_1_1、DECC_1_2_0、DECC_1_2_1、 DECC_1_3_0及DECC_1_3_1、以及点状电极连接电路控制线 DECC_CL_1_0及DECC_CL_1_1。
属于图2B及图2C所示可配置多电极像素CMEP_1_1 一部分的像素控制电路PCC_1_1耦合至点状电极DE_1_2。点状电极连接电路DECC_1_1_0耦合在像素控制电路PCC_1_1与点状电极 DE_1_1之间。点状电极连接电路DECC_1_1_1耦合在像素控制电路 PCC_1_1与点状电极DE_1_3之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_1_0被置于工作状态(即，导通)且将点状电极DE_1_1电连接至像素控制电路PCC_1_1。相反地，点状电极连接电路DECC_1_1_1被置于非工作状态(即，不导通)且将点状电极DE_1_3与像素控制电路PCC_1_1电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_1_0被置于非工作状态且将点状电极DE_1_1与像素控制电路PCC_1_1电隔离。相反地，点状电极连接电路DECC_1_1_1被置于工作状态且将点状电极DE_1_3电连接至像素控制电路PCC_1_1。
属于图2B及图2C所示可配置多电极像素CMEP_1_2 一部分的像素控制电路PCC_1_2耦合至点状电极DE_1_4。点状电极连接电路DECC_1_2_0耦合在像素控制电路PCC_1_2与点状电极 DE_1_3之间。点状电极连接电路DECC_1_2_1耦合在像素控制电路 PCC_1_2与点状电极DE_1_5之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_2_0被置于工作状态(即，导通)且将点状电极DE_1_3电连接至像素控制电路PCC_1_2。相反地，点状电极连接电路DECC_1_2_1被置于非工作状态(即，不导通)且将点状电极DE_1_5与像素控制电路PCC_1_2电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_2_0被置于非工作状态且将点状电极DE_1_3与像素控制电路PCC_1_2电隔离。相反地，点状电极连接电路DECC_1_2_1被置于工作状态且将点状电极DE_1_5电连接至像素控制电路PCC_1_2。
属于图2B及图2C所示可配置多电极像素CMEP_1_3 一部分的像素控制电路PCC_1_3耦合至点状电极DE_1_6。点状电极连接电路DECC_1_3_0耦合在像素控制电路PCC_1_3与点状电极 DE_1_5之间。点状电极连接电路DECC_1_3_1耦合在像素控制电路 PCC_1_3与点状电极DE_1_7之间。对于奇数场(参见图2B)，点状电极连接电路DECC_1_3_0被置于工作状态(即，导通)且将点状电极DE_1_5电连接至像素控制电路PCC_1_3。相反地，点状电极连接电路DECC_1_3_1被置于非工作状态(即，不导通)且将点状电极DE_1_7与像素控制电路PCC_1_3电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_1_3_0被置于非工作状态且将点状电极DE_1_5与像素控制电路PCC_1_3电隔离。相反地，点状电极连接电路DECC_1_3_1被置于工作状态且将点状电极DE_1_7电连接至像素控制电路PCC_1_3。
一般来说，属于可配置多电极像素CMEP_X_Y一部分的像素控制电路PCC_X_Y耦合至点状电极DE_X_2Y。点状电极连接电路DECC_X_Y_0耦合在像素控制电路PCC_X_Y与点状电极 DE_X_(2*Y-1)之间。点状电极连接电路DECC_X_Y_1耦合在像素控制电路PCC_X_Y与点状电极DE_X_(2*Y+1)之间。对于奇数场，点状电极连接电路DECC_X_Y_0被置于工作状态(即，导通)且将点状电极DE_X_(2*Y-1)电连接至像素控制电路PCC_X_Y。相反地，点状电极连接电路DECC_X_Y_1被置于非工作状态(即，不导通)且将点状电极DE_X_(2*Y+1)与像素控制电路PCC_X_Y电隔离。对于偶数场(参见图2C)，点状电极连接电路DECC_X_Y_0被置于非工作状态且将点状电极DE_X_(2*Y-1)与像素控制电路PCC_X_Y电隔离。相反地，点状电极连接电路DECC_X_Y_1被置于工作状态且将点状电极DE_X_(2*Y+1)电连接至像素控制电路PCC_X_Y。
由于一半的点状电极连接电路处于工作中且另一半的点状电极连接电路处于非工作中，因此可以两个控制线来控制点状电极连接电路。因此，对于图3所示实施例，点状电极连接电路控制线DECC_CL_1耦合至点状电极连接电路DECC_X_Y_1，且点状电极连接电路控制线DECC_CL_0耦合至点状电极连接电路 DECC_X_Y_0。然而，在本发明的其他实施例中，可将不同的控制方案与点状电极连接电路一起使用。举例来说，在本发明的一些实施例中，点状电极连接电路可需要多于一个控制线(例如，参见图7 所示点状电极连接电路的实施例)。在本发明的其他实施例中，每一点状电极连接电路由单独的控制线(或多个控制线)控制。在本发明的其他实施例中，点状电极连接电路的每一行及/或列由单独的控制线控制。
在图3所示实施例中，点状电极可被分类为专用点状电极及可配置点状电极。具体来说，直接耦合至单个像素控制电路的点状电极为专用点状电极。举例来说，直接连接至像素控制电路 PCC_1_1的点状电极DE_1_2为专用点状电极。相反地，如下点状电极为可配置点状电极：通过点状电极连接电路耦合至多个像素控制电路，以使得所述点状电极可由不同的像素控制电路控制。举例来说，可由像素控制电路PCC_1_1控制(通过点状电极连接电路 DECC_1_1_1)或由像素控制电路PCC_1_2控制(通过点状电极连接电路DECC_1_2_0)的点状电极DE_1_3为可配置点状电极。然而，可在无专用点状电极的情况下实现本发明的其他实施例。
图4A示出根据本发明另一实施例的光调制底板400 的一小部分。具体来说，例示7行及7列的点状电极。在光调制底板400中，每一点状电极DE_X_Y具有正方形形状。光调制底板400 使用新颖的可配置多电极像素及五点形交错来提高光调制底板400 的有效分辨率，如图4B及图4C中所例示。在五点形交错中，视频的帧被转换成包含原始帧的仅一半的行及一半的列的场。所述场是交替的偶数场及奇数场，其中偶数场包含帧的偶数行及偶数列，且奇数场包含帧的奇数行及奇数列。交替的场在眼睛看来是完整的帧。图4B例示在奇数场期间可配置多电极像素的排列，且图4C例示在偶数场期间可配置多电极像素的排列。在图4B中，示出九个可配置多电极像素。为更好地例示每一可配置多电极像素，对每一可配置多电极像素的区域加阴影；此阴影在图4B中是仅出于例示性目的且不具有功能性意义。具体来说，可配置多电极像素 CMEP_1_1包括点状电极DE_1_1、DE_2_1、DE_1_2及DE_2_2。可配置多电极像素CMEP_1_2包括点状电极DE_1_3、DE_2_3、DE_1_4及 DE_2_4。可配置多电极像素CMEP_1_3包括点状电极DE_1_5、 DE_2_5、DE_1_6及DE_2_6。可配置多电极像素CMEP_2_3包括点状电极DE_3_5、DE_4_5、DE_3_6及DE_4_6。可配置多电极像素 CMEP_3_3包括点状电极DE_5_5、DE_6_5、DE_5_6及DE_6_6。一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_(2*X-1)_(2*Y-1)、DE_(2*X)_(2*Y-1)、DE_(2*X-1)_(2*Y)及 DE_(2*X)_(2*Y)。
对于偶数场，如图4C中所例示，可配置多电极像素 CMEP_1_1包括点状电极DE_2_2、DE_3_2、DE_2_3及DE_3_3。可配置多电极像素CMEP_1_2包括点状电极DE_2_4、DE_3_4、DE_2_5及 DE_3_5。可配置多电极像素CMEP_1_3包括点状电极DE_2_6、 DE_3_6、DE_2_7及DE_3_7。可配置多电极像素CMEP_2_3包括点状电极DE_4_6、DE_5_6、DE_4_7及DE_5_7。可配置多电极像素 CMEP_3_3包括点状电极DE_6_6、DE_7_6、DE_6_7及DE_7_7。一般来说，可配置多电极像素CMEP_X_Y包括点状电极DE_(2*X)_(2*Y)、 DE_(2*X+1)_(2*Y)、DE_(2*X)_(2*Y+1)及DE_(2*X+1)_(2*Y+1)。因此，图4B中的可配置多电极像素行与图4C中的可配置多电极像素行垂直偏移一个点状电极且水平偏移一个点状电极。此种偏移改善对于人眼来说交错图像的品质。
在本发明的一些实施例中，还在光调制底板400中使用点状电极的其他排列。图4D及图4E例示可配置多电极像素的其他排列。在图4D中，示出九个可配置多电极像素。为更好地例示每一可配置多电极像素，对每一可配置多电极像素的区域加阴影；此阴影在图4D中是仅出于例示性目的且不具有功能性意义。具体来说，可配置多电极像素CMEP_1_1包括点状电极DE_1_2、DE_2_2、 DE_1_3及DE_2_3。可配置多电极像素CMEP_1_2包括点状电极 DE_1_4、DE_2_4、DE_1_5及DE_2_5。可配置多电极像素CMEP_1_3 包括点状电极DE_1_6、DE_2_6、DE_1_7及DE_2_7。可配置多电极像素CMEP_2_3包括点状电极DE_3_6、DE_4_6、DE_3_7及DE_4_7。可配置多电极像素CMEP_3_3包括点状电极DE_5_6、DE_6_6、DE_5_7 及DE_6_7。一般来说，可配置多电极像素CMEP_X_Y包括点状电极 DE_(2*X-1)_(2*Y)、DE_(2*X)_(2*Y)、DE_(2*X-1)_(2*Y+1)及 DE_(2*X)_(2*Y+1)。
在图4E中，可配置多电极像素CMEP_1_1包括点状电极DE_2_1、DE_3_1、DE_2_2及DE_3_2。可配置多电极像素CMEP_1_2 包括点状电极DE_2_3、DE_3_3、DE_2_4及DE_3_4。可配置多电极像素CMEP_1_3包括点状电极DE_2_5、DE_3_5、DE_2_6及DE_3_6。可配置多电极像素CMEP_2_3包括点状电极DE_4_5、DE_5_5、DE_4_6 及DE_5_6。可配置多电极像素CMEP_3_3包括点状电极DE_6_5、 DE_7_5、DE_6_6及DE_7_6。一般来说，可配置多电极像素CMEP_X_Y 包括点状电极DE_(2*X)_(2*Y-1)、DE_(2*X+1)_(2*Y-1)、DE_(2*X)_(2*Y)及DE_(2*X+1)_(2*Y)。如同图4B及图4C所示多电极像素，图4D中的可配置多电极像素行与图4E中的可配置多电极像素行垂直偏移一个点状电极且水平偏移一个点状电极。因此，图4D及图4E所示可配置多电极像素可用于五点形交错。此外，本发明的一些实施例可利用可配置多电极像素的所有四种排列来显示视频流。
在根据本发明一个实施例的光调制底板400中，使用一个像素控制电路来一次控制四个点状电极。图5A是根据本发明一个实施例的光调制底板400的一部分的示意图。图5A包括像素控制电路PCC_1_1、PCC_1_2、PCC_2_1、PCC_2_2、PCC_3_1及 PCC_3_2；点状电极DE_1_1、DE_1_2、DE_1_3、DE_1_4、DE_1_5、 DE_2_1、...DE_7_4及DE_7_5；点状电极连接电路DECC_H_1_1、 DECC_H_1_2、DECC_H_1_3、DECC_H_1_4、DECC_H_1_5、 DECC_H_2_1、...DECC_H_6_4及DECC_H_6_5；以及点状电极连接电路DECC_V_1_1、DECC_V_1_2、DECC_V_1_3、DECC_V_1_4、 DECC_V_2_1、...DECC_V_7_3及DECC_V_7_4。因图5A中的空间约束，每一点状电极连接电路DECC_H_X_Y被绘制为菱形且被标示为 HXY，类似地，每一点状电极连接电路DECC_V_X_Y被绘制为菱形且被标示为VXY。在实际实施方案中，点状电极将位于上覆在像素控制电路及点状电极连接电路上的第一平面上。另外，因空间约束，点状电极连接电路的控制线被省略。为清晰起见，包含图5B、图 5C、图5D及图5E以分别例示图5B、图5C、图5D及图5E所示的可配置多电极像素的点状电极连接电路的状态。具体来说，在图5B、图5C、图5D及5E中，处于工作状态(即，导通)的点状电极连接电路被加阴影，而处于非工作状态(即，不导通)的点状电极连接电路未被加阴影。此外，在图5B及图5C中，可配置多电极像素由大的正方形标记。
属于图5B、图5C、图5D及图5E所示可配置多电极像素CMEP_1_1一部分的像素控制电路PCC_1_1耦合至点状电极 DE_2_2。点状电极连接电路DECC_V_2_1耦合在点状电极DE_2_2与点状电极DE_2_1之间。点状电极连接电路DECC_H_1_2耦合在点状电极DE_2_2与点状电极DE_1_2之间。点状电极连接电路 DECC_H_1_1耦合在点状电极DE_2_1与点状电极DE_1_1之间。点状电极连接电路DECC_V_1_1耦合在点状电极DE_1_2与点状电极 DE_1_1之间。点状电极连接电路DECC_V_2_2耦合在点状电极 DE_2_2与点状电极DE_2_3之间。点状电极连接电路DECC_H_2_2 耦合在点状电极DE_2_2与点状电极DE_3_2之间。点状电极连接电路DECC_H_2_3耦合在点状电极DE_2_3与点状电极DE_3_3之间。点状电极连接电路DECC_V_3_2耦合在点状电极DE_3_2与点状电极 DE_3_3之间。如图5B中所示，对于奇数场，点状电极连接电路 DECC_H_1_1、DECC_H_1_2、DECC_V_1_1及DECC_V_2_1均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极DE_1_1、DE_2_1、DE_1_2及DE_2_2。如图5C中所示，对于偶数场，点状电极连接电路DECC_H_2_2、DECC_H_2_3、 DECC_V_2_2及DECC_V_3_2均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极DE_2_2、DE_3_2、 DE_2_3及DE_3_3。
属于图5B、图5C、图5D及图5E所示可配置多电极像素CMEP_2_1一部分的像素控制电路PCC_2_1耦合至点状电极DE_4_2。点状电极连接电路DECC_V_4_1耦合在点状电极DE_4_2与点状电极DE_4_1之间。点状电极连接电路DECC_H_3_2耦合在点状电极DE_4_2与点状电极DE_3_2之间。点状电极连接电路 DECC_H_3_1耦合在点状电极DE_4_1与点状电极DE_3_1之间。点状电极连接电路DECC_V_3_1耦合在点状电极DE_3_2与点状电极 DE_3_1之间。点状电极连接电路DECC_V_4_2耦合在点状电极 DE_4_2与点状电极DE_4_3之间。点状电极连接电路DECC_H_4_2 耦合在点状电极DE_4_2与点状电极DE_5_2之间。点状电极连接电路DECC_H_4_3耦合在点状电极DE_4_3与点状电极DE_5_3之间。点状电极连接电路DECC_V_5_2耦合在点状电极DE_5_2与点状电极 DE_5_3之间。如图5B中所示，对于奇数场，点状电极连接电路 DECC_H_3_1、DECC_H_3_2、DECC_V_3_1及DECC_V_4_1均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极DE_3_1、DE_4_1、DE_3_2及DE_4_2。如图5C中所示，对于偶数场，点状电极连接电路DECC_H_4_2、DECC_H_4_3、 DECC_V_4_2及DECC_V_5_2均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极DE_4_2、DE_5_2、 DE_4_3及DE_5_3。
一般来说，每一点状电极连接电路DECC_H_X_Y耦合在点状电极DE_X_Y与点状电极DE_X+1_Y之间。每一点状电极连接电路DECC_V_X_Y耦合在点状电极DE_X_Y与点状电极DE_X_Y+1之间。点状电极像素控制电路PCC_X_Y耦合至点状电极DE_2*X_2*Y。
对于与图4B对应的图5B所示排列，如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对于图5B所示排列，每一像素控制电路PCC_X_Y控制点状电极DE_2*X_2*Y、DE_(2*X-1)_2*Y、DE_2*X_(2*Y-1)及 DE_(2*X-1)_(2*Y-1)。
对于与图4C对应的图5C所示排列，如果X是偶数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对于图5C所示排列，每一像素控制电路PCC_X_Y控制点状电极 DE_2*X_2*Y、DE_(2*X+1)_2*Y、DE_2*X_(2*Y+1)及 DE_(2*X+1)_(2*Y+1)。
对于与图4D对应的图5D所示排列，如果X是奇数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对于图5D所示排列，每一像素控制电路PCC_X_Y控制点状电极 DE_(2*X-1)_2*Y、DE_2*X_2*Y、DE_(2*X-1)_(2*Y+1)及 DE_(2*X)_(2*Y+1)。
对于与图4E对应的图5E所示排列，如果X是偶数，则点状电极连接电路DECC_H_X_Y处于工作中。相反地，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中。因此，对于图5D所示排列，每一像素控制电路PCC_X_Y控制点状电极 DE_(2*X-1)_2*Y、DE_2*X_2*Y、DE_(2*X-1)_(2*Y+1)及 DE_(2*X)_(2*Y+1)。
在本发明的一个实施例中，布线出两个状态控制线来通往点状电极控制电路中的每一者。状态控制线指示应使用可配置多电极像素的四种排列中的哪一种(如图5B至图5E所例示)。每一点状电极控制电路包括小的解码电路，以判断是应处于工作中还是非工作中。
然而，在本发明的其他实施例中，在每一点状电极连接电路中包含解码电路将需要很多面积。因此，在使用图8所例示点状电极控制电路800的本发明一个实施例中，选择性地布线出通往点状电极连接电路的互补控制线，以便不需要解码单元。如以下更详细地解释，图8所示点状电极控制电路具有两个控制端子C 及！C。如果在控制端子C上提供逻辑高态且在控制端子！C上提供逻辑低态，则点状电极控制电路800处于工作中；否则，点状电极控制电路800处于非工作中。
在此实施例中，使用两对互补控制线。为一致起见，控制线V_CNTRL及！V_CNTRL与点状电极连接电路DECC_V_X_Y一起使用，且控制线H_CNTRL及！HCNTRL与点状电极连接电路DECC_H_X_Y一起使用。具体来说，对于点状电极连接电路 DECC_V_X_Y，当Y是奇数时，则控制线V_CNTRL耦合至控制端子C 且控制线！V_CNTRL耦合至控制端子！C。然而，当Y是偶数时，则控制线V_CNTRL耦合至控制端子！C且控制线！V_CNTRL耦合至控制端子C。因此，当控制线V_CNTRL处于逻辑高态时，如果Y是奇数，则点状电极连接电路DECC_V_X_Y处于工作中，且如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于非工作中。然而，当控制线 V_CNTRL处于逻辑低态时，如果Y是奇数，则点状电极连接电路 DECC_V_X_Y处于非工作中，且如果Y是偶数，则点状电极连接电路DECC_V_X_Y处于工作中。
对于点状电极连接电路DECC_H_X_Y，当X是奇数时，则控制线H_CNTRL耦合至控制端子C且控制线！H_CNTRL耦合至控制端子！C。然而，当X是奇数时，则控制线H_CNTRL耦合至控制端子！C且控制线！H_CNTRL耦合至控制端子C。因此，当控制线H_CNTRL 处于逻辑高态时，如果X是奇数，则点状电极连接电路DECC_H_X_Y 处于工作中，且如果X是偶数，则点状电极连接电路DECC_H_X_Y 处于非工作中。
当控制线V_CNTRL为逻辑高态且控制线H_CNTRL为逻辑高态时，则选择图5B所示的排列。当控制线V_CNTRL为逻辑低态且控制线H_CNTRL为逻辑低态时，则选择图5C所示的排列。当控制线V_CNTRL为逻辑低态且控制线V_CNTRL为逻辑高态时，则选择图5D所示的排列。当控制线V_CNTRL为逻辑高态且控制线 V_CNTRL为逻辑低态时，则选择图5E所示的排列。
对于五点形交错，使用图5B至图5E所示的排列中仅两种。具体来说，本发明的一个实施例使用图5B及图5C所示的排列。在图5B及图5C中，一半的点状电极连接电路处于工作中，且另一半的点状电极连接电路处于非工作中，可以两个控制线来控制点状电极连接电路。因此，对于图5A至图5C所示实施例，第一点状电极连接电路控制线可在X是奇数时耦合至点状电极连接电路 DECC_H_X_Y且在Y是奇数时耦合至点状电极连接电路DECC_V_X_Y。第二点状电极连接电路控制线在X是偶数时耦合至点状电极连接电路DECC_H_X_Y，且在Y是偶数时耦合至点状电极连接电路 DECC_V_X_Y。然而，在本发明的其他实施例中，可将不同的控制方案与点状电极连接电路一起使用。举例来说，在本发明的一些实施例中，点状电极连接电路可能需要多于一个控制线(例如，参见图 7所示点状电极连接电路的实施例)。在本发明的其他实施例中，每一点状电极连接电路由单独的控制线(或多个控制线)控制。
此外，由于对于五点形交错仅使用所述可配置多电极像素排列中的两种，因此点状电极连接电路中的一些是冗余且不必要的。在图5B中，点状电极DE_1_2通过两个路径耦合至像素控制电路PCC_1_1。将点状电极DE_1_2连接至像素控制电路PCC_1_1 的第一路径是通过点状电极连接电路DECC_H_1_2及点状电极DE_2_2来实现。将点状电极DE_1_2连接至像素控制电路PCC_1_1 的第二路径是通过点状电极连接电路DECC_V_1_1、点状电极 DE_1_1、点状电极连接电路DECC_H_1_1、点状电极DE_2_1、点状电极连接电路DECC_V_2_1及点状电极DE_2_2来实现。因此，可在不改变图5A至图5C所示实施例的功能的情况下消除点状电极连接电路DECC_H_1_2。事实上，在Y是偶数时，所有点状电极连接电路DECC_H_X_Y均可被消除。因此，本发明的一些实施例将消除该多个冗余电路，从而降低光调制底板的成本。因图5A至图5C所示实施例的对称性质，可改为将其他点状电极连接电路消除。
图6A是根据本发明一个实施例的光调制底板600的一部分的示意图。如同光调制底板400(图5A)，光调制底板600 (图6A)包括像素控制电路PCC_1_1、PCC_1_2、PCC_2_1、PCC_2_2、 PCC_3_1及PCC_3_2；点状电极DE_1_1、DE_1_2、DE_1_3、DE_1_4、 DE_1_5、DE_2_1、...DE_7_4及DE_7_5。然而，为清晰起见，图 6A所示像素控制电路被绘制在点状电极的后面且因此使用虚线来绘制。具体来说，像素控制电路PCC_1_1位于点状电极DE_2_2后面，像素控制电路PCC_2_1位于点状电极DE_4_2后面，且一般来说，像素控制电路PCC_X_Y位于点状电极DE_(2*X)_(2*Y)后面。此外，位于像素控制电路PCC_X_Y前面的点状电极DE_(2*X)_(2*Y) 耦合至像素控制电路PCC_X_Y。因此，举例来说，像素控制电路 PCC_3_2耦合至点状电极DE_6_4。光调制底板400与光调制底板 600之间的主要差异是，光调制底板600中的点状电极连接电路耦合在点状电极与像素控制电路之间，而在光调制底板400中，一些点状电极连接电路耦合在各点状电极之间。因此，对于图6A，点状电极连接电路DECC_IJ_XY耦合在点状电极DE_I_J与像素控制电路PCC_X_Y之间。然而，因图6A中的空间约束，每一点状电极连接电路DECC_IJ_XY被绘制为菱形且在XY上被标示为IJ。因此，举例来说，点状电极连接电路DECC_32_11耦合在点状电极DE_3_2 与像素控制电路PCC_1_1之间，是具有在11上标记32的菱形。在实际实施方案中，点状电极将位于上覆在像素控制电路及点状电极连接电路上的第一平面上。另外，因空间约束，点状电极连接电路的控制线被省略。为清晰起见，包含图6B及图6C以例示奇数场(图 6B)及偶数场(图6C)时点状电极连接电路的状态。具体来说，在图6B及图6C中，处于工作状态(即，导通)的点状电极连接电路被加阴影，而处于非工作状态(即，不导通)的点状电极连接电路未被加阴影。此外，在图6B及图6C中，可配置多电极像素由大的正方形标记。
属于图6B及图6C所示可配置多电极像素CMEP_1_1 一部分的像素控制电路PCC_1_1耦合至点状电极DE_2_2。点状电极连接电路DECC_11_11耦合在点状电极DE_1_1、像素控制电路 PCC_1_1之间。点状电极连接电路DECC_21_11耦合在点状电极 DE_2_1、像素控制电路PCC_1_1之间。点状电极连接电路 DECC_12_11耦合在点状电极DE_1_2、像素控制电路PCC_1_1之间。点状电极连接电路DECC_32_11耦合在点状电极DE_3_2、像素控制电路PCC_1_1之间。点状电极连接电路DECC_23_11耦合在点状电极DE_2_3、像素控制电路PCC_1_1之间。点状电极连接电路 DECC_33_11耦合在点状电极DE_3_3、像素控制电路PCC_1_1之间。如图6B中所示，对于奇数场，点状电极连接电路DECC_11_11、 DECC_21_11及DECC_12_11均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极DE_1_1、DE_2_1、DE_1_2及DE_2_2。如图6C中所示，对于偶数场，点状电极连接电路DECC_32_11、DECC_23_11及DECC_33_11均被设定成工作状态 (即，导通)，从而使得像素控制电路PCC_1_1能够控制点状电极 DE_2_2、DE_3_2、DE_2_3及DE_3_3。
属于图6B及图6C所示可配置多电极像素CMEP_2_1 一部分的像素控制电路PCC_2_1耦合至点状电极DE_4_2。点状电极连接电路DECC_31_21耦合在点状电极DE_3_1、像素控制电路 PCC_2_1之间。点状电极连接电路DECC_41_21耦合在点状电极 DE_4_1、像素控制电路PCC_2_1之间。点状电极连接电路 DECC_32_21耦合在点状电极DE_3_2、像素控制电路PCC_2_1之间。点状电极连接电路DECC_52_21耦合在点状电极DE_5_2、像素控制电路PCC_2_1之间。点状电极连接电路DECC_43_21耦合在点状电极DE_4_3、像素控制电路PCC_2_1之间。点状电极连接电路 DECC_53_21耦合在点状电极DE_5_3、像素控制电路PCC_2_1之间。如图6B中所示，对于奇数场，点状电极连接电路DECC_31_11、 DECC_41_21及DECC_32_21均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极DE_3_1、DE_4_1、DE_3_2及DE_4_2。如图6C中所示，对于偶数场，点状电极连接电路DECC_52_11、DECC_43_11及DECC_53_21均被设定成工作状态 (即，导通)，从而使得像素控制电路PCC_2_1能够控制点状电极 DE_4_2、DE_5_2、DE_4_3及DE_5_3。
一般来说，属于可配置多电极像素CMEP_X_Y一部分的像素控制电路PCC_X_Y耦合至点状电极DE_(2*X)_(2*Y)。点状电极连接电路DECC_(2*X-1)(2*Y-1)_XY耦合在点状电极DE_(2*X-1)_(2*Y-1)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X)(2*Y-1)_XY耦合在点状电极DE_(2*X)_(2*Y-1)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X-1)(2*Y)_XY耦合在点状电极DE_(2*X-1)_(2*Y)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X+1)(2*Y)_XY 耦合在点状电极DE_(2*X+1)_(2*Y)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X+1)(2*Y)_XY耦合在点状电极 DE_(2*X)_(2*Y+1)、像素控制电路PCC_X_Y之间。点状电极连接电路DECC_(2*X+1)(2*Y+1)_XY耦合在点状电极 DE_(2*X+1)_(2*Y+1)、像素控制电路PCC_X_Y之间。对于奇数场，点状电极连接电路DECC_(2*X-1)(2*Y-1)_XY、 DECC_(2*X)(2*Y-1)_XY及DECC_(2*X-1)(2*Y)_XY均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_X_Y能够控制点状电极DE_(2*X-1)_(2*Y-1)、DE_(2*X)_(2*Y-1)、DE_(2*X-1)_(2*Y) 及DE_(2*X)_(2*Y)。对于偶数场，点状电极连接电路 DECC_(2*X+1)(2*Y+1)_XY、DECC_(2*X)(2*Y+1)_XY及 DECC_(2*X+1)(2*Y)_XY均被设定成工作状态(即，导通)，从而使得像素控制电路PCC_X_Y能够控制点状电极 DE_(2*X+1)_(2*Y+1)、DE_(2*X)_(2*Y+1)、DE_(2*X+1)_(2*Y)及 DE_(2*X)_(2*Y)。
在本发明的大多数实施例中，每一像素控制电路是单位存储器单元。使用各种脉宽调制技术来快速改变存储器单元的值，以在可配置多电极像素中创建不同的对比度。大多数的传统存储器单元均可用于像素控制电路。图7是在本发明的某些实施例中使用的存储器单元700的电路图。存储器单元700包括晶体管710、晶体管720、反相器730及反相器740。反相器730及740被交叉耦合(即，反相器730的输入端子耦合至反相器740的输出端子且反相器740的输入端子耦合至反相器730的输出端子)以存储位值。反相器730的输出端子为存储器单元700提供输出端子OUT。输出端子OUT将耦合至点状电极及点状电极连接电路。晶体管710及 720用于改变由反相器730及740存储的值。具体来说，互补输入信号BIT及！BIT分别被施加至晶体管720的输入端子及晶体管710 的输入端子。晶体管710的输出端子耦合至反相器730的输入端子，且晶体管720的输出端子耦合至反相器740的输入端子。晶体管 710的栅极端子及晶体管720的栅极端子耦合至写入控制信号 WRITE。当写入控制信号WRITE处于工作状态(例如，逻辑1)时，由反相器730及740存储的位被晶体管710及720盖写。当写入控制信号WRITE处于非工作状态时，则反相器730及740未受干扰且存储当前位值。在本发明的大多数实施例中，像素控制电路被形成为存储器阵列。在该多个实施例中，写入控制信号WRITE通常被称为行选择线，且互补输入BIT及！BIT将延伸至多列存储器单元。
点状电极连接电路是可被置于导电的工作状态或者不导电(即，不导通)的非工作状态的简单开关。可使用可被配置成导通或不导通的任何电路作为点状电极连接电路。图8是在本发明的一些实施例中使用的点状电极连接电路800的电路图。点状电极连接电路800是由并联耦合在第一输入/输出端子IO1与第二输入/输出端子IO2之间的NMOS晶体管810及PMOS晶体管820构成的传统CMOS传输门。第一控制端子C耦合至NMOS晶体管810的栅极端子，且第二控制端子！C耦合至PMOS晶体管820的栅极端子。当控制信号C处于逻辑高态且控制信号！C处于逻辑低态时，点状电极连接电路800处于工作状态且变为在输入/输出端子IO1与输入/输出端子IO2之间导通。相反地，当控制信号C处于逻辑低态且控制信号！C处于逻辑高态时，点状电极连接电路800处于非工作状态且变为在输入/输出端子IO1与输入/输出端子IO2之间不导通。
如图9中所例示，高分辨率视频流HRVS包括Z+1个高分辨率视频帧HRVF_0、HRVF_1、HRVF_2至HRVF_Z，其中Z是正整数。通过对每一高分辨率视频帧进行子采样以形成五点形偶数场及五点形奇数场而由高分辨率视频流HRVS形成五点形视频流QVS。具体来说，如图9中所示，通过对高分辨率视频帧HRVF_0进行子采样来形成五点形偶数场QEF_0及五点形奇数场QOF_0；通过对高分辨率视频帧HRVF_1进行子采样来形成五点形偶数场QEF_1及五点形奇数场QOF_1；通过对高分辨率视频帧HRVF_2进行子采样来形成五点形偶数场QEF_2及五点形奇数场QOF_2，等等，直至通过对高分辨率视频帧HRVF_Z进行子采样来形成五点形偶数场QEF_Z 及五点形奇数场QOF_Z为止。具体来说，五点形偶数场中的每一像素在高分辨率视频帧中具有相关联的像素。类似地，五点形奇数场中的每一像素在高分辨率视频帧中具有相关联的像素。
图10A例示五点形交错的子采样。具体来说，图10A 示出高分辨率视频帧HRVF_1000的小区段。更具体来说，示出高分辨率视频帧HRVF_1000的左上隅角中的二十四个像素。高分辨率视频帧HRVF_1000的像素具有指示像素列位置的x坐标及指示像素行位置的y坐标。高分辨率视频帧HRVF_1000中的像素被标示为像素 HRP(x,y)。其中像素HRP(0,0)位于高分辨率视频帧HRVF_1000 的左上隅角中。
五点形偶数场QEF_1000(图10B中示出其一部分)仅具有高分辨率帧HRVF_1000的四分之一数目的像素。五点形偶数场的每一像素QEP(i,j)与高分辨率视频帧HRVF_1000的像素 HRP(2*i,2*j)相关联。因此，与五点形偶数场的像素相关联的像素的x坐标及y坐标均为偶数。在图10A中，其中x及y均为偶数的每一像素HRP(x,y)用于形成五点形偶数场且为清晰起见被标示有“偶数”。在图10B中，五点形偶数场QEF_1000中的每一像素 QEP(i,j)等于高分辨率视频帧HRFV_1000的像素HRP(2*i,2*j)。因此，如图10B中所示，像素QEP(0,0)被设定成等于像素HRP(0, 0)；像素QEP(1,0)被设定成等于像素HRP(2,0)；像素QEP(2,0) 被设定成等于像素HRP(4,0)；像素QEP(0,1)被设定成等于像素 HRP(0,2)；像素QEP(1,1)被设定成等于像素HRP(2,2)；像素 QEP(2,1)被设定成等于像素HRP(4,2)。
五点形奇数场QEF_1000(图10C中示出其一部分)仅具有高分辨率帧HRVF_1000的四分之一数目的像素。五点形偶数场的每一像素QOP(i,j)与高分辨率视频帧HRVF_1000的像素 HRP(2*i+1,2*j+1)相关联。因此，与五点形奇数场的像素相关联的像素的x坐标及y坐标均为奇数。在图10A中，其中x及y均为奇数的每一像素HRP(x,y)用于形成五点形奇数场且为清晰起见被标示有“奇数”。在图10C中，五点形偶数场QEF_1000中的每一像素QEP(i,j)等于高分辨率视频帧HRFV_1000的像素HRP(2*i+1, 2*j+1)。因此，如图10C中所示，像素QOP(0,0)被设定成等于像素HRP(1,1)；像素QOP(1,0)被设定成等于像素HRP(3,1)；像素QOP(2,0)被设定成等于像素HRP(5,1)；像素QOP(0,1)被设定成等于像素HRP(1,3)；像素QOP(1,1)被设定成等于像素HRP(3, 3)；像素QOP(2,1)被设定成等于像素HRP(5,3)。
图10A至图10C中所示的五点形交错方案自然使得五点形场被称为“奇数”及“偶数”，因为在五点形奇数场中，来自高分辨率视频帧的相关联像素的x坐标及y坐标是奇数，且在五点形偶数场中，来自高分辨率视频帧的相关联像素的x坐标及y坐标是偶数。然而，更一般来说，对于每一高分辨率视频帧，产生第一类型五点形场及第二类型五点形场。用于产生第一类型五点形场的相关联像素相对于用于产生第二类型五点形场的相关联像素沿对角线偏移。举例来说，在本发明的一个实施例中，第一类型五点形场的每一像素FTQFP(x,y)与高分辨率视频帧的像素HRP(2*x+1, 2*y)相关联。而第二类型五点形场的每一像素STQFP(i,j)与高分辨率视频帧的像素HRP(2*i,2*j+1)相关联。在此实施例中，图4D 及图4E所示的点状电极排列将用于显示五点形视频流。
一般来说，在相同的分辨率水平下，交错显示器并不提供与渐进显示器相同的图片品质。举例来说，高清显示器具有 1920×1080的分辨率。使用五点形交错的显示器将仅需要 960×540的分辨率来显示高清图像。然而，在五点形交错显示器上，图像品质将更低。因此，本发明的一些实施例使用新颖的过采样技术来实现等效的图像品质。具体来说，在本发明的一些实施例中，五点形交错显示器将具有高于960×540但低于1920×1080的分辨率。高清图像将被提升至更高的等效五点形交错分辨率且然后被显示。举例来说，使用五点形交错的本发明具体实施例具有 1280×720的分辨率，此等效于2560×1440的分辨率。因此， 1920×1080图像在首先被提升至2560×1440之后才在使用五点形交错的显示器上显示。更高分辨率五点形交错显示器的图像品质对交错技术进行补偿，以将图片品质改善至与1920×1080显示器相同的水平。
在本发明的其他实施例中，针对五点形交错来专门处理传入的高分辨率视频流，以使得五点形交错显示器的图像品质被改善至与更昂贵的更高分辨率显示器几乎相同的图像品质。举例来说，在本发明的一些实施例中，五点形场中的像素是使用高分辨率视频帧的相关联像素附近的像素群组而非仅复制高分辨率视频帧中的相关联像素来产生。为清晰起见，详细地阐述了使用偶数五点形场及奇数五点形场的本发明具体实施例，然而，本发明的其他实施例可使用其他场。
如图11中所例示，为产生五点形场的五点形像素 QP(x,y)，由高分辨率视频帧中的高分辨率像素形成的像素块 PB_1100由平滑滤波器F_1110进行滤波。由高分辨率像素形成的像素块PB_1100包括五点形像素QP(x,y)的相关联像素。具体来说，五点形像素QP(x,y)与高分辨率视频帧1100的高分辨率像素 HRP(s,t)相关联。本文中所使用的“高分辨率像素”是指高分辨率视频帧中的像素，且“五点形像素”是指五点形场中的像素。
为清晰起见，在左上隅角中开始且向右行进，在顶行中，像素块PB_1100中的高分辨率像素被标示为HRP(s-1,t-1)、 HRP(s,t-1)、HRP(s+1,t-1)、HRP(s+2,t-1)；在第二行中，像素块PB_1100中的高分辨率像素被标示为HRP(s-1,t)、HRP(s,t)、 HRP(s+1,t)、HRP(s+2,t)；在第三行中，像素块PB_1100中的高分辨率像素被标示为HRP(s-1,t+1)、HRP(s,t+1)、HRP(s+1,t+1)、 HRP(s+2,t+1)；且在底行中，像素块PB_1100中的高分辨率像素被标示为HRP(s-1,t+2)、HRP(s,t+2)、HRP(s+1,t+2)及HRP(s+2, t+2)，其中s及t是取决于x及y(即，像素QP(x,y)，如下所解释)的整数。平滑滤波器F_1110包括也排列成4×4块的16个滤波值。在左上隅角中开始且向右行进，在顶行中，平滑滤波器F_1110 中的滤波值被标示为F(-1,-1)、F(0,-1)、F(1,-1)、F(2,-1)；在第二行中，平滑滤波器F_1110中的滤波值被标示为F(-1,0)、 F(0,0)、F(1,0)、F(2,0)；在第三行中，平滑滤波器F_1110中的滤波值被标示为F(-1,1)、F(0,1)、F(1,1)、F(2,1)；且在底行中，平滑滤波器F_1110中的滤波值被标示为F(-1,2)、F(0, 2)、F(1,2)及F(2,2)。将像素及滤波值施加至互相关电路1120，以产生五点形像素QP(x,y)。本发明的其他实施例可使用不同数目的像素及不同大小的滤波器来计算五点形像素。以下阐述该多个额外实施例中的一些实施例。
互相关电路1120将4×4像素块的每一像素与4×4 滤波值块内相同位置中的滤波值相乘并对16个积进行求和。一般来说，单独地计算像素的每一颜色分量。因此，如果像素是以RGB 格式存储，则使用高分辨率像素中的每一者的红色分量来计算五点形像素QP(x,y)的红色分量。类似地，使用高分辨率像素中的每一者的蓝色分量来计算五点形像素QP(x,y)的蓝色分量；且依据高分辨率像素中的每一者的绿色分量来计算五点形像素QP(x,y) 的绿色分量。
对于如上参照图10A所示“偶数”像素及“奇数”像素所述的五点形偶数场，用于对高分辨率视频帧的像素进行选择及索引的变量s及t分别等于2乘以x及2乘以y，其中x及y用于索引五点形偶数场中的五点形像素。对于五点形奇数场，用于对高分辨率视频帧的像素进行选择及索引的变量s及t分别等于2乘以 x加上1以及2乘以y加上1，其中x及y用于索引五点形奇数场中的五点形像素。
在本发明的大多数实施例中，平滑滤波器1110的滤波值是可配置的。为改善五点形显示器的图像品质，平滑滤波器应在2×2阵列中引起平滑(或模糊)效应，同时也对2×2阵列之外的像素具有锐化效应。一般来说，滤波器的边缘处的滤波值的量值 (即，绝对值)应小于滤波器的中心附近的滤波值的量值。此外，滤波器的中心附近的滤波值应为正的，而滤波器的边缘附近的滤波值可为负的。举例来说，在本发明的许多实施例中，滤波器的中心附近的滤波值的量值是滤波器的边缘附近的滤波值的量值的十倍。为维持相同的亮度，所有滤波值之和通常等于1。然而，在本发明的一些实施例中，可通过使各滤波值相加起来大于或小于1来调整视频的亮度。
图12A例示根据本发明一个实施例的平滑滤波器 F_1210中的滤波值。在平滑滤波器F_1210中，平滑滤波器F_1210 的中心中的四个滤波值(即，四个中心值)等于5/16。平滑滤波器F_1210的隅角中的四个滤波值(即，四个隅角值)等于0。平滑滤波器F_1210的各侧处的八个滤波值(即，八个侧值)等于 -1/32。具体来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1) 等于5/16；滤波值F(-1,-1)、F(2,-1)、F(-1,2)及F(2,2)等于0；且滤波值F(0,-1)、F(1,-1)、F(-1,0)、F(2,0)、F(-1, 1)、F(2,1)、F(0,2)及F(1,2)等于-1/32。
图12A例示根据本发明一个实施例的平滑滤波器 F_1210中的滤波值。在平滑滤波器F_1210中，平滑滤波器F_1210 的中心中的四个滤波值等于5/16。平滑滤波器F_1210的隅角中的四个滤波值等于0。并且，平滑滤波器F_1210的各侧处的8个滤波值等于-1/32。具体来说，滤波值F(0,0)、F(1,0)、F(0,1) 及F(1,1)等于5/16；滤波值F(-1,-1)、F(2,-1)、F(-1,2)及 F(2,2)等于0；且滤波值F(0,-1)、F(1,-1)、F(-1,0)、F(2,0)、 F(-1,1)、F(2,1)、F(0,2)及F(1,2)等于-1/32。
图12B例示根据本发明另一实施例的平滑滤波器 F_1220中的滤波值。在平滑滤波器F_1220中，平滑滤波器F_1220 的中心中的四个滤波值等于5/14。平滑滤波器F_1220的隅角中的四个滤波值、平滑滤波器F_1220的各侧处的8个滤波值等于-1/28。具体来说，滤波值F(0,0)、F(1,0)、F(0,1)及F(1,1)等于 5/14；且滤波值F(-1,-1)、F(2,-1)、F(-1,2)、F(2,2)、F(0, -1)、F(1,-1)、F(-1,0)、F(2,0)、F(-1,1)、F(2,1)、F(0,2) 及F(1,2)等于-1/28
图12C例示根据本发明一个实施例的平滑滤波器 F_1230中的滤波值。在平滑滤波器F_1230中，平滑滤波器F_1230 的中心中的四个滤波值等于1/3。平滑滤波器F_1230的右上隅角及左下隅角中的两个滤波值等于0。并且，平滑滤波器F_1230的各侧处的8个滤波值等于-1/32。具体来说，滤波值F(0,0)、F(1, 0)、F(0,1)及F(1,1)等于1/3；滤波值F(2,-1)及F(-1,2) 等于0；且滤波值F(-1,-1)、F(2,2)、F(0,-1)、F(1,-1)、F(-1, 0)、F(2,0)、F(-1,1)、F(2,1)、F(0,2)及F(1,2)等于-1/30。
通过将平滑滤波器与五点形交错一起使用，五点形显示器的图像品质大幅改善。本发明的一些实施例通过降低五点形视频流的场个数及大小而得到改善的图像品质。如图13中所例示，高分辨率视频流HRVS包括Z+1个高分辨率视频帧HRVF_0、HRVF_1、 HRVF_2至HRVF_Z，其中Z是正整数。使用以上所述的技术而由高分辨率视频流HRVS形成五点形视频流QVS。然而，并非由每一高分辨率视频帧形成五点形偶数场及五点形奇数场，而是由每一高分辨率视频帧形成仅单个五点形场。具体来说，如图13中所示，由高分辨率视频帧HRVF_0形成五点形偶数场QEF_0；由高分辨率视频帧HRVF_1形成五点形奇数场QOF_1；由高分辨率视频帧HRVF_2 形成五点形偶数场QEF_2，等等，直至由高分辨率视频帧HRVF_Z 形成五点形奇数场QOF_Z为止(假定Z是奇数)。因此，对于每一高分辨率视频帧HRVF_X，如果X是偶数，则形成五点形偶数场 QEF_X，或者如果X是奇数，则形成五点形奇数场QOF_X。如所解释，五点形场仅具有高分辨率视频帧的四分之一的像素。因此，通过由每一高分辨率视频帧仅创建单个五点形场，会实现高水平的视频压缩。
图14A及图14B示出在本发明的另一实施例中使用的像素块PB_1410及平滑滤波器F_1420。具体来说，像素块PB_1410 包括排列成2×2块的四个高分辨率像素。为清晰起见，在顶行左上隅角中开始且向右行进，此顶行中，像素被标示为HRP(s,t)及 HRP(s+1,t)。在第二行中，像素被标示为HRP(s,t+1)及HRP(s+1, t+1)。变量s及t是取决于x及y(即，像素QP(x,y))的整数，如上所解释。平滑滤波器F_1420包括也排列成2×2块的4个滤波值。在顶行左上隅角中开始且向右行进，此顶行中，平滑滤波器 F_1420中的滤波值被标示为F(0,0)及F(1,0)。在第二行中，滤波值被标示为F(0,1)及F(1,1)。滤波器F_1420中的所有滤波值均等于1/4。
图15A及图15B示出在本发明的另一实施例中使用的像素块PB_1510及平滑滤波器F_1520。具体来说，像素块PB_1510 包括排列成3×3块的九个高分辨率像素。为清晰起见，在顶行左上隅角中开始且向右行进，此顶行中，像素被标示为HRP(s,t)、 HRP(s+1,t)及HRP(s+2,t)。在第二行中，像素被标示为HRP(s, t+1)、HRP(s+1,t+1)及HRP(s+2,t+1)。在第三行中，像素被标示为HRP(s,t+2)、HRS(s+1,t+2)及HRP(s+2,t+2)。变量s及t 是取决于x及y(即，像素QP(x,y))的整数，如上所解释。平滑滤波器F_1520包括也排列成3×3块的9个滤波值。在顶行左上隅角中开始且向右行进，此顶行中，平滑滤波器F_1520中的滤波值被标示为F(0,0)、F(1,0)、F(2,0)。在第二行中，滤波值被标示为F(0,1)、F(1,1)及F(2,1)。在第三行中，滤波值被标示为 F(0,2)、F(1,2)及F(2,2)。在滤波器F_1520中，滤波值F(0,0)、 F(1,0)、F(0,1)及F(1,1)等于1/3。滤波值F(2,0)、F(2,1)、F(0,2)、F(1,2)及F(2,2)等于-1/30。
在本发明的各种实施例中，已阐述了用于产生五点形视频流的新颖结构及方法。以上所述的本发明结构及方法的各种实施例仅例示本发明的原理，而非旨在将本发明的范围限制于所述的特定实施例。举例来说，鉴于本发明，所属领域中的技术人员可界定其他五点形场、平滑滤波器、像素块、可配置多电极像素、光调制单元等等，并使用该多个替代特征来创建根据本发明原理的方法或系统。因此，本发明仅由以下权利要求书限制。

Claims (20)

1.一种由具有多个高分辨率视频帧的高分辨率视频流产生五点形视频流的方法，其特征在于，所述方法包括：
由具有多个高分辨率像素的第一高分辨率视频帧产生具有多个五点形像素的第一个第一类型五点形场，其中所述第一个第一类型五点形场中的每一五点形像素在所述第一高分辨率视频帧中具有相关联的像素；
使用平滑滤波器及包含包括所述相关联的像素在内的高分辨率像素的像素块来计算所述第一个第一类型五点形场的每一五点形像素；
由第二高分辨率视频帧产生第一个第二类型五点形场。
2.如权利要求1所述的方法，其特征在于，所述使用平滑滤波器及包含包括所述相关联的像素在内的高分辨率像素的像素块来计算所述第一个第一类型五点形场的每一五点形像素进一步包括计算所述像素块与所述平滑滤波器的互相关性。
3.如权利要求2所述的方法，其特征在于，所述计算所述像素块与所述平滑滤波器的互相关性进一步包括：
计算所述像素块中的每一像素与所述平滑滤波器中对应的滤波值的积，以形成多个积；以及
将所述多个积相加。
4.如权利要求1所述的方法，其特征在于，所述平滑滤波器包含四个滤波值，且所述像素块包含四个高分辨率像素。
5.如权利要求1所述的方法，其特征在于，所述平滑滤波器包含九个滤波值，且所述像素块包含九个高分辨率像素。
6.如权利要求1所述的方法，其特征在于，所述平滑滤波器包含十六个滤波值，且所述像素块包含十六个高分辨率像素。
7.如权利要求6所述的方法，其特征在于，所述十六个滤波值排列成四行及四列。
8.如权利要求7所述的方法，其特征在于，所述十六个滤波值包括四个中心值、四个隅角值及八个侧值。
9.如权利要求8所述的方法，其特征在于，所述四个中心值的量值大于所述四个隅角值的及所述八个侧值的量值。
10.如权利要求9所述的方法，其特征在于，所述四个中心值的所述量值是所述四个隅角值的及所述八个侧值的所述量值的至少八倍。
11.如权利要求7所述的方法，其特征在于，
所述四个中心值等于5/16；
所述八个侧值等于-1/32；以及
所述四个隅角值等于0。
12.如权利要求7所述的方法，其特征在于，
所述四个中心值等于5/14；
所述八个侧值等于-1/28；以及
所述四个隅角值等于-1/28。
13.如权利要求7所述的方法，其特征在于，
所述四个中心值等于1/3；
所述八个侧值等于-1/30；
左上隅角值等于-1/30；
右下隅角值等于-1/30；
右上隅角值等于0；以及
左下隅角值等于0。
14.如权利要求1所述的方法，其特征在于，所述第一个第一类型五点形场的每一五点形像素FTQP(x,y)与所述第一高分辨率视频帧的高分辨率像素FHRP(2*x,2*y)相关联。
15.如权利要求14所述的方法，其特征在于，所述第一个第二类型五点形场的每一五点形像素STQP(i,j)与所述第二高分辨率视频帧的高分辨率像素SHRP(2*i+1,2*j+1)相关联。
16.如权利要求1所述的方法，其特征在于，
其中所述第一个第一类型五点形场的每一五点形像素FTQP(x,y)与所述第一高分辨率视频帧的高分辨率像素FHRP(2*x+1,2*y)相关联；以及
其中所述第一个第二类型五点形场的每一五点形像素STQP(i,j)与所述第二高分辨率视频帧的高分辨率像素SHRP(2*i,2*j+1)相关联。
17.如权利要求1所述的方法，其特征在于，进一步包括：
由所述第一高分辨率视频帧产生第二个第二类型五点形场；
由所述第二高分辨率视频帧产生第二个第一类型五点形场。
18.如权利要求1所述的方法，其特征在于，进一步包括：
由第三高分辨率视频帧产生第二个第一类型五点形场；以及
由第四高分辨率视频帧产生第二个第二类型五点形场。
19.如权利要求1所述的方法，其特征在于，进一步包括：
由所述第一高分辨率视频帧产生第二个第二类型五点形场；以及
由所述第二高分辨率视频帧产生第二个第一类型五点形场。
20.如权利要求19所述的方法，其特征在于，进一步包括：
由第三高分辨率视频帧产生第三个第一类型五点形场；以及
由所述第三高分辨率视频帧产生第三个第二类型五点形场。
CN201910374074.4A 2018-05-18 2019-05-07 为具有可配置多电极像素的光调制底板产生五点形视频流 Active CN110503928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/984,297 US10714032B2 (en) 2014-05-09 2018-05-18 Generating quincunx video streams for light modulating backplanes with configurable multi electrode pixels
US15/984,297 2018-05-18

Publications (2)

Publication Number Publication Date
CN110503928A true CN110503928A (zh) 2019-11-26
CN110503928B CN110503928B (zh) 2021-09-07

Family

ID=68585674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910374074.4A Active CN110503928B (zh) 2018-05-18 2019-05-07 为具有可配置多电极像素的光调制底板产生五点形视频流

Country Status (1)

Country Link
CN (1) CN110503928B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005071654A1 (en) * 2004-01-08 2005-08-04 Hewlett-Packard Development Company, L.P. Method and system for generating color using a low-resolution modulator and a high-resolution modulator
US6956582B2 (en) * 2001-08-23 2005-10-18 Evans & Sutherland Computer Corporation System and method for auto-adjusting image filtering
US20060008154A1 (en) * 2004-07-01 2006-01-12 Belle Ronny V Video compression and decompression to virtually quadruple image resolution
CN1744194A (zh) * 2004-08-30 2006-03-08 三星Sdi株式会社 帧存储器驱动方法和使用该方法的显示器
CN101311804A (zh) * 2007-05-21 2008-11-26 王协友 液晶显示器的像素及显示器单元
CN101366273A (zh) * 2005-12-21 2009-02-11 模拟装置公司 用于交错式视频的逐行扫描的方法和设备
US20090040404A1 (en) * 2005-09-15 2009-02-12 Hiap L. Ong And Kyoritsu Optronics Co., Ltd. Spread pixels using associated dot polarity for multi-domain vertical alignment liquid crystal displays
CN101543069A (zh) * 2006-11-30 2009-09-23 Lsi公司 内存减小的h264/mpeg－4avc编解码器
US8295632B2 (en) * 2009-01-21 2012-10-23 Yissum Research Development Company of Jerusalem Ltd. System and method for edge-enhancement of digital images using wavelets
CN102783158A (zh) * 2010-01-03 2012-11-14 森西欧技术公司 用于在数字视频信号中检测压缩立体帧的方法及系统
CN104683855A (zh) * 2014-12-29 2015-06-03 杰发科技（合肥）有限公司 逐行显示终端及其视频播放方法、图像处理装置
CN105093714A (zh) * 2014-05-09 2015-11-25 晶典有限公司 具有可配置的多电极式像素的光调变底板
CN105357534A (zh) * 2009-01-29 2016-02-24 杜比实验室特许公司 视频编码方法及解码视频信号的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956582B2 (en) * 2001-08-23 2005-10-18 Evans & Sutherland Computer Corporation System and method for auto-adjusting image filtering
WO2005071654A1 (en) * 2004-01-08 2005-08-04 Hewlett-Packard Development Company, L.P. Method and system for generating color using a low-resolution modulator and a high-resolution modulator
CN1902677A (zh) * 2004-01-08 2007-01-24 惠普开发有限公司 利用低分辨率调制器和高分辨率调制器产生彩色的方法和系统
US20060008154A1 (en) * 2004-07-01 2006-01-12 Belle Ronny V Video compression and decompression to virtually quadruple image resolution
CN1744194A (zh) * 2004-08-30 2006-03-08 三星Sdi株式会社 帧存储器驱动方法和使用该方法的显示器
US20090040404A1 (en) * 2005-09-15 2009-02-12 Hiap L. Ong And Kyoritsu Optronics Co., Ltd. Spread pixels using associated dot polarity for multi-domain vertical alignment liquid crystal displays
CN101366273A (zh) * 2005-12-21 2009-02-11 模拟装置公司 用于交错式视频的逐行扫描的方法和设备
CN101543069A (zh) * 2006-11-30 2009-09-23 Lsi公司 内存减小的h264/mpeg－4avc编解码器
CN101311804A (zh) * 2007-05-21 2008-11-26 王协友 液晶显示器的像素及显示器单元
US8295632B2 (en) * 2009-01-21 2012-10-23 Yissum Research Development Company of Jerusalem Ltd. System and method for edge-enhancement of digital images using wavelets
CN105357534A (zh) * 2009-01-29 2016-02-24 杜比实验室特许公司 视频编码方法及解码视频信号的方法
CN102783158A (zh) * 2010-01-03 2012-11-14 森西欧技术公司 用于在数字视频信号中检测压缩立体帧的方法及系统
CN105093714A (zh) * 2014-05-09 2015-11-25 晶典有限公司 具有可配置的多电极式像素的光调变底板
CN104683855A (zh) * 2014-12-29 2015-06-03 杰发科技（合肥）有限公司 逐行显示终端及其视频播放方法、图像处理装置

Also Published As

Publication number Publication date
CN110503928B (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
US6023315A (en) Spatial light modulator and directional display
TWI489175B (zh) 顯示面板的陣列基板及其驅動方法
CN103091917B (zh) 透明液晶显示面板的像素结构
CN103926730B (zh) 显示装置
US10523927B2 (en) 3D display device and driving method thereof
US20080080049A1 (en) Display device, image processing method, and electronic apparatus
CN102956670B (zh) 电光学装置、电光学装置的驱动方法以及电子设备
US20060125916A1 (en) Three-dimensional video processing method and three-dimensional video display
JPH02826A (ja) 表示装置
CN104658507B (zh) 一种显示面板及其驱动方法和显示装置
CN105629491A (zh) 一种显示装置、裸眼3d显示系统和虚拟现实眼镜
CN109872702A (zh) 液晶显示面板的显示驱动方法和液晶显示面板
CN107077035A (zh) 有源矩阵基板及显示面板
CN103033973A (zh) 显示设备、显示面板和电子装置
CN110456586A (zh) 显示基板、显示面板和显示装置
US6005645A (en) Stereoscopic display device having particular circuits
CN104732932B (zh) 显示设备及其驱动方法
CN106205448A (zh) 具有白像素的显示设备及其驱动方法
CN206757205U (zh) 一种三维显示面板和显示装置
CN109256089B (zh) 一种显示面板、显示装置以及显示面板的显示方法
CN104038754A (zh) 显示装置及其显示图像的方法
CN110333632B (zh) 一种阵列基板、显示面板及显示装置
WO2017113623A1 (zh) 显示面板、显示装置和像素排列方法
CN110503928A (zh) 为具有可配置多电极像素的光调制底板产生五点形视频流
US10726800B2 (en) Generating quincunx video streams for light modulating backplanes with configurable multi electrode pixels

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210825

Address after: texas

Applicant after: SYNDIANT, Inc.

Applicant after: Xindingwei (Zhongshan) photoelectric semiconductor Co.,Ltd.

Address before: texas

Applicant before: SYNDIANT, Inc.