CN110503196A - 一种光子神经网络芯片以及数据处理系统 - Google Patents

Abstract

本发明提供了一种光子神经网络芯片以及数据处理系统，该光子神经网络芯片包括：控制单元、I/O接口、缓冲单元以及运算单元。其中，I/O接口用于接收输入光子神经网络芯片的输入信号，并将输入信号发送至缓冲单元以及运算单元。运算单元用于接收输入信号，并对输入信号进行计算，生成输出信号。缓冲单元用于存储输入信号以及输出信号。控制单元用于基于芯片控制指令，执行与芯片控制指令相对应的执行动作。可见，本方案中，光子运算的速度要快于电子运算的速度，进而能够提高大数据的计算能力，并且，光子之间无相互作用力，使得光子之间没有干扰，且光信号不受电磁场的干扰。除此，基于光学结构，光子可以在零能耗下进行运算，进而降低了功耗。

Description

一种光子神经网络芯片以及数据处理系统

技术领域

本发明涉及数据计算技术领域，具体涉及一种光子神经网络芯片以及数据处理系统。

背景技术

随着大数据的快速发展，电子芯片在性能提升和功耗降低等方面均遇到了瓶颈。例如，无论是传统的中央处理器CPU还是后续开发的图形处理器GPU，均将受到摩尔定律失效，使得电子芯片无法支持更大规模的大数据计算。

因此，如何提供一种数据处理系统，能够提高大数据的计算能力的同时降低功耗，是本领域技术人员亟待解决的一大技术难题。

发明内容

有鉴于此，本发明实施例提供了一种光子神经网络芯片以及数据处理系统，能够提高大数据的计算能力的同时降低功耗。

为实现上述目的，本发明实施例提供如下技术方案：

一种光子神经网络芯片，包括：控制单元、I/O接口、缓冲单元以及运算单元；

所述I/O接口用于接收输入所述光子神经网络芯片的输入信号，并将所述输入信号发送至所述缓冲单元以及所述运算单元；

所述运算单元用于接收所述输入信号，并对所述输入信号进行计算，生成输出信号；

所述缓冲单元用于存储所述输入信号以及所述输出信号；

所述控制单元用于基于芯片控制指令，执行与所述芯片控制指令相对应的执行动作。

可选的，所述运算单元包括：第一电处理模块、光处理模块以及第二电处理模块；

所述第一电处理模块的输入端与所述I/O接口相连，用于将所述输入信号进行数模转换，生成第一模拟信号；

所述光处理模块的输入端与所述第一电处理模块的输出端相连，用于对所述第一模拟信号进行线性计算，生成第二模拟信号；

所述第二电处理模块的输出端与所述光处理模块的输出端相连，用于对所述第二模拟信号进行模数转换，生成所述输出信号。

可选的，所述光处理模块包括：光输入单元、处理单元以及光输出单元；

所述光输入单元接收经过调制器处理的所述第一模拟信号；

所述处理单元对所述第一模拟信号进行线性处理，生成所述第二模拟信号；

所述光输出单元发送所述第二模拟信号至探测器，以使所述第二模拟信号经过所述探测器输出至所述第二电处理模块。

可选的，所述处理单元包括马赫增德尔干涉仪、多模干涉仪、直接耦合器、光子晶体以及微环谐振器中的一个或多个。

一种数据处理系统，包括电芯片以及任意一项上述的光子神经网络芯片；

待计算的数据通过所述电芯片发送至所述光子神经网络芯片；

所述光子神经网络芯片对所述待计算的数据进行线性运算，生成中间数据，并发送所述中间数据至所述电芯片；

所述电芯片对所述中间数据进行非线性运算，生成目标数据。

可选的，还包括：

所述电芯片将所述目标数据以及下一计算周期输入的待计算的数据发送至所述光子神经网络芯片，以使所述光子神经网络芯片对所述目标数据以及所述下一计算周期输入的待计算的数据进行线性运算。

可选的，还包括：对所述光子神经网络芯片进行训练，所述训练包括：

基于所述待计算的数据，确定出所述光子神经网络芯片的传输矩阵；

基于所述传输矩阵，确定出待求解的目标相位参数；

基于所述目标相位参数以及所述马赫增德尔干涉仪的预设参数值，确定出所述马赫增德尔干涉仪的目标参数值。

可选的，所述基于所述传输矩阵，确定出待求解的目标相位参数，包括：

基于所述传输矩阵，确定出幺正矩阵和对角矩阵；

基于所述幺正矩阵以及所述对角矩阵，确定出所述待求解的目标相位参数。

可选的，所述电芯片包括FPGA、ARM、DSP、CPU、GPU中的任意一个。

基于上述技术方案，本发明实施例提供了一种光子神经网络芯片，包括：控制单元、I/O接口、缓冲单元以及运算单元。其中，所述I/O接口用于接收输入所述光子神经网络芯片的输入信号，并将所述输入信号发送至所述缓冲单元以及所述运算单元。所述运算单元用于接收所述输入信号，并对所述输入信号进行计算，生成输出信号。所述缓冲单元用于存储所述输入信号以及所述输出信号。所述控制单元用于基于芯片控制指令，执行与所述芯片控制指令相对应的执行动作。可见，本方案提供了一种光子神经网络芯片，光子运算的速度要快于电子运算的速度，进而能够提高大数据的计算能力，并且，光子之间无相互作用力，使得光子之间没有干扰，且光信号不受电磁场的干扰。除此，基于光学结构，光子可以在零能耗下进行运算，进而降低了功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种光子神经网络芯片的结构示意图；

图2为本发明实施例提供的一种光子神经网络芯片中运算单元40的结构示意图；

图3为本发明实施例提供的一种光子神经网络芯片中光处理模块22的结构示意图；

图4为本发明实施例提供的一种光子神经网络芯片的训练过程的流程示意图；

图5为本发明实施例提供的一种数据处理系统的结构示意图；

图6为本发明实施例提供的一种数据处理系统的数据处理过程的流程示意图；

图7为本发明实施例提供的一种数据处理系统的数据处理过程的又一流程示意图；

图8为本发明实施例提供的一种数据处理系统的训练过程的流程示意图；

图9为本发明实施例提供的一种数据处理系统的训练过程的又一流程示意图。

具体实施方式

请参阅图1，图1为本实施例提供的一种光子神经网络芯片的结构示意图，该光子神经网络芯片与电子芯片的结构不同，采用特定的光学器件构成芯片底层单元器件，具体的，该光子神经网络芯片1包括控制单元10、I/O接口20、缓冲单元30以及运算单元40。

各个单元的连接关系以及功能如下：

缓冲单元30分别与I/O接口20、控制单元10以及运算单元40相连。

所述I/O接口20用于接收输入所述光子神经网络芯片的输入信号，并将所述输入信号发送至所述缓冲单元30以及所述运算单元40。

所述运算单元40用于接收所述输入信号，并对所述输入信号进行计算，生成输出信号。

所述缓冲单元30用于存储所述输入信号以及所述输出信号。

所述控制单元10用于基于芯片控制指令，执行与所述芯片控制指令相对应的执行动作。

值得一提的是，在本实施例中，运算单元40将输入信号转换成光信号，然后对光信号进行计算，并将计算结果转换成输出信号，其中，输入信号以及输出信号均为电信号。

可见，本实施例提供的光子神经网络芯片，利用光子运算的速度要快于电子运算的速度的特性，提高了运算单元40的计算速度，进而能够提高光子神经网络芯片的大数据的计算能力。并且，光子之间无相互作用力，使得光子之间没有干扰，且光信号不受电磁场的干扰。除此，基于光学结构，光子可以在零能耗下进行运算，进而降低了功耗。

在上述实施例的基础上，本实施例提供了一种运算单元40的具体实现结构，如图2所示，该运算单元40包括第一电处理模块21、光处理模块22以及第二电处理模块23。

其中，所述第一电处理模块21的输入端与所述I/O接口20相连，用于将所述输入信号进行数模转换，生成第一模拟信号。

所述光处理模块22的输入端与所述第一电处理模块21的输出端相连，用于对所述第一模拟信号进行线性计算，生成第二模拟信号。

所述第二电处理模块23的输出端与所述光处理模块22的输出端相连，用于对所述第二模拟信号进行模数转换，生成所述输出信号。

结合上述第一电处理模块21、光处理模块22以及第二电处理模块23的连接关系以及功能，本实施例提供的运算单元40的工作原理为：第一电处理模块21将待处理的数字信号数据(对应上述输入信号)进行数模转换，从数字信号数据转换为模拟信号数据(对应上述第一模拟信号)，并将该模拟信号数据发送至光处理模块22。然后，光处理模块22对模拟信号数据进行线性计算，然后将线性计算后的结果(对应上述的第二模拟信号)输入至第二电处理模块23。由第二电处理模块23对进入的数据(对应上述第二模拟信号)进行模数转换，将第二模拟信号转换成数字信号数据(对应上述的输出信号)。

可见，本实施例中，首先将数字信号数据转换成模拟信号数据，然后对模拟信号数据进行线性运算，之后再将线性运算后的数据转换成数字信号数据。通过光子对数据进行运算，能够提高光子神经网络芯片的大数据的计算能力。

同样，在本实施例中，光子之间无相互作用力，使得光子之间没有干扰，且光信号不受电磁场的干扰。并基于光学结构，光子可以在零能耗下进行运算，进而降低了功耗。

进一步的，本实施例如图3所示，还提供了一种光处理模块22的具体实现结构，该光处理模块22包括：光输入单元31、处理单元32以及光输出单元33。

其中，所述光输入单元31接收经过调制器处理的所述第一模拟信号；

所述处理单元32对所述第一模拟信号进行线性处理，生成所述第二模拟信号；

所述光输出单元33发送所述第二模拟信号至探测器，以使所述第二模拟信号经过所述探测器输出至所述第二电处理模块23。

即在本实施例中，待处理的数字信号数据通过第一电处理模块21进行数模转换，可以是通过调制器将电数据转换成光数据，然后将光数据输入至处理单元32，进行线性处理，之后将处理后的光数据通过探测器转换为电数据输出。

具体的，在本实施例中，处理单元32是由光学器件组合构成，例如，处理单元32可以为马赫增德尔干涉仪、多模干涉仪、直接耦合器、光子晶体以及微环谐振器中的一个或多个。

现以马赫增德尔干涉仪为例，对本实施例中处理单元32对光数据进行线性运算的工作原理进行说明，如下：

在本实施例中，可以使用光学器件马赫曾德尔干涉仪来实现神经网络中的传输矩阵。其中，马赫曾德尔干涉仪由两个定向耦合器和一个相移器构成。其通过热效应可以动态调节定向耦合器的耦合比例，从而实现动态调节不同神经元之间的连接关系。

具体的，马赫曾德尔干涉仪的矩阵形式为：

其中，θ和φ为马赫曾德尔干涉仪的参数。

由于任意传输矩阵可以表述成为幺正矩阵和对角矩阵的乘积，即M＝UΣV，其中U、V为幺正矩阵，Σ为对角矩阵。而每一个幺正矩阵和对角矩阵都可以用特定的马赫曾德尔干涉仪来表示，因此，神经网络的传输矩阵可以由多个不同马赫曾德尔干涉仪连接构成。

除此，值得一提的是，在本实施例中，需要根据数据进行神经网络的训练，从而确定出光子神经网络芯片内神经网络中每个马赫曾德尔干涉仪的参数数值。其具体的训练过程如图4所示，包括：

S41、根据运算结果反推出神经网络算法中的传输矩阵；

S42、依据传输矩阵分解的幺正矩阵和对角矩阵，反解出待求解的相位参数；

S43、基于求解的相位参数，确定出每个马赫曾德尔干涉仪的参数数值。

可见，本实施例通过对神经网络的训练，反推出每个马赫曾德尔干涉仪的参数数值。

进一步的，在对神经网络进行了训练之后，将输入信号输入训练后的光子神经网络芯片，实现对输入信号的线性计算。由于将马赫曾德尔干涉仪的参数数值设置成上述反推的数值，再对光信号进行线性处理，使得线性计算的结果更加准确。

在上述实施例的基础上，如图5所示，本实施例还提供了一种数据处理系统，该数据处理系统包括电芯片51以及上述的光子神经网络芯片1。其中，电芯片1可以是FPGA、ARM、DSP、CPU、GPU中的任意一个，光子神经网络芯片如上述实施例所示。该数据处理系统的数据处理流程如图6所示，包括：

S61、待计算的数据通过所述电芯片发送至所述光子神经网络芯片；

S62、所述光子神经网络芯片对所述待计算的数据进行线性运算，生成中间数据，并发送所述中间数据至所述电芯片；

S63、所述电芯片对所述中间数据进行非线性运算，生成目标数据。

从上述步骤中不难发现，本实施例提供的数据处理系统中，采用光子神经网络芯片对待计算的数据进行线性运算，然后将经过线性运算后的结果返回至电芯片，这使得非线性计算部分在电芯片中完成。避免了线性数据以及非线性均采用电芯片或光子神经网络芯片进行计算导致的数据计算稳定性差、灵活度差等问题。

除此，本实施例提供的数据处理系统，如图7所示，还包括步骤：

S71、所述电芯片将所述目标数据以及下一计算周期输入的待计算的数据发送至所述光子神经网络芯片，以使所述光子神经网络芯片对所述目标数据以及所述下一计算周期输入的待计算的数据进行线性运算。

其中，目标数据为经过光子神经网络芯片进行线性处理后的数据再经过电芯片进行非线性处理后的数据，本步骤将目标数据输入至光子神经网络芯片进行线性计算能够提高数据处理系统的计算精度。

结合上述光子神经网络芯片的训练过程，本实施例提供的数据处理系统中，如图8所示，对所述光子神经网络芯片进行训练，可以包括步骤：

S81、基于所述待计算的数据，确定出所述光子神经网络芯片的传输矩阵；

S82、基于所述传输矩阵，确定出待求解的目标相位参数；

S83、基于所述目标相位参数以及所述马赫增德尔干涉仪的预设参数值，确定出所述马赫增德尔干涉仪的目标参数值。

其中，步骤S82可以如图9所示，通过下述步骤进行实现，包括：

S91、基于所述传输矩阵，确定出幺正矩阵和对角矩阵；

S92、基于所述幺正矩阵以及所述对角矩阵，确定出所述待求解的目标相位参数。

同样，在本实施例中，可以使用光学器件马赫曾德尔干涉仪来实现神经网络中的传输矩阵。其具体工作原理请参见上述实施例，在此不重复叙述。

综上，本发明实施例提供了一种光子神经网络芯片以及数据处理系统，该光子神经网络芯片包括：控制单元、I/O接口、缓冲单元以及运算单元。其中，所述I/O接口用于接收输入所述光子神经网络芯片的输入信号，并将所述输入信号发送至所述缓冲单元以及所述运算单元。所述运算单元用于接收所述输入信号，并对所述输入信号进行计算，生成输出信号。所述缓冲单元用于存储所述输入信号以及所述输出信号。所述控制单元用于基于芯片控制指令，执行与所述芯片控制指令相对应的执行动作。可见，本方案提供了一种光子神经网络芯片，光子运算的速度要快于电子运算的速度，进而能够提高大数据的计算能力，并且，光子之间无相互作用力，使得光子之间没有干扰，且光信号不受电磁场的干扰。除此，基于光学结构，光子可以在零能耗下进行运算，进而降低了功耗。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种光子神经网络芯片，其特征在于，包括：控制单元、I/O接口、缓冲单元以及运算单元；

所述I/O接口用于接收输入所述光子神经网络芯片的输入信号，并将所述输入信号发送至所述缓冲单元以及所述运算单元；

所述运算单元用于接收所述输入信号，并对所述输入信号进行计算，生成输出信号；

所述缓冲单元用于存储所述输入信号以及所述输出信号；

所述控制单元用于基于芯片控制指令，执行与所述芯片控制指令相对应的执行动作。

2.根据权利要求1所述的光子神经网络芯片，其特征在于，所述运算单元包括：第一电处理模块、光处理模块以及第二电处理模块；

所述第一电处理模块的输入端与所述I/O接口相连，用于将所述输入信号进行数模转换，生成第一模拟信号；

所述光处理模块的输入端与所述第一电处理模块的输出端相连，用于对所述第一模拟信号进行线性计算，生成第二模拟信号；

所述第二电处理模块的输出端与所述光处理模块的输出端相连，用于对所述第二模拟信号进行模数转换，生成所述输出信号。

3.根据权利要求2所述的光子神经网络芯片，其特征在于，所述光处理模块包括：光输入单元、处理单元以及光输出单元；

所述光输入单元接收经过调制器处理的所述第一模拟信号；

所述处理单元对所述第一模拟信号进行线性处理，生成所述第二模拟信号；

所述光输出单元发送所述第二模拟信号至探测器，以使所述第二模拟信号经过所述探测器输出至所述第二电处理模块。

4.根据权利要求3所述的光子神经网络芯片，其特征在于，所述处理单元包括马赫增德尔干涉仪、多模干涉仪、直接耦合器、光子晶体以及微环谐振器中的一个或多个。

5.一种数据处理系统，其特征在于，包括电芯片以及如权利要求1-4中任意一项所述的光子神经网络芯片；

待计算的数据通过所述电芯片发送至所述光子神经网络芯片；

所述光子神经网络芯片对所述待计算的数据进行线性运算，生成中间数据，并发送所述中间数据至所述电芯片；

所述电芯片对所述中间数据进行非线性运算，生成目标数据。

6.根据权利要求5所述的数据处理系统，其特征在于，还包括：

所述电芯片将所述目标数据以及下一计算周期输入的待计算的数据发送至所述光子神经网络芯片，以使所述光子神经网络芯片对所述目标数据以及所述下一计算周期输入的待计算的数据进行线性运算。

7.根据权利要求5所述的数据处理系统，其特征在于，还包括：对所述光子神经网络芯片进行训练，所述训练包括：

基于所述待计算的数据，确定出所述光子神经网络芯片的传输矩阵；

基于所述传输矩阵，确定出待求解的目标相位参数；

基于所述目标相位参数以及所述马赫增德尔干涉仪的预设参数值，确定出所述马赫增德尔干涉仪的目标参数值。

8.根据权利要求7所述的数据处理系统，其特征在于，所述基于所述传输矩阵，确定出待求解的目标相位参数，包括：

基于所述传输矩阵，确定出幺正矩阵和对角矩阵；

基于所述幺正矩阵以及所述对角矩阵，确定出所述待求解的目标相位参数。

9.根据权利要求5所述的数据处理系统，其特征在于，所述电芯片包括FPGA、ARM、DSP、CPU、GPU中的任意一个。