CN110417812B - 5g协议报文处理器架构及5g协议报文处理方法 - Google Patents
5g协议报文处理器架构及5g协议报文处理方法 Download PDFInfo
- Publication number
- CN110417812B CN110417812B CN201910784009.9A CN201910784009A CN110417812B CN 110417812 B CN110417812 B CN 110417812B CN 201910784009 A CN201910784009 A CN 201910784009A CN 110417812 B CN110417812 B CN 110417812B
- Authority
- CN
- China
- Prior art keywords
- module
- header
- data
- message
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W80/00—Wireless network protocols or protocol adaptations to wireless operation
- H04W80/02—Data link layer protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种5G协议报文处理器架构及5G协议报文处理方法，所述架构包括：存储管理模块、主存储模块、缓存模块、寄存器模块、快通路处理模块和慢通路处理模块；存储管理模块与主存储模块连接，主存储模块与缓存模块连接，缓存模块与寄存器模块连接，寄存器模块分别与快通路处理模块和慢通路处理模块连接，存储管理模块分别与快通路处理模块和慢通路处理模块连接。本发明提供的5G协议报文处理器架构及5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种5G协议报文处理器架构及5G协议报文处理方法。
背景技术
在5G基站中，同时需要上万个连接，每一个连接都需要对第二层协议进行大量的实时的计算。传统的通用处理器无法提供足够大的算力，因此大多数5G第二层报文的处理都是基于ASIC加速。但是ASIC的灵活性不够高，相对于不断变化5G协议而言，寿命有限。
相比于4G，5G的数据吞吐量更高、延迟更低、移动性更强，拥有着高连接密度下的稳定性。5G的发展同时将会有助于无人驾驶汽车，IoT和遥控机器人等领域，这项技术的许多其他应用无疑将会出现。在处理的数据来源管理方面，5G协议栈处理与实时工业网络是不同的，不同的是，5G是基于缓存的协议栈处理，工业实时网是基于入口实时数据流的协议栈处理。
但是，目前的5G协议栈处理器是不可编程的专用集成电路ASIC，灵活度受限导致芯片产品寿命的受限。而且，目前的5G协议栈处理器基于数据流操作，按照从同步点数起的比特数进行报头处理，这样浪费了大量的与时钟处理不相关的数据报头的过滤和处理，浪费了一定的时钟数，数据处理速度慢。
发明内容
本发明实施例提供一种5G协议报文处理器架构及5G协议报文处理方法，用于解决现有技术中5G协议报文处理速度慢的技术问题。
为了解决上述技术问题，一方面，本发明实施例提供一种5G协议报文处理器架构，包括：存储管理模块、主存储模块、缓存模块、寄存器模块、快通路处理模块和慢通路处理模块；
所述存储管理模块与所述主存储模块连接，所述主存储模块与所述缓存模块连接，所述缓存模块与所述寄存器模块连接，所述寄存器模块分别与所述快通路处理模块和所述慢通路处理模块连接；
所述存储管理模块用于记录、计算、管理报文处理过程中需要的地址、包头和报文长度信息，在报头处理结束后控制读取内存中的载荷数据，并支持并行数据存取操作；
所述主存储模块用于存储报文数据；
所述缓存模块用于缓存报文数据；
所述寄存器模块用于从所述缓存模块中读取报文数据；
所述快通路处理模块分为解析快通道和封装快通道，需要加速处理的数据包将由所述快通路处理模块进行处理；
所述慢通路处理模块用于对不需要加速处理的数据包进行处理。
进一步地，所述快通路处理模块包括存储单元、调度器和运算单元；
所述存储单元用于存储报头数据、处理器配置信息、插入数据段、替换数据段、运算结果信息；
所述调度器用于时间定位和字段定位；
所述运算单元用于对信息进行指令驱动的宏操作。
进一步地，所述缓存模块包括报头缓存单元和载荷缓存单元，其中，所述报头缓存单元用于缓存报头，所述载荷缓存单元用于缓存载荷。
进一步地，所述存储管理模块在解析过程中，用于实时计算和动态维护数据报文载荷的起始地址和报文长度；
所述存储管理模块在封装过程中，用于记录运算产生报文各层包头的位置和长度。
进一步地，所述慢通路处理模块还用于对顶层RRC报文处理、载入配置信息控制通路状态报告、ROHC反馈、控制通路状态报告、重复请求、HARQ重传信息、RAR随机接入响应、CEs控制环境设置。
进一步地，所述运算单元具体用于各层地址计算和避免存取冲突的计算、各层的报头类型的匹配、各层的报文长度计算。
另一方面，本发明实施例提供一种5G协议报文处理方法，包括：
主存储模块将目标报文发送到缓存模块中；
所述缓存模块中的报头缓存单元缓存所述目标报文的前M比特数据，所述缓存模块中的载荷缓存单元从第(N+1)比特开始缓存所述目标报文后面的比特数据，其中，M为协议报文报头占用的最大比特数，N为协议报文报头占用的最小比特数；
寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析。
再一方面，本发明实施例提供一种5G协议报文处理方法，包括：
快通路处理模块从慢通路处理模块中获取目标载荷；
所述快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据，并将所述报头数据发送到缓存模块中的报头缓存单元中；
所述慢通路处理模块根据所述报头数据对所述目标载荷进行封装，并将封装后的目标载荷发送到所述缓存模块中的封装载荷缓存单元中。
又一方面，本发明实施例提供一种电子设备，包括：存储器、处理器，以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现上述方法的步骤。
又一方面，本发明实施例提供一种非暂态计算机可读存储介质，其上存储有计算机程序，当所述计算机程序被处理器执行时，实现上述方法的步骤。
本发明实施例提供的5G协议报文处理器架构及5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
附图说明
图1为本发明实施例提供的5G协议报文处理器架构示意图；
图2为本发明实施例提供的快通道处理模块的结构示意图；
图3为本发明实施例提供的5G协议报文处理方法示意图；
图4为本发明实施例提供的电子设备的结构示意图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
专用指令集处理器(Application Specific Instruction Set Processor，)是一种新型的具有处理器结构的芯片，它为某个或某一类型应用而专门设计。通过权衡速度、功耗、成本、灵活性等多个方面的设计约束，设计者可以定制ASIP达到最好的平衡点，从而适应嵌入式系统的需要。ASIP是一种可编程的平台，可以实现在多个相关的应用，不同的版本的应用上大量使用同一块芯片。因此，可以将巨大的设计成本分摊到很多芯片上，包括未来的使用。ASIP也允许产品更快的投入市场，在应对产品开发过程中的修改上其具有足够多的功能和灵活性，延长了产品的生命周期，并且比一般的通用处理器有显著的性能提升。
2017年5月3GPP确定SBA(Service-based Architecture)作为5G网络基础架构。LTE的RRC层(PDCP之上)形成一个PDCP报文，加上PDCP报头成为RLC报文，在RLC层又加上RLC报头成为MAC报文。进一步的打包成物理层的传输数据报。
本发明实施例通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装的方法，定义实时数据提取与安排的宏操作的方法。并通过对宏操作编程，处理器通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理。例如，通过提前计算各层报头起始点位置和各层起始点的相关性进而得到数据的相关性，并通过优化算法拆解并降低数据相关性。
对仍然相关的数据，通过编程，需要进一步进行多个嵌套的条件判断的并行实例变换和并行操作,而对拆解后没有数据相关性的数据，通过编程，进一步完成并行运算。从而可在尽可能少的时钟数里，并行处理5G的多层协议的多个报头的分析拆解。
通过编程，处理器可以通过封装加速，运用快通道加速运算，快速将5G第二层协议的PDCP、RLC、MAC报头实时打包，包括数据判断、字段插入、字段替换、完整性验证、编码等。进而用尽可能少的时钟数完成封装过程并输出，以打包形成5G第二层协议报文完整的数据。
图1为本发明实施例提供的5G协议报文处理器架构示意图，如图1所示，本发明实施例提供一种5G协议报文处理器架构，包括：存储管理模块、主存储模块、缓存模块、寄存器模块、快通路处理模块和慢通路处理模块；
所述存储管理模块与所述主存储模块连接，所述主存储模块与所述缓存模块连接，所述缓存模块与所述寄存器模块连接，所述寄存器模块分别与所述快通路处理模块和所述慢通路处理模块连接；
所述存储管理模块用于记录、计算、管理报文处理过程中需要的地址、包头和报文长度信息，在报头处理结束后控制读取内存中的载荷数据，并支持并行数据存取操作；
所述主存储模块用于存储报文数据；
所述缓存模块用于缓存报文数据；
所述寄存器模块用于从所述缓存模块中读取报文数据；
所述快通路处理模块分为解析快通道和封装快通道，需要加速处理的数据包将由所述快通路处理模块进行处理；
所述慢通路处理模块用于对不需要加速处理的数据包进行处理。
基于上述任一实施例，进一步地，所述快通路处理模块包括存储单元、调度器和运算单元；
所述存储单元用于存储报头数据、处理器配置信息、插入数据段、替换数据段、运算结果信息；
所述调度器用于时间定位和字段定位；
所述运算单元用于对信息进行指令驱动的宏操作。
基于上述任一实施例，进一步地，所述缓存模块包括报头缓存单元和载荷缓存单元，其中，所述报头缓存单元用于缓存报头，所述载荷缓存单元用于缓存载荷。
基于上述任一实施例，进一步地，所述存储管理模块在解析过程中，用于实时计算和动态维护数据报文载荷的起始地址和报文长度；
所述存储管理模块在封装过程中，用于记录运算产生报文各层包头的位置和长度。
基于上述任一实施例，进一步地，所述慢通路处理模块还用于对顶层RRC报文处理、载入配置信息控制通路状态报告、ROHC反馈、控制通路状态报告、重复请求、HARQ重传信息、RAR随机接入响应、CEs控制环境设置。
基于上述任一实施例，进一步地，所述运算单元具体用于各层地址计算和避免存取冲突的计算、各层的报头类型的匹配、各层的报文长度计算。
具体来说，缓存模块分为报头缓存和载荷缓存，分别用于缓存协议定义的最长报头和最长报文。
存储管理：用于记录、计算、管理报文处理过程中需要的地址、包头和报文长度信息，在报头处理结束后控制读取内存中的载荷数据，并支持并行数据存取操作。
快通路处理模块：分为拆包快通道和打包快通道。将需要加速的，时间相关性强的处理放在快通道处理模块，并实时将报头进行分析，拆解、数据判断、字段插入、字段替换、完整性验证、编码等计算。
慢通路处理模块：将不需要加速的，时间相关性不强的处理，例如IP路由表更新，QoS等，放在慢通路处理模块进行处理。
该架构还包括时钟和中断器：在时间相关的报文处理中，用于记录时间信息并对超时的情况发出中断请求信息。
图2为本发明实施例提供的快通道处理模块的结构示意图，如图2所示，快通道处理模块包括运算单元、调度器和存储单元。
运算单元用于各层地址计算和避免存取冲突的相关计算、各层的报头类型的匹配、各层的报文长度计算等。除此之外，拆包过程中，对MAC层ID值进行匹配，以获取RLC和PDCP报头类型；在RLC层对于SI、SN、SO信息计算，得到重组的地址信息和长度并进行重组；在PDCP层，利用SN计算出COUNT值，用于解密计算和完整性验证。封装过程中，在PDCP层利用该层的SN信息进行加密和完整性操作；在RLC层计算SI、SO、SN信息并进行分段操作；在MAC层根据报文类型适配LCID值和F值。
调度器用于确定时间和计算和执行资源的调配。用于对特定比特操作、拼接操作，用于特定比特与或操作；调度器将报头比特精确选取后各个字段、特殊寄存器中需要匹配的信息、通用寄存器中需要运算的信息分发运算单元上，运算单元运算的结果经过调度器分配，分别载入到特殊寄存器和通用寄存器中。
存储单元由报头寄存器，特殊寄存器，通用寄存器构成，分别用于存储报头数据、运算结果信息、处理器配置信息，以用于快通路进行拆包和封装。拆包过程中，报头寄存器从缓存中存储每一层的最长报头，用于运算；特殊寄存器存储长度、地址等运算结果，而通用寄存器存储拆包运算配置信息；封装过程中，报头寄存器用于封装完成后的报头数据，特殊寄存器用于存储长度、地址等运算结果，通用寄存器存储打包封装运算配置信息。
拆包处理过程快通路模块运算流程如下：将最大报头载入到报头寄存器中，配置信息存在特殊图特殊寄存器中，调度器将报头比特精确选取后各个字段、特殊寄存器中需要匹配的信息、通用寄存器中需要运算的信息分发到运算单元ALU上，运算单元运算的结果经过调度器分配，分别载入到特殊寄存器和通用寄存器中。在一层报头运算结束后，将通用寄存器中的运算结果发送到解析存储管理模块DMA中维护。
缓存模块包括报头缓存和载荷缓存，由于5G报头的长度会依据报头内容而变动，因此在缓存阶段，分别用报头缓存和载荷缓存可能的最长报头和可能的最长报文。
在拆包过程中，存储管理模块不断的实时计算和动态维护数据报文载荷的起始地址和报文长度，保证在处理结束时立即准确的读取数据报文。
在封装过程中，存储管理模块记录处理器运算产生报文各层包头的位置和长度，在数据判断、字段插入、字段替换、完整性验证、和编码过程中实时更新各层包头的位置和长度，在打包运算完成后立即按报文顺序输出数据报。
慢通路处理模块用于处理实行性要求不高的网络任务，包括顶层RRC报文处理，载入配置信息控制通路状态报告、ROHC反馈、控制通路状态报告、重复请求、HARQ重传信息、RAR随机接入响应、CEs控制环境设置等操作。
本发明实施例提供的5G协议报文处理器架构，可以一步能提取出多层报头的信息。在提前静态计算各个报头数据的相关性的基础上，通过优化算法降低数据相关性。对仍然相关的数据，需要进行多个嵌套的条件判断，而没有数据相关性的做并行运算。这样可以通过尽可能少的时钟数处理5G协议的报头。
本发明实施例提供的5G协议报文处理器架构，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
图3为本发明实施例提供的5G协议报文处理方法示意图，如图3所示，本发明实施例提供一种5G协议报文处理方法，该方法包括：
步骤S301、主存储模块将目标报文发送到缓存模块中。
具体来说，在处理的数据来源管理方面，5G协议栈处理是基于缓存的协议栈处理。5G基站控制面协议栈的第二次(L2)从下到上依次包括：媒体访问控制(Medium AccessControl，MAC)层、无线链路控制(Radio Link Control，RLC)层和分组数据汇聚协议(Packet Data Convergence Protocol，PDCP)层。
通过解析物理接口获取待解析数据，经由解析存储管理模块将待解析数据存储到主存储模块。解析存储管理模块用于记录、计算、管理报文处理过程中需要的地址、报头和报文长度信息，在报头处理结束后控制读取内存中的载荷数据，并支持并行数据存取操作。在拆包过程中，不断的实时计算和动态维护数据报文载荷的起始地址和报文长度，保证在处理结束时立即准确的读取数据报文。
在对协议报文进行解析的过程中，主存储模块将目标报文发送到缓存模块中。缓存模块包括报头缓存单元和载荷缓存单元，报头缓存单元用于缓存报文中的报头部分，载荷缓存单元用于缓存报文中的载荷部分。
步骤S302、所述缓存模块中的报头缓存单元缓存所述目标报文的前M比特数据，所述缓存模块中的载荷缓存单元从第(N+1)比特开始缓存所述目标报文后面的比特数据，其中，M为协议报文报头占用的最大比特数，N为协议报文报头占用的最小比特数。
具体来说，由于5G协议报文报头(包括MAC报头、RLC报头和PDCP报头)的长度是可变的，每一报文的报头长度都可能不同，因此，使用缓存模块缓存待处理的目标报文时，报头缓存单元缓存目标报文的前M比特数据，载荷缓存单元从第(N+1)比特开始缓存目标报文后面的比特数据，其中，M为协议报文报头占用的最大比特数，N为协议报文报头占用的最小比特数。通过此种方法，将报头和载荷分开缓存，提高了数据的读取速度，又避免了数据丢失。
例如，5G协议报文报头的最大长度为26比特，最小长度为11比特，在对待解析的目标报文进行解析的过程中，在不知道目标报文报头的具体长度时，为了避免数据丢失，将目标报文的前26比特缓存到报头缓存单元，载荷缓存单元从第12比特开始缓存该目标报文后面的比特数据。假如，该目标报文的报头占用20比特，报头缓存单元中将多缓存从第21比特到第26比特，共6比特的载荷数据，载荷缓存单元中将多缓存从第12比特到第20比特，共9比特的报头数据。
步骤S303、寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析。
具体来说，在对协议报文进行解析的过程中，快通路处理模块分层对目标报文进行解析。
寄存器模块从报头缓存单元中按照协议第二层中的每一层的报头的最大长度分别读取报头数据，快通路处理模块根据报头数据分层对目标报文进行解析。
采用分层进行解析，相比于现有技术中基于比特进行解析，提高了数据解析的速率。
本发明实施例提供的5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
基于上述任一实施例，进一步地，所述寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析，具体包括：
所述寄存器模块根据MAC报头占用的最大比特数从所述报头缓存单元中读取MAC报头数据；
所述快通路处理模块对所述MAC报头数据进行解析，得到RLC报头在所述报头缓存单元中的位置；
所述寄存器模块根据RLC报头占用的最大比特数从所述报头缓存单元中读取RLC报头数据；
所述快通路处理模块对所述RLC报头数据进行解析，得到PDCP报头在所述报头缓存单元中的位置；
所述寄存器模块根据PDCP报头占用的最大比特数从所述报头缓存单元中读取PDCP报头数据；
所述快通路处理模块对所述PDCP报头数据进行解析，得到PDCP载荷在所述载荷缓存单元中的位置。
具体来说，在快通路处理模块分层对目标报文进行解析的过程中，首先，寄存器模块根据MAC报头占用的最大比特数从报头缓存单元中读取MAC报头数据；快通路处理模块对寄存器模块中的MAC报头数据进行实时解析，得到RLC报头在报头缓存单元中的位置，RLC和PDCP报头的类型，载荷的长度，以及起始地址，并在解析存储管理模块DMA中维护。
然后，在进行RLC拆包。寄存器模块根据RLC报头占用的最大比特数从报头缓存单元中读取RLC报头数据；快通路处理模块对寄存器模块中的RLC报头数据进行解析，对不在接收窗口中的报文进行弃包处理。在接收窗口中的报文，进行重组处理。对于不需要重组的报文和需要重组的报文的首段，得到下一层PDCP报头在报头缓存单元中的位置，载荷的长度，以及起始地址，并在解析存储管理模块DMA中维护。对于需要重组的报文的中段和末端，计算载荷的长度，以及起始地址，并在解析存储管理模块DMA中维护。
最后，进行PDCP拆包。寄存器模块根据PDCP报头占用的最大比特数从报头缓存单元中读取PDCP报头数据；快通路处理模块对寄存器模块中的PDCP报头数据进行解析，利用SN值计算得到COUNT值用于PDCP层的解密解压缩和完整性验证。并计算载荷的长度，以及起始地址，并在解析存储管理模块DMA中维护。
本发明实施例提供的5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
基于上述任一实施例，进一步地，在寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析的过程中，若判断获知MAC报头数据或RLC报头数据中包含配置信息或控制信息，则所述快通路处理模块终止对所述目标报文进行解析，转由慢通路处理模块对所述目标报文进行解析。
具体来说，在快通路处理模块根据报头数据分层对目标报文进行解析的过程中，MAC报头数据或RLC报头数据中包含配置信息或控制信息，则快通路处理模块终止对目标报文进行解析，转由慢通路处理模块对目标报文进行解析并维护。
通过对协议报文中携带的信息的种类采用不同的处理方式，对处理速度要求较高的数据使用快通路处理模块进行处理，对处理速度要求不高的数据使用慢通路处理模块进行处理，进而提高了数据的处理速度。
本发明实施例提供的5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
基于上述任一实施例，本发明实施例提供另一种5G协议报文处理方法，包括：
快通路处理模块从慢通路处理模块中获取目标载荷；
所述快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据，并将所述报头数据发送到缓存模块中的报头缓存单元中；
所述慢通路处理模块根据所述报头数据对所述目标载荷进行封装，并将封装后的目标载荷发送到所述缓存模块中的封装载荷缓存单元中。
具体来说，IP层将需要封装的目标载荷数据发送的慢通路处理模块，快通路处理模块从慢通路处理模块中获取目标载荷，快通路处理模块根据目标载荷的长度，分层为目标载荷配置报头数据，配置的报头数据包括MAC报头、RLC报头和PDCP报头。并将报头数据发送到缓存模块中的报头缓存单元中。
慢通路处理模块根据报头数据对目标载荷进行封装，并将封装后的目标载荷发送到所述缓存模块中的封装载荷缓存单元中。对目标载荷的封装过程包括加密、压缩和完整性功能模块。
在封装过程中，封装存储管理模块记录运算产生报文各层报头的位置和长度，在数据判断、字段插入、字段替换、完整性验证、和编码过程中实时更新各层报头的位置和长度，在打包运算完成后立即按报文顺序输出数据报。
本发明实施例提供的5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
基于上述任一实施例，进一步地，所述快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据，并将所述报头数据发送到缓存模块中的报头缓存单元中，具体包括：
所述快通路处理模块根据所述目标载荷的长度，为所述目标载荷配置PDCP报头数据，并将所述PDCP报头数据保存在寄存器模块中，再由所述寄存器模块将所述PDCP报头数据发送到所述报头缓存单元中；
所述快通路处理模块根据所述目标载荷的长度，为所述目标载荷配置RLC报头数据，并将所述RLC报头数据保存在寄存器模块中，再由所述寄存器模块将所述RLC报头数据发送到所述报头缓存单元中；
所述快通路处理模块根据所述目标载荷的长度，为所述目标载荷配置MAC报头数据，并将所述MAC报头数据保存在寄存器模块中，再由所述寄存器模块将所述MAC报头数据发送到所述报头缓存单元中。
具体来说，在快通路处理模块分层对目标载荷进行封装的过程中，首先，快通路处理模块根据目标载荷的长度，计算报文的长度，由封装存储管理模块维护。并为目标载荷配置PDCP报头数据，将PDCP报头数据保存在寄存器模块中，再由寄存器模块将PDCP报头数据发送到报头缓存单元中。
快通路处理模块根据配置信息，系统变量，配置的PDCP报头数据中D/C信息，SN信息等。
然后，快通路处理模块根据目标载荷的长度，为目标载荷配置RLC报头数据，并将RLC报头数据保存在寄存器模块中，最后根据报文类型，对寄存器选通，由寄存器模块将RLC报头数据发送到报头缓存单元中。同时计算载荷的起始地址和长度，由封装存储管理模块维护。
快通路处理模块配置的RLC报头数据中包含SI、SO、SN等信息。
最后，快通路处理模块根据目标载荷的长度，为目标载荷配置MAC报头数据，并将MAC报头数据保存在寄存器模块中，再由寄存器模块将MAC报头数据发送到报头缓存单元中。
快通路处理模块根据报文类型，匹配LCID值，将每个报文的长度信息保存在寄存器模块中，并匹配得到F值。同时计算载荷的起始地址和长度，由封装存储管理模块维护，最终得到封装数据表。
本发明实施例提供的5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
基于上述任一实施例，进一步地，在快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据的过程中，若计算出的封装后报文长度超过预设最大值，则对所述目标载荷进行分割处理。
具体来说，在快通路处理模块根据目标载荷的长度，分层为目标载荷配置报头数据的过程中，如果计算出的封装后报文长度超过预设最大值，则对目标载荷进行分割处理。
本发明实施例提供的5G协议报文处理方法，通过设计面向协议栈处理的宏操作专用指令，分解并加速拆包和封装，定义实时数据提取与安排的宏操作，并通过对宏操作编程，通过执行拆包打包加速宏指令，一步提取出多层报头的多段信息实施并行处理，提高了数据处理速率。
图4为本发明实施例提供的电子设备的结构示意图，如图4所示，所述设备包括：处理器(processor)401、存储器(memory)402、总线403，以及存储在存储器上并可在处理器上运行的计算机程序。
其中，处理器401和存储器402通过总线403完成相互间的通信；
处理器401用于调用并执行存储器402中的计算机程序，以执行上述各方法实施例中的步骤，例如包括：
主存储模块将目标报文发送到缓存模块中；所述缓存模块中的报头缓存单元缓存所述目标报文的前M比特数据，所述缓存模块中的载荷缓存单元从第(N+1)比特开始缓存所述目标报文后面的比特数据，其中，M为协议报文报头占用的最大比特数，N为协议报文报头占用的最小比特数；寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析。
或者包括：
快通路处理模块从慢通路处理模块中获取目标载荷；所述快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据，并将所述报头数据发送到缓存模块中的报头缓存单元中；所述慢通路处理模块根据所述报头数据对所述目标载荷进行封装，并将封装后的目标载荷发送到所述缓存模块中的封装载荷缓存单元中。
此外，上述的存储器中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本发明实施例提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例中的步骤，例如包括：
主存储模块将目标报文发送到缓存模块中；所述缓存模块中的报头缓存单元缓存所述目标报文的前M比特数据，所述缓存模块中的载荷缓存单元从第(N+1)比特开始缓存所述目标报文后面的比特数据，其中，M为协议报文报头占用的最大比特数，N为协议报文报头占用的最小比特数；寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析。
或者包括：
快通路处理模块从慢通路处理模块中获取目标载荷；所述快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据，并将所述报头数据发送到缓存模块中的报头缓存单元中；所述慢通路处理模块根据所述报头数据对所述目标载荷进行封装，并将封装后的目标载荷发送到所述缓存模块中的封装载荷缓存单元中。
本发明实施例提供一种非暂态计算机可读存储介质，其上存储有计算机程序，当所述计算机程序被处理器执行时，实现上述各方法实施例中的步骤，例如包括：
主存储模块将目标报文发送到缓存模块中；所述缓存模块中的报头缓存单元缓存所述目标报文的前M比特数据，所述缓存模块中的载荷缓存单元从第(N+1)比特开始缓存所述目标报文后面的比特数据，其中，M为协议报文报头占用的最大比特数，N为协议报文报头占用的最小比特数；寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析。
或者包括：
快通路处理模块从慢通路处理模块中获取目标载荷；所述快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据，并将所述报头数据发送到缓存模块中的报头缓存单元中；所述慢通路处理模块根据所述报头数据对所述目标载荷进行封装，并将封装后的目标载荷发送到所述缓存模块中的封装载荷缓存单元中。
以上所描述的装置及设备等实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种5G协议报文处理器，其特征在于，包括：存储管理模块、主存储模块、缓存模块、寄存器模块、快通路处理模块和慢通路处理模块；
所述存储管理模块与所述主存储模块连接，所述主存储模块与所述缓存模块连接，所述缓存模块与所述寄存器模块连接，所述寄存器模块分别与所述快通路处理模块和所述慢通路处理模块连接；
所述存储管理模块用于记录、计算、管理报文处理过程中需要的地址、包头和报文长度信息，在报头处理结束后控制读取内存中的载荷数据，并支持并行数据存取操作；
所述主存储模块用于存储报文数据；
所述缓存模块用于缓存报文数据；
所述寄存器模块用于从所述缓存模块中读取报文数据；
所述快通路处理模块分为解析快通道和封装快通道，需要加速处理的数据包将由所述快通路处理模块进行处理；
所述慢通路处理模块用于对不需要加速处理的数据包进行处理。
2.根据权利要求1所述的5G协议报文处理器，其特征在于，所述快通路处理模块包括存储单元、调度器和运算单元；
所述存储单元用于存储报头数据、处理器配置信息、插入数据段、替换数据段、运算结果信息；
所述调度器用于时间定位和字段定位；
所述运算单元用于对信息进行指令驱动的宏操作。
3.根据权利要求1所述的5G协议报文处理器，其特征在于，所述缓存模块包括报头缓存单元和载荷缓存单元，其中，所述报头缓存单元用于缓存报头，所述载荷缓存单元用于缓存载荷。
4.根据权利要求1所述的5G协议报文处理器，其特征在于，所述存储管理模块在解析过程中，用于实时计算和动态维护数据报文载荷的起始地址和报文长度；
所述存储管理模块在封装过程中，用于记录运算产生报文各层包头的位置和长度。
5.根据权利要求1所述的5G协议报文处理器，其特征在于，所述慢通路处理模块还用于对顶层RRC报文处理、载入配置信息控制通路状态报告、ROHC反馈、控制通路状态报告、重复请求、HARQ重传信息、RAR随机接入响应、CEs控制环境设置。
6.根据权利要求2所述的5G协议报文处理器，其特征在于，所述运算单元具体用于各层地址计算和避免存取冲突的计算、各层的报头类型的匹配、各层的报文长度计算。
7.一种5G协议报文拆包处理方法，其特征在于，包括：
主存储模块将目标报文发送到缓存模块中；
所述缓存模块中的报头缓存单元缓存所述目标报文的前M比特数据，所述缓存模块中的载荷缓存单元从第(N+1)比特开始缓存所述目标报文后面的比特数据，其中，M为协议报文报头占用的最大比特数，N为协议报文报头占用的最小比特数；
寄存器模块从所述报头缓存单元中读取报头数据，快通路处理模块根据所述报头数据分层对所述目标报文进行解析。
8.一种5G协议报文封装处理方法，其特征在于，包括：
快通路处理模块从慢通路处理模块中获取目标载荷；
所述快通路处理模块根据所述目标载荷的长度，分层为所述目标载荷配置报头数据，并将所述报头数据发送到缓存模块中的报头缓存单元中；
所述慢通路处理模块根据所述报头数据对所述目标载荷进行封装，并将封装后的目标载荷发送到所述缓存模块中的封装载荷缓存单元中。
9.一种电子设备，包括存储器、处理器，以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时，实现如权利要求7所述5G协议报文拆包处理方法的步骤或者如权利要求8所述5G协议报文封装处理方法的步骤。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，当所述计算机程序被处理器执行时，实现如权利要求7所述5G协议报文拆包处理方法的步骤或者如权利要求8所述5G协议报文封装处理方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910784009.9A CN110417812B (zh) | 2019-08-23 | 2019-08-23 | 5g协议报文处理器架构及5g协议报文处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910784009.9A CN110417812B (zh) | 2019-08-23 | 2019-08-23 | 5g协议报文处理器架构及5g协议报文处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110417812A CN110417812A (zh) | 2019-11-05 |
| CN110417812B true CN110417812B (zh) | 2021-11-23 |
Family
ID=68368581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910784009.9A Active CN110417812B (zh) | 2019-08-23 | 2019-08-23 | 5g协议报文处理器架构及5g协议报文处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110417812B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112783123B (zh) * | 2020-12-30 | 2021-11-19 | 北京理工大学 | 一种工作流调度执行单元控制方法和控制器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01101752A (ja) * | 1987-10-15 | 1989-04-19 | Toshiba Corp | 高速ネットワーク制御装置 |
| CN101669100A (zh) * | 2007-05-18 | 2010-03-10 | 泰勒拉公司 | 利用半导体芯片中的多核处理器资源阵列管理多个i/o接口的方法和系统 |
| CN101997834A (zh) * | 2009-08-10 | 2011-03-30 | 北京多思科技发展有限公司 | 支持高性能安全协议的装置 |
| CN104135496A (zh) * | 2013-05-02 | 2014-11-05 | 华中科技大学 | 一种同构环境下的rpc数据传输方法及系统 |
| CN104375967A (zh) * | 2013-08-15 | 2015-02-25 | 华为技术有限公司 | 一种应用于pci-e的流量控制方法、设备及系统 |
| CN105072047A (zh) * | 2015-09-22 | 2015-11-18 | 浪潮(北京)电子信息产业有限公司 | 一种报文传输及处理方法 |
| CN107547417A (zh) * | 2016-06-29 | 2018-01-05 | 中兴通讯股份有限公司 | 一种报文处理方法、装置及基站 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130254457A1 (en) * | 2012-03-21 | 2013-09-26 | Lsi Corporation | Methods and structure for rapid offloading of cached data in a volatile cache memory of a storage controller to a nonvolatile memory |
| CN106330776A (zh) * | 2015-06-30 | 2017-01-11 | 中兴通讯股份有限公司 | 报文处理方法及装置 |
-
2019
- 2019-08-23 CN CN201910784009.9A patent/CN110417812B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01101752A (ja) * | 1987-10-15 | 1989-04-19 | Toshiba Corp | 高速ネットワーク制御装置 |
| CN101669100A (zh) * | 2007-05-18 | 2010-03-10 | 泰勒拉公司 | 利用半导体芯片中的多核处理器资源阵列管理多个i/o接口的方法和系统 |
| CN101997834A (zh) * | 2009-08-10 | 2011-03-30 | 北京多思科技发展有限公司 | 支持高性能安全协议的装置 |
| CN104135496A (zh) * | 2013-05-02 | 2014-11-05 | 华中科技大学 | 一种同构环境下的rpc数据传输方法及系统 |
| CN104375967A (zh) * | 2013-08-15 | 2015-02-25 | 华为技术有限公司 | 一种应用于pci-e的流量控制方法、设备及系统 |
| CN105072047A (zh) * | 2015-09-22 | 2015-11-18 | 浪潮(北京)电子信息产业有限公司 | 一种报文传输及处理方法 |
| CN107547417A (zh) * | 2016-06-29 | 2018-01-05 | 中兴通讯股份有限公司 | 一种报文处理方法、装置及基站 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110417812A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3707880A1 (en) | Nic with programmable pipeline | |
| CN102473115B (zh) | 用于高效数据处理的装置和方法 | |
| US20080039055A1 (en) | Configurable Protocol Engine | |
| US20120159132A1 (en) | Accelerating Data Packet Parsing | |
| US11917038B2 (en) | Methods and apparatus to compress packets in a computing environment | |
| US8756402B2 (en) | Processing module, processor circuit, instruction set for processing data, and method for synchronizing the processing of codes | |
| US7969977B2 (en) | Processing apparatus and method for processing IP packets | |
| CN110417812B (zh) | 5g协议报文处理器架构及5g协议报文处理方法 | |
| CN112818415A (zh) | 基于APSoC的国密计算方法、系统及介质 | |
| US9240952B2 (en) | System and method for communication between networked applications | |
| CN110071935A (zh) | 一种5g系统中终端组装sdap头的实现方法 | |
| CN114666836A (zh) | 数据传输方法、装置、电子设备和计算机可读存储介质 | |
| CN108566393B (zh) | 数据加密的方法、装置和系统 | |
| CN102694730A (zh) | 一种并行处理的方法及装置 | |
| US8745235B2 (en) | Networking system call data division for zero copy operations | |
| CN113472523A (zh) | 用户态协议栈报文处理优化方法、系统、装置及存储介质 | |
| US20230344894A1 (en) | Packet based in-line processing for data center environments | |
| JP2012039198A (ja) | データ圧縮転送システム、伝送装置及びそれらに用いるデータ圧縮転送方法 | |
| US11882200B2 (en) | Method and apparatus processing of message data | |
| JP6654733B2 (ja) | データ処理装置、ネットワークシステム、パケット順序制御回路、およびデータ処理方法 | |
| CN109561443B (zh) | 一种信息处理方法、装置、设备及计算机可读存储介质 | |
| WO2016061985A1 (zh) | 报文处理方法、装置及系统 | |
| WO2015154393A1 (zh) | 业务节点能力处理方法、装置、业务分类器及业务控制器 | |
| CN108012289B (zh) | Pdu的发送方法及装置，和pdu的接收方法及装置 | |
| CN111064673B (zh) | 一种用户面数据完整性保护方法、装置、电子设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210329 Address after: Room 908, block C, Kechuang headquarters building, No. 320, pubin Road, Jiangpu street, Nanjing area, Jiangsu Free Trade Zone, Nanjing City, Jiangsu Province, 211800 Applicant after: Jixin communication technology (Nanjing) Co.,Ltd. Address before: 101300 room 315, 3rd floor, building 1, yard 6, Tianxiang Road, Shunyi District, Beijing Applicant before: Beijing Wuji Core Motion Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |