CN110417702B - 滤波器系数生成方法、系统和降低信号峰均比的系统 - Google Patents

Abstract

本申请涉及一种滤波器系数生成方法、系统和降低峰均比的系统，其中，滤波器系数生成方法包括采集并存储IQ数据，IQ数据为基带信号的离散正交采样序列；对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列；对功率分布序列进行整形处理，以生成滤波器系数，可以根据IQ数据自动生成PC‑CFR的滤波器系数。当载波功率分布情况动态变化时，可以生成相适应的滤波器系数，保证PC‑CFR稳定工作。

Description

滤波器系数生成方法、系统和降低信号峰均比的系统

技术领域

本申请涉及通信技术领域，特别是涉及一种滤波器系数生成方法、系统、和降低信号峰均比的系统。

背景技术

脉冲对削峰值降低处理(Peak Cancellation Crest Factor Reduction，PC-CFR)是一种主流的降低信号峰均比的算法，俗称削峰。在实现PC-CFR时，需要已知载波功率分布并预设对消脉冲滤波器系数，才能获得预期的削峰性能。在例如分布式天线系统(Distributed Antenna System，DAS)等Repeater应用中，系统可能无法直接获取载波功率情况，或者载波功率分布情况动态变化时，可能导致PC-CFR无法稳定工作。

发明内容

本申请提供了一种滤波器系数生成方法、系统、和降低信号峰均比的系统，可以根据IQ数据自动生成PC-CFR的滤波器系数。

一种滤波器系数生成方法，所述方法包括：采集并存储同相正交IQ数据，所述IQ数据为基带信号的离散正交采样序列；获取与所述IQ数据对应的功率分布序列；对所述功率分布序列进行整形处理，得到滤波器系数。

在一实施例中，获取与所述IQ数据对应的功率分布序列包括：对所述IQ数据进行功率评估处理，得到所述IQ数据对应的功率分布序列。

在一实施例中，对所述IQ数据进行功率评估处理，以得到所述IQ数据对应的功率分布序列包括：对所述IQ数据进行加窗处理和傅里叶变换处理，并对处理后得到的数据序列的功率进行评估；若所述数据序列的功率超过预设功率阈值，则保留所述数据序列，并将所述数据序列累加至求和序列中；若求和序列的累加次数超过预设次数阈值，则对所述求和序列进行逐项开方处理，以获取所述求和序列的功率分布序列。

在一实施例中，所述方法还包括：若所述数据序列的功率未超过预设功率阈值，则丢弃所述数据序列，并重新采集连续的多段IQ数据序列。

在一实施例中，对所述功率分布序列进行整形处理，得到滤波器系数包括：对所述功率分布序列进行载波整形处理，以获取包含直方形载波的序列；对所述包含直方形载波的序列进行相位附加处理和逆傅里叶变换处理，以获取转换序列；对所述转换序列进行整形处理以生成滤波器的系数。

在一实施例中，对所述功率分布序列进行载波整形处理，以获取包括直方形载波的序列包括：提取所述功率分布序列中的载波数量和每一载波的边界；根据载波数量和每一载波的边界获取每一载波的功率密度；根据载波对应的功率密度将载波整合成直方形，以获取包括直方形载波的序列。

在一实施例中，对所述转换序列进行整形处理以生成滤波器的系数包括：对所述转换序列进行归一化处理，以获取归一化序列；对所述归一化序列进行裁剪处理，以使归一化序列的长度匹配目标滤波器的长度；对裁剪处理后的归一化序列进行加窗处理，以生成滤波器的系数。

一种信号削峰处理方法，包括：采集并存储待处理的同相正交IQ数据，所述IQ数据为基带信号的离散正交采样序列；获取与所述IQ数据对应的功率分布序列；对所述功率分布序列进行整形处理，得到滤波器系数；依据所述滤波器系数生成对消脉冲信号；根据对消脉冲信号对所述IQ数据进行削峰处理。

一种滤波器系数生成系统，所述滤波器系数生成系统包括缓存单元、处理器和协处理单元；所述缓存单元与IQ数据输入端连接，用于采集并存储IQ数据；所述协处理单元与所述缓存单元连接，用于获取所述缓存单元中存储的IQ数据，并对所述IQ数据进行功率评估处理，以得到所述IQ数据对应的功率分布序列；所述处理器与所述协处理单元连接，用于对所述功率分布序列进行整形处理以生成滤波器系数。

一种降低信号峰均比的系统，所述降低信号峰均比的系统包括峰值指示单元、延时单元、脉冲生成单元、加法器和上述的滤波器系数生成系统，其中，所述峰值指示单元与IQ数据输入端连接，用于获取IQ数据，并根据IQ数据指示出IQ数据的峰值所在位置；所述延时单元与IQ数据输入端连接，用于获取并缓存IQ数据，并将IQ数据作为待处理信号；所述脉冲生成单元与所述处理器连接，用于接收滤波器系数，并根据滤波器系数生成对消脉冲信号；所述加法器的一端与脉冲生成单元连接，所述加法器的另一端与所述延时单元连接，用于根据对消脉冲信号对待处理信号进行削峰处理。

在一实施例中，所述脉冲生成单元包括仲裁器和至少一个脉冲发生器；所述仲裁器的一端分别与至少一个脉冲发生器连接，用于获取每一脉冲发生器的工作状态，脉冲发生器的工作状态包括占用状态和空闲状态；所述仲裁器的另一端与所述峰值指示单元连接，用于识别IQ数据的峰值，并将识别的峰值分配至当前处于空闲状态的脉冲发生器，以使脉冲发生器生成对消脉冲信号。

在一实施例中，所述CPU通过滤波器接口与每一脉冲发生器连接，用于对每一脉冲发生器中的滤波器系数进行写操作。

一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述滤波器系数生成方法的步骤。

一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述滤波器系数生成的方法的步骤。

本申请实施例提供的滤波器系数生成方法、系统和降低信号峰均比的系统，通过采集并存储同相正交IQ数据，所述IQ数据为基带信号的离散正交采样序列；获取与所述IQ数据对应的功率分布序列；对所述功率分布序列进行整形处理，解决了在无法直接获取载波功率情况或者载波功率分布情况动态变化时，PC-CFR无法稳定工作的技术问题。通过本申请，根据IQ数据自动生成PC-CFR的滤波器系数，当载波功率分布情况动态变化时，可以生成相适应的滤波器系数，保证PC-CFR稳定工作。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例提供的滤波器系数生成方法的流程图；

图2为一实施例提供的各载波整合为包含直方性载波序列的示意图；

图3为一个实施例中提供的滤波器系数生成系统的结构框图；

图4为一个实施例中提供的降低信号峰均比的系统的结构框图；

图5为一个实施例中脉冲生成单元的结构框图；

图6为一个实施例中计算机设备的内部结构图。

具体实施方式

为了便于理解本申请，为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

图1为一实施例提供的滤波器系数生成方法的流程图，如图1所示，滤波器系数生成方法包括步骤110至步骤130，其中，

步骤110，采集并存储IQ数据，IQ数据为基带信号的离散正交采样序列。

采集一段或者多段连续的IQ数据采样点序列，并保存在存储器中。例如，采集的某一段数据序列可以为A(n)＝[a₀，a₁，a₂，...，a_L-1]；其中L为采样点的长度，L为2的整数次幂。

步骤120，对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列。

在一实施例中，对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列包括：对IQ数据进行加窗处理和傅里叶变换处理，并对处理后得到的数据序列的功率进行评估。

首先对采集的IQ数据(即基带信号的离散正交采样序列)进行加窗处理，加窗处理采用的窗函数可以是凯撒窗、汉明窗、海宁窗、布莱克曼窗、高斯窗中的任意一种。具体采用哪一种窗函数对IQ数据序列进行加窗处理，本实施例不作限制，可以根据实际情况进行选择。

假设窗函数序列W(n)＝[w₀，w₁，w₂，...w_L-1]，则加窗后的IQ数据序列记为B(n)，B(n)＝A(n)·W(n)。

然后对加窗后的序列B(n)进行傅里叶变换处理，并对傅里叶变换处理后的序列进行平方，平方后的序列记为C(n)，C(n)＝|FFT(B(n))|²。对数据序列进行平方后，通过序列中的最大值点Max(C(n))或平均值Mean(C(n))对该组序列的功率进行评估得到该组数据序列的功率。若该组数据序列的功率超过预设功率阈值，则保留该组数据序列，并将该组数据序列累加至求和序列中。若求和序列的累加次数超过预设次数阈值，则对求和序列进行逐项开方处理，以获取求和序列的功率分布序列。求和序列记为D(n)，

其中，i表示符合累加判断条件的序列索引号。

需要说明的是，预设功率阈值和预设次数阈值的具体数值本实施例不作限制，可以根据实际情况进行选择。

在一实施例中，若数据序列的功率未超过预设功率阈值，则丢弃数据序列，并重新采集连续的多段IQ数据序列。

步骤130，对功率分布序列进行整形处理，得到滤波器系数。

在一实施例中，对功率分布序列进行整形处理，得到滤波器系数包括：对功率分布序列进行载波整形处理，以获取包含直方形载波的序列。

首先可以利用分割算法提取功率分布序列中的载波数量和每一载波的边界；然后根据载波数量和每一载波的边界获取每一载波的功率密度；最后根据载波对应的功率密度将每一载波整合成直方形，以获取包括直方形载波的序列。

如图2所示，功率分布序列中的载波数量为3个，每一载波具有左右两个边界，通过两个边界将各个载波进行清晰的划分。第一个载波的载波边界为第390和420。第二个载波的载波边界为第460和560。第三个载波的载波边界为第610和640。

由图2可以看出，整形前的每一载波功率分布(原始的载波功率分布)波动较大，整形后的载波功率分布中每一载波均为直方形载波。

在获取到每一载波的直方形载波后，对包含直方形载波的序列进行相位附加处理和逆傅里叶变换处理，以获取转换序列。并对转换序列进行整形处理以生成滤波器的系数。

首先，对包含直方形载波的序列进行相位附加处理，相位P(n)序列定义如下：

其中N为直方形载波序列P的长度，i∈[0，N-1]。

对包含直方形载波的序列进行相位附加点乘处理得到相位序列，再对得到的相位序列进行逆傅里叶变换，逆傅里叶变换后的序列记为转换序列E(n)，并对转换序列E(n)进行整形处理以生成滤波器的系数。

在一实施例中，对转换序列进行整形处理以生成滤波器的系数包括：对转换序列进行归一化处理，以获取归一化序列。

对归一化序列进行裁剪处理，以使归一化序列的长度匹配目标滤波器的长度。对裁剪处理后的归一化序列进行加窗处理，以生成滤波器的系数。

具体地，对转换后的序列E(n)首先进行整形，其中包含两个步骤。首先对序列E(n)进行归一化处理，令E(n)除以第

个元素，归一化后的序列记为F(n)。即

n∈[0，N-1]。再对序列F(n)进行裁剪处理，由于CFR中需要将滤波器后的序列与峰值进行对齐，因此滤波器抽头数量应为奇数。本实施例中，以第

个元素为中心对称截取该系数两侧的系数，使其长度匹配目标滤波器长度L。该序列记为G(n)。

最后对裁剪处理后的归一化序列G(n)进行加窗处理，以得到滤波器系数组。对G(n)进行加窗处理的窗函数可以是凯撒窗、汉明窗、海宁窗、布莱克曼窗、高斯窗的任意一种，窗函数的长度与滤波器抽头数量要保持一致，加窗时可以进行一次或者多次加窗。

本申请实施例提供的滤波器系数生成方法，通过采集并存储IQ数据，IQ数据为基带信号的离散正交采样序列；对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列；对功率分布序列进行整形处理，从而可以根据IQ数据自动生成PC-CFR的滤波器系数。该方法支持多载波、多种制式(WCDMA、LTE、WIMAX、NR)，并且支持TDD格式信号。另外该算法有时间、空间复杂度低，生成的滤波器系数质量高等优点，适合在ASIC、系统或者FPGA中实现。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

本申请实施例提供了一种信号削峰处理方法，应用于降低信号峰均比的系统，降低信号峰均比的系统包括峰值指示单元、延时单元、脉冲生成单元、加法器和滤波器系数生成系统；

其中，滤波器系数生成系统包括缓存单元、处理器和协处理单元，缓存单元与IQ数据输入端连接，协处理单元与缓存单元连接，处理器与协处理单元连接；

其中，峰值指示单元与IQ数据输入端连接，用于获取IQ数据，并根据IQ数据指示出IQ数据的峰值所在位置；延时单元与IQ数据输入端连接，用于获取并缓存IQ数据，并将IQ数据作为待处理信号；脉冲生成单元与处理器连接；加法器的一端与脉冲生成单元连接，加法器的另一端与延时单元连接。

该信号削峰处理方法包括步骤310至步骤350，其中，

步骤310，缓存单元采集并存储同相正交IQ数据，IQ数据为基带信号的离散正交采样序列。

缓存单元采集一段或者多段连续的IQ数据采样点序列，并保存在存储器中。例如，采集的数据序列可以为A(n)＝[a₀，a₁，a₂，...，a_L-1]；其中L为采样点的长度，L为2的整数次幂。

步骤320，协处理单元获取与IQ数据对应的功率分布序列。

在一实施例中，获取与IQ数据对应的功率分布序列包括：对IQ数据进行功率评估处理，得到IQ数据对应的功率分布序列。

在一实施例中，对IQ数据进行功率评估处理，得到IQ数据对应的功率分布序列包括：对IQ数据进行加窗处理和傅里叶变换处理，并对处理后得到的数据序列的功率进行评估。

首先对采集的IQ数据数据序列进行加窗处理，加窗处理采用的窗函数可以是凯撒窗、汉明窗、海宁窗、布莱克曼窗、高斯窗中的任意一种。具体采用哪一种窗函数对IQ数据序列进行加窗处理，本实施例不作限制，可以根据实际情况进行选择。

假设窗函数序列W(n)＝[w₀，w₁，w₂，...w_L-1]，则加窗后的IQ数据序列记为B(n)，B(n)＝A(n)*W(n)。

然后对加窗后的序列B(n)进行傅里叶变换处理，并对傅里叶变换处理后的序列进行平方，平方后的序列记为C(n)，C(n)＝|FFT(B(n))|²。对数据序列进行平方后，通过序列中的最大值点Max(C(n))或平均值Mean(C(n))对该组序列的功率进行评估得到数据序列的功率。若数据序列的功率超过预设功率阈值，则保留数据序列，并将数据序列累加至求和序列中。若求和序列的累加次数超过预设次数阈值，则对求和序列进行逐项开方处理，以获取求和序列的功率分布序列。求和序列记为D(n)，

其中，i表示符合累加判断条件的符号。

需要说明的是，预设功率阈值和预设次数阈值的具体数值本实施例不作限制，可以根据实际情况进行选择。

在一实施例中，若数据序列的功率未超过预设功率阈值或求和序列的累加次数未超过预设次数阈值，则丢弃数据序列，并重新采集连续的多段IQ数据序列。

步骤330，处理器对功率分布序列进行整形处理，以得到滤波器系数。

在一实施例中，对功率分布序列进行整形处理，以得到滤波器系数包括：对功率分布序列进行载波整形处理，以获取包含直方形载波的序列。

首先可以利用分割算法提取功率分布序列中的载波数量和每一载波的边界；然后根据载波数量和每一载波的边界获取每一载波的功率密度；最后根据载波对应的功率密度将每一载波整合成直方形，以获取包括直方形载波的序列。

如图2所示，功率分布序列中的载波数量为3个，每一载波具有左右两个边界，通过两个边界将各个载波进行清晰的划分。第一个载波的载波边界为第390和420。第二个载波的载波边界为第460和560。第三个载波的载波边界为第610和640。

由图2可以看出，整形前的每一载波功率分布(原始的载波功率分布)波动较大，整形后的载波功率分布中每一载波均为直方形载波。

在获取到每一载波的直方形载波后，对包含直方形载波的序列进行相位附加处理和逆傅里叶变换处理，以获取转换序列。并对转换序列进行整形处理以生成滤波器的系数。

首先，对包含直方形载波的序列进行相位附加处理，相位P(n)序列定义如下：

其中N为序列P的长度，i∈[0，N-1]。

对包含直方形载波的序列进行相位附加处理后再对处理后的序列进行逆傅里叶变换，逆傅里叶变换后的序列记为转换序列E(n)，并对转换序列E(n)进行整形处理以生成滤波器的系数。

在一实施例中，对转换序列进行整形处理以生成滤波器的系数包括：对转换序列进行归一化处理，以获取归一化序列。

对归一化序列进行裁剪处理，以使归一化序列的长度匹配目标滤波器的长度。对裁剪处理后的归一化序列进行加窗处理，以生成滤波器的系数。

具体地，对转换后的序列E(n)首先进行整形，其中包含两个步骤。首先对序列E(n)进行归一化处理，令E(n)除以第

个元素，归一化后的序列记为F(n)。即

n∈[0，N-1]。

再对序列F(n)进行裁剪处理，由于CFR中需要将滤波器后的序列与峰值进行对齐，因此滤波器抽头数量应为奇数。本实施例中，以第

个元素为中心对称截取该系数两侧的系数，使其长度匹配目标滤波器长度L。该序列记为G(n)。

G(n)＝F(n)，

最后对裁剪处理后的归一化序列G(n)进行加窗处理，以得到滤波器系数组。对G(n)进行加窗处理的窗函数可以是凯撒窗、汉明窗、海宁窗、布莱克曼窗、高斯窗的任意一种，窗函数的长度与滤波器抽头数量要保持一致，加窗时可以进行一次或者多次加窗。

步骤340，脉冲生成单元依据所述滤波器系数生成对消脉冲信号。

步骤350，加法器根据对消脉冲信号对所述IQ数据进行削峰处理。

图3为一实施例提供的滤波器系数生成系统的结构示意图，如图3所示，滤波器系数生成系统包括缓存单元、处理器和协处理单元；

缓存单元与IQ数据输入端连接，用于采集并存储IQ数据。

缓存单元可以包含一个采样控制器和一个存储器，能够在处理器或者协处理单元的控制或逻辑触发下采集一段或者多段连续的IQ数据，并保存在存储器中。

协处理单元与缓存单元连接，用于获取缓存单元中的IQ数据，并对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列。

协处理单元可以为一部分硬件电路，能够通过地址访问缓存单元中存储器存储的采样数据，并且进行定点数浮点数转换、加窗、FFT(IFFT)、功率计算、直方图统计、累加求和、平方开方、模计算中的一种或者几种。需要说明的是，协处理单元作为计算加速单元可以从系统中省略。

处理器与协处理单元连接，用于对功率分布序列进行整形处理以生成滤波器系数。处理器用于数据运算、各单元的控制以及与脉冲生成单元交互，以及向滤波器中加载系数。

本申请实施例提供的滤波器系数生成系统，包括缓存单元、处理器和协处理单元。其中，缓存单元与IQ数据输入端连接，用于采集并存储IQ数据；协处理单元与缓存单元连接，用于获取缓存单元中的IQ数据，并对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列；CPU与协处理单元连接，用于对功率分布序列进行整形处理以生成滤波器系数。并通过采集并存储IQ数据，IQ数据为基带信号的离散正交采样序列；对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列；对功率分布序列进行整形处理，从而可以根据IQ数据自动生成PC-CFR的滤波器系数。

关于滤波器系数生成系统的具体限定可以参见上文中对于滤波器系数生成方法的限定，在此不再赘述。上述滤波器系数生成系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

图4为一实施例提供的降低信号峰均比的系统的结构示意图，如图4所示，系统包括峰值指示单元、延时单元、脉冲生成单元、加法器和上述的滤波器系数生成系统，其中，

峰值指示单元与IQ数据输入端连接，用于获取IQ数据，并根据IQ数据指示出IQ数据的峰值所在位置；

延时单元与IQ数据输入端连接，用于获取并缓存IQ数据，并将IQ数据作为待处理信号；

脉冲生成单元与CPU连接，用于接收滤波器系数，并根据滤波器系数生成对消脉冲信号；

加法器的一端与脉冲生成单元连接，加法器的另一端与延时单元连接，用于根据对消脉冲信号对待处理信号进行削峰处理。

在一实施例中，脉冲生成单元包括仲裁器和至少一个脉冲发生器；

仲裁器的一端分别与至少一个脉冲发生器连接，用于获取每一脉冲发生器的工作状态，脉冲发生器的工作状态包括占用状态和空闲状态；

仲裁器的另一端与峰值指示单元连接，用于识别IQ数据的峰值，并将识别的峰值分配至当前处于空闲状态的脉冲发生器，以使脉冲发生器生成对消脉冲信号；并启动对应的占用锁以锁定脉冲发生器的占用状态。

在一实施例中，CPU通过滤波器接口与每一脉冲发生器连接，用于对每一脉冲发生器中的滤波器系数进行写操作。

图5为一实施例提供的脉冲生成单元的结构示意图，脉冲生成单元包含了至少一个脉冲发生器，脉冲发生器保存了PC-CFR所使用的对消脉冲滤波器系数，以生成对消脉冲信号。CPU接口可以通过地址复用对所有的脉冲发生器中的滤波器系数进行写操作。每个脉冲发生器可以通过使能触发信号使其进入工作状态，当脉冲发生器完成脉冲信号的产生后，脉冲发生器回到空闲状态。其中仲裁器通过读取每个脉冲发生器的占用状态指示信号，将识别的峰值分配给当前空闲脉冲发生器。占用状态指示信号用于指示脉冲生成单元的工作状态，占用锁用于锁定脉冲发生器的占用状态。当CPU使能占用锁时，对应的脉冲发生器进入非空闲状态，仲裁器无法分配新的脉冲生成任务给当前脉冲发生器。

由于脉冲发生器在工作中若改变滤波器系数将会在削峰后的信号上产生杂散，因此必须保证滤波器的加载发生在脉冲发生器空闲时。通过以上结构，通过以下滤波器加载方法可以完成滤波器系数的加载，且不会产生额外的杂散。

通过使能信号使能某个或多个脉冲发生器的占用锁。

等待所有脉冲发生器的占用状态指示信号为空闲。

通过地址复用加载选中的脉冲发生器的系数。

在脉冲发生器完成对脉冲信号的产生后，释放对应脉冲发生器的占用锁使能信号。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图6所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种滤波器系数生成方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：

采集并存储IQ数据，IQ数据为基带信号的离散正交采样序列。

对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列。

对功率分布序列进行整形处理，以得到滤波器系数。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：

采集并存储IQ数据，IQ数据为基带信号的离散正交采样序列。

对IQ数据进行功率评估处理，以得到IQ数据对应的功率分布序列。

对功率分布序列进行整形处理，以得到滤波器系数。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种滤波器系数生成方法，其特征在于，方法包括：

采集并存储同相正交IQ数据，所述IQ数据为基带信号的离散正交采样序列；

对所述IQ数据进行加窗处理和傅里叶变换处理，并对处理后得到的数据序列的功率进行评估；

若所述数据序列的功率超过预设功率阈值，则保留所述数据序列，并将所述数据序列累加至求和序列中；

若求和序列的累加次数超过预设次数阈值，则对所述求和序列进行逐项开方处理，以获取所述求和序列的功率分布序列；

对所述功率分布序列进行载波整形处理，以获取包含直方形载波的序列；

对所述包含直方形载波的序列进行相位附加处理和逆傅里叶变换处理，以获取转换序列；

对所述转换序列进行整形处理以生成滤波器的系数。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

若所述数据序列的功率未超过预设功率阈值，则丢弃所述数据序列，并重新采集连续的多段IQ数据序列。

3.根据权利要求1所述的方法，其特征在于，对所述功率分布序列进行载波整形处理，以获取包括直方形载波的序列包括：

提取所述功率分布序列中的载波数量和每一载波的边界；

根据载波数量和每一载波的边界获取每一载波的功率密度；

根据载波对应的功率密度将载波整合成直方形，以获取包括直方形载波的序列。

4.根据权利要求1所述的方法，其特征在于，对所述转换序列进行整形处理以生成滤波器的系数包括：

对所述转换序列进行归一化处理，以获取归一化序列；

对所述归一化序列进行裁剪处理，以使归一化序列的长度匹配目标滤波器的长度；

对裁剪处理后的归一化序列进行加窗处理，以生成滤波器的系数。

5.一种信号削峰处理方法，应用于降低信号峰均比的系统，所述降低信号峰均比的系统包括峰值指示单元、延时单元、脉冲生成单元、加法器和滤波器系数生成系统；

其中，所述滤波器系数生成系统包括缓存单元、处理器和协处理单元，所述缓存单元与IQ数据输入端连接，所述协处理单元与所述缓存单元连接，所述处理器与所述协处理单元连接；

其中，所述峰值指示单元与IQ数据输入端连接，用于获取IQ数据，并根据IQ数据指示出IQ数据的峰值所在位置；所述延时单元与IQ数据输入端连接，用于获取并缓存IQ数据，并将IQ数据作为待处理信号；所述脉冲生成单元与所述处理器连接；所述加法器的一端与所述脉冲生成单元连接，所述加法器的另一端与所述延时单元连接；

其特征在于，所述信号削峰处理方法包括：

所述缓存单元采集并存储待处理的同相正交IQ数据，所述IQ数据为基带信号的离散正交采样序列；

所述协处理单元对所述IQ数据进行加窗处理和傅里叶变换处理，并对处理后得到的数据序列的功率进行评估，若所述数据序列的功率超过预设功率阈值，则保留所述数据序列，并将所述数据序列累加至求和序列中，若求和序列的累加次数超过预设次数阈值，则对所述求和序列进行逐项开方处理，以获取所述求和序列的功率分布序列；

所述处理器对所述功率分布序列进行载波整形处理，以获取包含直方形载波的序列，对所述包含直方形载波的序列进行相位附加处理和逆傅里叶变换处理，以获取转换序列，以及对所述转换序列进行整形处理以生成滤波器的系数；

所述脉冲生成单元依据所述滤波器系数生成对消脉冲信号；

所述加法器根据对消脉冲信号对所述IQ数据进行削峰处理。

6.一种滤波器系数生成系统，其特征在于，所述滤波器系数生成系统包括缓存单元、处理器和协处理单元；

所述缓存单元与IQ数据输入端连接，用于采集并存储IQ数据；

所述协处理单元与所述缓存单元连接，用于获取所述缓存单元中存储的IQ数据，对所述IQ数据进行加窗处理和傅里叶变换处理，并对处理后得到的数据序列的功率进行评估，若所述数据序列的功率超过预设功率阈值，则保留所述数据序列，并将所述数据序列累加至求和序列中，若求和序列的累加次数超过预设次数阈值，则对所述求和序列进行逐项开方处理，以获取所述求和序列的功率分布序列；

所述处理器与所述协处理单元连接，用于对所述功率分布序列进行载波整形处理，以获取包含直方形载波的序列；对所述包含直方形载波的序列进行相位附加处理和逆傅里叶变换处理，以获取转换序列；对所述转换序列进行整形处理以生成滤波器的系数。

7.一种降低信号峰均比的系统，其特征在于，所述降低信号峰均比的系统包括峰值指示单元、延时单元、脉冲生成单元、加法器和权利要求6所述的滤波器系数生成系统，其中，

所述峰值指示单元与IQ数据输入端连接，用于获取IQ数据，并根据IQ数据指示出IQ数据的峰值所在位置；

所述延时单元与IQ数据输入端连接，用于获取并缓存IQ数据，并将IQ数据作为待处理信号；

所述脉冲生成单元与所述滤波器系数生成系统中的处理器连接，用于接收滤波器系数，并根据滤波器系数生成对消脉冲信号；

所述加法器的一端与脉冲生成单元连接，所述加法器的另一端与所述延时单元连接，用于根据对消脉冲信号对待处理信号进行削峰处理。

8.根据权利要求7所述的降低信号峰均比的系统，其特征在于，所述脉冲生成单元包括仲裁器和至少一个脉冲发生器；

所述仲裁器的一端分别与至少一个脉冲发生器连接，用于获取每一脉冲发生器的工作状态，脉冲发生器的工作状态包括占用状态和空闲状态；

所述仲裁器的另一端与所述峰值指示单元连接，用于识别IQ数据的峰值，并将识别的峰值分配至当前处于空闲状态的脉冲发生器，以使脉冲发生器生成对消脉冲信号。

9.根据权利要求8所述的降低信号峰均比的系统，其特征在于，所述处理器通过滤波器接口与每一脉冲发生器连接，用于对每一脉冲发生器中的滤波器系数进行写操作。

10.一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，其特征在于，处理器执行计算机程序时实现权利要求1至4中任一项所述滤波器系数生成方法的步骤。

11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，计算机程序被处理器执行时实现权利要求1至4中任一项所述滤波器系数生成方法的步骤。

Images