CN110413562B - 一种具有自适应功能的同步系统和方法 - Google Patents
一种具有自适应功能的同步系统和方法 Download PDFInfo
- Publication number
- CN110413562B CN110413562B CN201910563155.9A CN201910563155A CN110413562B CN 110413562 B CN110413562 B CN 110413562B CN 201910563155 A CN201910563155 A CN 201910563155A CN 110413562 B CN110413562 B CN 110413562B
- Authority
- CN
- China
- Prior art keywords
- synchronization
- data
- unit
- transmission path
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims abstract description 224
- 230000001360 synchronised effect Effects 0.000 claims abstract description 132
- 230000003044 adaptive effect Effects 0.000 claims abstract description 33
- 230000015654 memory Effects 0.000 claims description 30
- 230000006870 function Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012163 sequencing technique Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
本发明涉及一种具有自适应功能的同步系统和方法,包括同步装置和处理器,所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块,所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换,缓解了处理器运算资源的压力,降低了管理软件的复杂度,从而提高了处理器的运算速度,提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径,有效提高不同规模同步数据的传输效率和灵活性,提高传输服务质量和速度。
Description
技术领域
本发明属于安全计算机领域,特别涉及一种具有自适应功能的同步系统和方法。
背景技术
安全计算机平台是在硬件冗余、时间冗余、信息冗余、软件冗余的基础上,通过合理的系统结构以及有效的系统软件管理形成的。由于高可靠性、高稳定性和高安全性的要求,在安全计算机平台中,需要保证多处理器在正确的时钟周期内执行相同的指令以保持多个处理器、内存的精准同步。为了实现该目标,需要安全计算机平台及时、高效地对多处理器输出的同步数据和状态进行比对,并迅速的发现错误。而同步装置是实现该功能的关键模块。
目前传统的安全计算机平台的同步装置采用单一的传输模式来进行多处理器间的同步数据交换。然而,采用这种单一的传输方式来进行同步数据交换会降低同步数据传输效率,降低处理器的吞吐率,从而影响同步装置传输性能和服务质量。
发明内容
针对上述问题,本发明涉及一种具有自适应功能的同步系统,包括同步装置和处理器,所述同步装置与处理器连接,所述同步装置包括自适应传输模块;
所述处理器,用于向与之直接相连的所述同步装置发送同步指令,并设置同步数据量;
所述自适应传输模块,用于将输入的所述同步数据量输入到不同选择单元的代价模型中,通过选择单元的代价模型计算出代价,选择所述代价最低的传输路径设置为最佳的传输路径。
优选的,所述同步装置还包括控制模块、缓存模块、同步数据比较模块和接口模块;
所述控制模块用于同步装置的整体控制;
所述缓存模块为同步装置提供片上内存区域;
所述同步数据比较模块负责比较指定内存区域的同步数据;
所述接口模块用于负责同步装置与处理器间的同步数据收发工作;
所述同步装置内部各个模块之间的同步数据传输,通过片内高速同步数据以及地址总线完成。
优选的,所述代价模型为:C=(P+S)/T+L;
其中,P代表本次同步任务中总的协议消耗,单位为比特;S代表本次同步任务中从源同步单元到目的数据单元成功发送的同步数据量,单位为比特;T代表吞吐量,指的是源同步单元、目的数据单元之间的一条传输路径在单位时间内成功传送的同步数据量,单位为每秒传送的比特数;(P+S)/T代表在一条传输路径内,从源同步单元到目的数据单元成功发送本次任务的同步数据量的时间;L代表不同协议的建立时间;C代表源同步单元将本次同步任务数据经一个传输路径发送给目的数据单元,从发送到接收所需的总的时间;所述代价即是所述代价模型中得到的C。
优选的,所述控制模块包括主控单元、复位单元、锁相环单元和电源管理单元;
所述主控单元负责管理所述同步装置的整体工作流程,配置同步装置内所有模块,完成同步装置内所有模块的同步数据调度;
所述复位单元提供所述同步装置的全局复位信号;
所述锁相环单元提供所述同步装置的全局时钟信号;
所述电源管理单元根据所述同步装置工作场景和性能需求来控制所述同步装置的电源供给。
优选的,所述处理器向与之直接相连的所述同步装置发送同步指令;
所述同步装置接收到所述同步指令以后,将所述处理器中需要同步的数据复制到所述同步装置私有的内存中。
优选的,所述同步装置的所述自适应传输模块查询所选择的传输路径的状态,若所述传输路径就绪,所述自适应传输模块通过所述传输路径发送数据到目的数据单元;
若所述传输路径被占用或者未就绪,所述同步装置继续请求所述自适应传输模块选择出次优的所述传输路径,所述自适应传输模块查询次优的传输路径的状态,若次优的传输路径就绪,所述自适应传输模块通过次优的传输路径发送数据到目的数据单元,若次优的传输路径被占用或者未就绪,所述同步装置继续请求所述自适应传输模块选择出再次优的传输路径;
若所述传输路径都被占用或者未就绪,等待释放被占用的所述传输路径。
一种具有自适应功能的同步方法,包括以下步骤:
处理器从主存中读取同步指令后,处理器将所述同步指令发送给同步装置;
所述同步装置响应所述同步指令后,所述处理器传输同步数据;
选择单元的代价模型根据所述同步数据计算得到代价;
自适应传输模块将所述代价最低的传输路径设置为最佳的传输路径;
自适应传输模块根据所述代价在所述最佳的传输路径中发送所述同步数据。
优选的,所述处理器执行同步指令时,所述处理器向所述同步装置发送同步指令,并通知所述同步装置需要同步数据的大小;所述同步装置接收到所述处理器的同步指令后,所述同步装置将主存中需要的同步数据复制到所述同步装置私有的内存中。
优选的,所述自适应传输模块将本次输入的同步数据量依次输入到的选择单元的代价模型中,所述代价模型为:C=(P+S)/T+L;
其中,P代表本次同步任务中总的协议消耗,单位为比特;S代表本次同步任务中从源同步单元到目的数据单元成功发送的同步数据量,单位为比特;T代表吞吐量,指的是源同步单元、目的数据单元之间的一条传输路径在单位时间内成功传送的同步数据量,单位为每秒传送的比特数;(P+S)/T代表在一条传输路径内,从源同步单元到目的数据单元成功发送本次任务的同步数据量的时间;L代表不同协议的建立时间;C代表源同步单元将本次同步任务数据经一个传输路径发送给目的数据单元,从发送到接收所需的总的时间;
所述同步数据量在不同的所述传输路径的大小不同,所述代价模型通过本次所述同步数据量得到所述传输路径的多个代价,所述代价即是所述代价模型中得到的C,并将多个所述代价进行排序,选择出所述代价最低的所述传输路径作为数据发送的候选单元。
优选的,所述同步装置的控制模块向所述自适应传输模块中的所述候选单元发送查询命令,所述候选单元响应查询命令并将状态返回给主控单元;
若所述候选单元就绪,数据传送开始;
若所述候选单元被占用或者未就绪,所述主控单元继续请求所述自适应传输模块,所述自适应传输模块选择次优的传输路径,所述主控单元查询次优的传输路径的状态,若次优的传输路径就绪,所述自适应传输模块通过次优的传输路径进行发送数据;若所述传输路径未就绪,所述主控单元继续请求所述自适应传输模块继续选择合适的传输路径,直至找到就绪的传输路径;
若不存在就绪的传输路径,所述自适应传输模块等待就绪的传输路径,从而所述自适应传输模块使用最先就绪的所述传输路径进行传输数据。
优选的,所述数据发送完毕后,所述同步装置向所述处理器发送信号,通知所述处理器已完成数据同步任务。
本发明的有益效果:能够实现数据交换,缓解了处理器运算资源的压力,降低了管理软件的复杂度,从而提高了处理器的运算速度,提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径,有效提高不同规模同步数据的传输效率和灵活性,提高传输服务质量和速度。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本发明的具有自适应功能的同步系统结构图;
图2示出了本发明的自适应传输模块结构图;
图3示出了本发明的具有自适应功能的同步方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1示出了本发明的具有自适应功能的同步系统结构图。如图1所示,一种具有自适应功能的同步系统,包括同步装置和处理器,同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块。同步装置可应用于多处理器平台的安全计算机平台中。示例性的,同步装置的整体流程,可以采用基于总线的互联方式;同步装置的整体架构,可以采用基于总线的互联方式;同步装置内部各个功能模块单元之间的同步数据传输,可以通过片内高速同步数据以及地址总线完成。
控制模块包括主控单元、复位单元、锁相环单元和电源管理单元,其中,控制模块用于同步装置的整体控制,包括各个单元的配置、调度等。
主控单元负责管理同步装置的整体工作流程,配置同步装置内所有模块,完成同步装置内所有模块的同步数据调度;
复位单元提供同步装置的全局复位信号;
锁相环单元提供同步装置的全局时钟信号;
电源管理单元根据同步装置工作场景和性能需求来控制同步装置的电源供给。
缓存模块为该同步装置提供片上内存区域。
示例性的,缓存模块主要是提高同步装置的读取数据速度,避免更低一级数据的搬移和传输。
同步数据比较模块负责比较指定内存区域的同步数据。
示例性的,同步的基础是具有一定逻辑任务的一次运算处理过程,2台或者多台计算机(处理器)运行相同的程序但是相互独立工作,同步装置对来自不同计算机(处理器)或者其他同步装置的数据进行比较,如果一致,计算机(处理器)继续进行运算,如果不一致,则进行故障处理。
接口模块用于负责同步装置与处理器间的同步数据收发工作。
示例性的,同步装置对同步数据进行计算和使用后,同步装置通过接口模块的接口与处理器形成连接,进而完成对同步数据的存储和提取作用,方便将同步数据存储到处理器内部,也能将处理器内部存储的同步数据提取出来。
图2示出了本发明的自适应传输模块结构图。如图2所示,自适应传输模块负责为同步装置间的同步数据选择最佳传输路径,自适应传输模块通过选择单元中的代价模型计算出代价,并根据代价在高速路径、中速路径和低速路径中进行数据传输;高速路径、中速路径、低速路径用于为同步装置提供不同的传输选择。
示例性的,其中自适应传输模块、控制模块、同步数据比较模块、缓存模块、接口模块处于同步装置内部。
处理器向与之直接相连的同步装置发送同步指令,并设置同步数据量。同步装置接收到同步指令以后,同步装置将处理器中需要同步的数据复制到同步装置私有的内存中。同步数据传输到同步装置的私有内存后,将同步装置内存的同步数据与其他同步装置内存的同步数据(或其他处理器中的数据)进行比较,若数据相同,则进行数据的同步运算,若数据不同,则不进行数据的同步运算。
自适应传输模块将输入的同步数据量代入到不同选择单元的代价模型中,自适应传输模块通过选择单元中的代价模型中确定代价,并根据代价在传输路径中进行数据传输。
同步装置的控制模块查询所选择的传输路径的状态,如果该传输路径就绪,那么由该传输路径发送数据到目的数据单元,如果该传输路径被占用或者未就绪,同步装置继续请求自适应传输模块选择出次优的传输路径,然后同步装置查询该传输路径的状态,以此类推,最终找到合适的传输路径发送数据。若传输路径都被占用或者未就绪,那么等待释放被占用的传输路径。
示例性的,不同传输路径的代价模型相当于一根连接多数据接口的数据线。其中,这种多数据接口的数据线就像不同传输路径代价模型的比喻。通过数据接头的数据传输速度不同来选择不同的数据接口,从而根据需要选择最适合的数据接口。若选取的数据接口正常工作,则数据线通过该数据接口进行数据传输工作,若选取的数据接口不能正常工作或损坏,进而选择次等传输速度的数据接口,然后对数据接口进行检测,若正常工作,则使用次等传输速度的数据接口,若不能正常工作,则继续选择其它传输速度的数据接口。
图3示出了本发明的具有自适应功能的同步方法流程图。如图3所示,一种具有自适应功能的同步方法,其具体步骤如下:
步骤一,处理器从主存中读取同步指令后,处理器将所述同步指令发送给同步装置;
根据程序计数器(PC)中的值,处理器从主存中读取同步指令并将该同步指令发送到指令寄存器中。当同步指令被取出后,程序计数器(PC)的值自动递增。
将指令寄存器中的同步指令取出后进行译码,识别其指令类别,分析出同步指令操作码,确定同步指令操作地址。指令寄存器是临时放置从内存里面取得的程序指令的寄存器,用于存放当前从主存储器读出的正在执行的一条指令。
处理器向同步装置发送同步指令,并通知同步装置需要同步的数据大小及起始位置,然后处理器释放接口模块总线控制权。
步骤二,同步装置响应同步指令后,处理器传输同步数据:
同步装置内的主控单元接收该同步指令,并且将同步指令存放在主控单元内的控制寄存器中,然后主控单元内的命令译码器对所接收的同步指令进行译码。同步装置内的控制单元向处理器间接口模块总线仲裁逻辑提出总线请求,处理器间接口模块总线仲裁逻辑输出总线应答。总线仲裁是系统中多个设备或模块可能同时申请对总线的使用权,为避免产生总线冲突,需由总线仲裁机构合理地控制和管理系统中需要占用总线的申请者,在多个申请者同时提出总线请求时,以一定的优先算法仲裁哪个应获得对总线的使用权。
同步装置内的主控单元获得总线控制,按照处理器同步指令中的起始地址,通过总线从主存中读取数据并且写入同步装置内部的缓存模块中。
步骤三,选择单元的代价模型根据同步数据计算得到代价:
自适应传输模块提供了针对输入同步数据,综合考虑传输服务速度与服务质量的传输代价模型。该代价模型如下所示:
C=(P+S)/T+L
具体的,P代表本次同步任务中总的协议消耗,单位为比特。协议消耗不仅与采用的传输路径有关,而且也会随着本次同步任务需要同步数据量的大小而变化。不同传输路径代表不同的传输协议,例如高速传输路径采用以太网传输协议,在一个以太网帧中,帧头与帧尾占48位,数据段长度范围约为46~1500个字节。在这些条件的限制下,如果一次同步数据量超过了数据段所能容量的最大值,那么本次传输数据需要分割为多个大小合适以太网帧数据段的数据,此时由于每次传输都需要加上协议头与协议尾,因此其协议消耗也会相应的增加。由此类推,由于每个传输路径采用不同的传输协议,其协议头、协议尾与数据段也会不同,协议的消耗也会随之改变。S代表本次同步任务中从源同步单元到目的数据单元成功发送的同步数据量,单位为比特。示例性的,源同步单元和目的数据单元可以设置为处理器或其他的同步装置,进而方便同步数据的传输。成功发送是指要保证数据传输的一致性与完整性,若数据出现一致性与完整性的问题,必然需要重传,从而使得协议的消耗增加、传输延迟增加,最终导致数据传输服务质量的下降;T代表吞吐量,指的是源同步单元、目的数据单元之间的一条传输路径在单位时间内成功传送的同步数据量,单位为每秒传送的比特数。(P+S)/T代表在一条传输路径内,从源同步单元到目的数据单元成功发送本次任务的同步数据量的时间。L代表不同协议的建立时间。C代表源同步单元将本次同步任务数据经一个传输路径发送给目的数据单元,从发送到接收所需的总的时间。
步骤四:代价最低的传输路径设置为最佳的传输路径:
根据代价模型能得到同步数据发送时采用不同的传输路径的代价,其中,代价即是代价模型中得到的C,并对使用不同传输路径的代价进行排序,选择出代价最低的传输路径作为本次发送同步数据的最佳传输路径。
步骤五:自适应传输模块根据代价在最佳的传输路径中发送同步数据:
同步装置选择完数据传输路径以后,进行源同步单元发送同步数据到目的数据单元的过程。具体的,同步装置的主控单元先用输入指令读取被选中模块控制接口中的状态字,测试被选择传输路径的状态位,若状态位为0,表明该传输路径空闲,此时同步装置才会采用该传输路径进行发送数据。否则主控单元继续请求自适应传输模块,自适应传输模块从排序队列中选择出次优传输路径,同步装置继续查询次优传输路径的状态,如果次优传输路径空闲,那么同步装置使用次优传输路径进行传输数据。否则如果次优传输路径处于忙碌或者未就绪状态,主控单元与自适应传输模块继续进行该过程,直到找到就绪状态的传输路径。如果不存在就绪状态的传输路径,主控单元处于等待状态。确认空闲的传输路径后,同步装置主控单元向被选中的传输路径发出写入命令,将私有内存中的待同步数据发送到传输路径接口中的数据寄存器,传输路径在接收到数据后将接口中的状态寄存器的状态位置1,用于标识该模块处于忙状态,防止同步装置主控单元输出新的数据。在接口数据寄存器中的数据全部被发送完成后,状态寄存器状态位被置0,以便开始下一次数据传输。
当完成所有需要同步的数据传送以后,向处理器发送中断请求,通知处理器已完成数据同步任务。
示例性的,同步装置的自适应传输模块和方法,在同步装置的结构内部构建自适应传输模块来选择最佳传输路径用来发送同步数据。自适应传输方法包括以下步骤:
1、处理器执行同步指令时,向同步装置发送同步指令,并通知同步装置需要同步的数据大小。同步装置接收到处理器的同步指令后,将主存中需要同步的数据复制到同步装置私有的内存中;同步数据传输到同步装置的私有内存后,将同步装置内存的同步数据与其他同步装置内存的同步数据(或其他处理器中的数据)进行比较,若数据相同,则进行数据的同步运算,若数据不同,则不进行数据的同步运算。
2、同步数据量在不同的传输路径的大小不同,代价模型通过本次同步数据量得到传输路径的多个代价,代价即是代价模型中得到的C,并将多个代价进行排序,选择出代价最低的传输路径作为数据发送的候选单元。
3、同步装置的控制模块向自适应传输模块中的候选单元发送查询命令,候选单元响应查询命令并将状态返回给主控单元。若候选单元就绪,数据传送开始;若候选单元被占用或者未就绪,主控单元继续请求自适应传输模块选择次优的传输路径,主控单元查询传输路径的状态,若传输路径就绪,通过传输路径进行发送数据;若传输路径未就绪,主控单元继续请求自适应传输模块继续选择合适的传输路径,以此类推,直到找到就绪的传输路径。若不存在就绪的传输路径,同步装置等待就绪的传输路径,从而同步装置使用最先就绪的传输路径进行传输数据。
4、等待所有数据发送完毕后,同步装置向处理器发送信号,通知处理器已完成数据同步任务。
本发明具有自适应传输功能的同步系统和方法能够实现数据交换,缓解了处理器运算资源的压力,降低了管理软件的复杂度,从而提高了处理器的运算速度,提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径,有效提高不同规模同步数据的传输效率和灵活性,提高传输服务质量和速度。
尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种具有自适应功能的同步系统,包括同步装置和处理器,所述同步装置与处理器连接,其特征在于,所述同步装置包括自适应传输模块;
所述处理器,用于向与之直接相连的所述同步装置发送同步指令,并设置同步数据量;
所述自适应传输模块,用于将输入的所述同步数据量输入到不同选择单元的代价模型中,通过选择单元的代价模型计算出代价,选择所述代价最低的传输路径设置为最佳的传输路径;
所述代价模型为:C=(P+S)/T+L;
其中,P代表本次同步任务中总的协议消耗,单位为比特;S代表本次同步任务中从源同步单元到目的数据单元成功发送的同步数据量,单位为比特;T代表吞吐量,指的是源同步单元、目的数据单元之间的一条传输路径在单位时间内成功传送的同步数据量,单位为每秒传送的比特数;(P+S)/T代表在一条传输路径内,从源同步单元到目的数据单元成功发送本次任务的同步数据量的时间;L代表不同协议的建立时间;C代表源同步单元将本次同步任务数据经一个传输路径发送给目的数据单元,从发送到接收所需的总的时间;所述代价即是所述代价模型中得到的C。
2.根据权利要求1所述的具有自适应功能的同步系统,其特征在于,所述同步装置还包括控制模块、缓存模块、同步数据比较模块和接口模块;
所述控制模块用于同步装置的整体控制;
所述缓存模块为同步装置提供片上内存区域;
所述同步数据比较模块负责比较指定内存区域的同步数据;
所述接口模块用于负责同步装置与处理器间的同步数据收发工作;
所述同步装置内部各个模块之间的同步数据传输,通过片内高速同步数据以及地址总线完成。
3.根据权利要求2所述的具有自适应功能的同步系统,其特征在于,所述控制模块包括主控单元、复位单元、锁相环单元和电源管理单元;
所述主控单元负责管理所述同步装置的整体工作流程,配置同步装置内所有模块,完成同步装置内所有模块的同步数据调度;
所述复位单元提供所述同步装置的全局复位信号;
所述锁相环单元提供所述同步装置的全局时钟信号;
所述电源管理单元根据所述同步装置工作场景和性能需求来控制所述同步装置的电源供给。
4.根据权利要求1所述的具有自适应功能的同步系统,其特征在于,所述处理器向与之直接相连的所述同步装置发送同步指令;
所述同步装置接收到所述同步指令以后,将所述处理器中需要同步的数据复制到所述同步装置私有的内存中。
5.根据权利要求1-4任意一项所述的具有自适应功能的同步系统,其特征在于,
所述同步装置的所述自适应传输模块查询所选择的传输路径的状态,若所述传输路径就绪,所述自适应传输模块通过所述传输路径发送数据到目的数据单元;
若所述传输路径被占用或者未就绪,所述同步装置继续请求所述自适应传输模块选择出次优的所述传输路径,所述自适应传输模块查询次优的传输路径的状态,若次优的传输路径就绪,所述自适应传输模块通过次优的传输路径发送数据到目的数据单元,若次优的传输路径被占用或者未就绪,所述同步装置继续请求所述自适应传输模块选择出再次优的传输路径;
若所述传输路径都被占用或者未就绪,等待释放被占用的所述传输路径。
6.一种具有自适应功能的同步方法,其特征在于,包括以下步骤:
处理器从主存中读取同步指令后,处理器将所述同步指令发送给同步装置;
所述同步装置响应所述同步指令后,所述处理器传输同步数据;
选择单元的代价模型根据所述同步数据计算得到代价;
自适应传输模块将所述代价最低的传输路径设置为最佳的传输路径;
自适应传输模块根据所述代价在所述最佳的传输路径中发送所述同步数据;
所述自适应传输模块将本次输入的同步数据量依次输入到的选择单元的代价模型中,所述代价模型为:C=(P+S)/T+L;
其中,P代表本次同步任务中总的协议消耗,单位为比特;S代表本次同步任务中从源同步单元到目的数据单元成功发送的同步数据量,单位为比特;T代表吞吐量,指的是源同步单元、目的数据单元之间的一条传输路径在单位时间内成功传送的同步数据量,单位为每秒传送的比特数;(P+S)/T代表在一条传输路径内,从源同步单元到目的数据单元成功发送本次任务的同步数据量的时间;L代表不同协议的建立时间;C代表源同步单元将本次同步任务数据经一个传输路径发送给目的数据单元,从发送到接收所需的总的时间;
所述同步数据量在不同的所述传输路径的大小不同,所述代价模型通过本次所述同步数据量得到所述传输路径的多个代价,所述代价即是所述代价模型中得到的C,并将多个所述代价进行排序,选择出所述代价最低的所述传输路径作为数据发送的候选单元。
7.根据权利要求6所述的具有自适应功能的同步方法,其特征在于,所述处理器执行同步指令时,所述处理器向所述同步装置发送同步指令,并通知所述同步装置需要同步数据的大小;所述同步装置接收到所述处理器的同步指令后,所述同步装置将主存中需要的同步数据复制到所述同步装置私有的内存中。
8.根据权利要求6所述的具有自适应功能的同步方法,其特征在于,所述同步装置的控制模块向所述自适应传输模块中的所述候选单元发送查询命令,所述候选单元响应查询命令并将状态返回给主控单元;
若所述候选单元就绪,数据传送开始;
若所述候选单元被占用或者未就绪,所述主控单元继续请求所述自适应传输模块,所述自适应传输模块选择次优的传输路径,所述主控单元查询次优的传输路径的状态,若次优的传输路径就绪,所述自适应传输模块通过次优的传输路径进行发送数据;若所述传输路径未就绪,所述主控单元继续请求所述自适应传输模块继续选择合适的传输路径,直至找到就绪的传输路径;
若不存在就绪的传输路径,所述自适应传输模块等待就绪的传输路径,从而所述同步装置使用最先就绪的所述传输路径进行传输数据。
9.根据权利要求8所述的具有自适应功能的同步方法,其特征在于,所述数据发送完毕后,所述同步装置向所述处理器发送信号,通知所述处理器已完成数据同步任务。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910563155.9A CN110413562B (zh) | 2019-06-26 | 2019-06-26 | 一种具有自适应功能的同步系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910563155.9A CN110413562B (zh) | 2019-06-26 | 2019-06-26 | 一种具有自适应功能的同步系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110413562A CN110413562A (zh) | 2019-11-05 |
CN110413562B true CN110413562B (zh) | 2021-09-14 |
Family
ID=68358319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910563155.9A Active CN110413562B (zh) | 2019-06-26 | 2019-06-26 | 一种具有自适应功能的同步系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110413562B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111123792B (zh) * | 2019-12-29 | 2021-07-02 | 苏州浪潮智能科技有限公司 | 一种多主系统交互通信与管理方法和装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1688894A (zh) * | 2002-08-27 | 2005-10-26 | 高通股份有限公司 | 在通信终端中多个空中链路标准信号操作间的同步定时 |
CN101488922A (zh) * | 2009-01-08 | 2009-07-22 | 浙江大学 | 具备自适应路由能力的片上网络路由器及其实现方法 |
CN102104476A (zh) * | 2011-02-21 | 2011-06-22 | 中兴通讯股份有限公司 | 时钟同步装置及方法 |
CN102158403A (zh) * | 2011-03-24 | 2011-08-17 | 山东大学 | 一种适用于片上网络的高效数据流传输通信结构及其工作方法 |
CN102567278A (zh) * | 2011-12-29 | 2012-07-11 | 中国科学院计算技术研究所 | 一种片上多核数据传输方法和装置 |
CN103139265A (zh) * | 2011-12-01 | 2013-06-05 | 国际商业机器公司 | 大规模并行计算系统中的网络传输自适应优化方法及系统 |
CN103793342A (zh) * | 2012-11-02 | 2014-05-14 | 中兴通讯股份有限公司 | 一种多通道直接内存存取dma控制器 |
CN103986664A (zh) * | 2014-05-15 | 2014-08-13 | 厦门大学 | 一种用于片上网络的混合互连Mesh拓扑结构及其路由算法 |
CN105183693A (zh) * | 2015-05-26 | 2015-12-23 | 扬州大学 | 一种基于三维片上网络的多播传输方法 |
CN105975416A (zh) * | 2016-04-28 | 2016-09-28 | 西安电子科技大学 | 基于fpga的多通道异速数据发送系统 |
CN107231224A (zh) * | 2017-04-19 | 2017-10-03 | 南京邮电大学 | 一种最大传输时限下lte wlan网络动态聚合决策方法 |
CN109257513A (zh) * | 2017-07-13 | 2019-01-22 | 北京空间机电研究所 | 一种基于SerDes的遥感图像传输系统和方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8495244B2 (en) * | 2005-06-29 | 2013-07-23 | Jumpstart Wireless Corporation | System and method for dynamic automatic communication path selection, distributed device synchronization and task delegation |
CN101950282B (zh) * | 2010-08-30 | 2012-05-23 | 中国科学院计算技术研究所 | 一种多处理器系统及其同步引擎 |
US10404571B2 (en) * | 2015-12-29 | 2019-09-03 | Futurewei Technologies, Inc. | Communication among network controllers |
-
2019
- 2019-06-26 CN CN201910563155.9A patent/CN110413562B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1688894A (zh) * | 2002-08-27 | 2005-10-26 | 高通股份有限公司 | 在通信终端中多个空中链路标准信号操作间的同步定时 |
CN101488922A (zh) * | 2009-01-08 | 2009-07-22 | 浙江大学 | 具备自适应路由能力的片上网络路由器及其实现方法 |
CN102104476A (zh) * | 2011-02-21 | 2011-06-22 | 中兴通讯股份有限公司 | 时钟同步装置及方法 |
CN102158403A (zh) * | 2011-03-24 | 2011-08-17 | 山东大学 | 一种适用于片上网络的高效数据流传输通信结构及其工作方法 |
CN103139265A (zh) * | 2011-12-01 | 2013-06-05 | 国际商业机器公司 | 大规模并行计算系统中的网络传输自适应优化方法及系统 |
CN102567278A (zh) * | 2011-12-29 | 2012-07-11 | 中国科学院计算技术研究所 | 一种片上多核数据传输方法和装置 |
CN103793342A (zh) * | 2012-11-02 | 2014-05-14 | 中兴通讯股份有限公司 | 一种多通道直接内存存取dma控制器 |
CN103986664A (zh) * | 2014-05-15 | 2014-08-13 | 厦门大学 | 一种用于片上网络的混合互连Mesh拓扑结构及其路由算法 |
CN105183693A (zh) * | 2015-05-26 | 2015-12-23 | 扬州大学 | 一种基于三维片上网络的多播传输方法 |
CN105975416A (zh) * | 2016-04-28 | 2016-09-28 | 西安电子科技大学 | 基于fpga的多通道异速数据发送系统 |
CN107231224A (zh) * | 2017-04-19 | 2017-10-03 | 南京邮电大学 | 一种最大传输时限下lte wlan网络动态聚合决策方法 |
CN109257513A (zh) * | 2017-07-13 | 2019-01-22 | 北京空间机电研究所 | 一种基于SerDes的遥感图像传输系统和方法 |
Non-Patent Citations (1)
Title |
---|
多功能车辆总线控制器芯片设计研究;谷荧柯等;《铁路通信信号工程技术》;20170825;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110413562A (zh) | 2019-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3754498B1 (en) | Architecture for offload of linked work assignments | |
US10802995B2 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
TWI229259B (en) | A method and related apparatus and computer program product for distributed memory control and bandwidth optimization | |
US6363453B1 (en) | Parallel processor with redundancy of processor pairs | |
CN108121672A (zh) | 一种基于NandFlash存储器多通道的存储阵列控制方法与装置 | |
CN103246625B (zh) | 一种数据与地址共用引脚自适应调整访存粒度的方法 | |
US11599498B1 (en) | Device with data processing engine array that enables partial reconfiguration | |
WO2020078470A1 (zh) | 片上网络数据处理方法及装置 | |
CN104699631A (zh) | Gpdsp中多层次协同与共享的存储装置和访存方法 | |
JP2001142842A (ja) | Dmaハンドシェークプロトコル | |
WO2020163327A1 (en) | System-based ai processing interface framework | |
US20240143392A1 (en) | Task scheduling method, chip, and electronic device | |
CN117806833B (zh) | 一种数据处理系统、方法及介质 | |
CN111190735A (zh) | 一种基于Linux的片上CPU/GPU流水化计算方法及计算机系统 | |
CN117493237B (zh) | 计算设备、服务器、数据处理方法和存储介质 | |
KR20220103931A (ko) | 메모리와 분산된 계산 어레이 간의 데이터 전송 | |
CN110737618B (zh) | 内嵌处理器进行快速数据通信的方法、装置及存储介质 | |
CN110413562B (zh) | 一种具有自适应功能的同步系统和方法 | |
EP2132645A1 (en) | A data transfer network and control apparatus for a system with an array of processing elements each either self- or common controlled | |
CN115994115B (zh) | 芯片控制方法、芯片组及电子设备 | |
CN115328832B (zh) | 一种基于pcie dma的数据调度系统与方法 | |
US10911375B2 (en) | Processor and information processing apparatus for checking interconnects among a plurality of processors | |
US12056012B2 (en) | Force quit of reconfigurable processor | |
CN116957902A (zh) | 用于GPU的NoC仲裁方法 | |
RU2643622C1 (ru) | Вычислительный модуль |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |