CN110400545A - 一种像素矩阵显示方法及装置 - Google Patents

一种像素矩阵显示方法及装置 Download PDF

Info

Publication number
CN110400545A
CN110400545A CN201810376086.6A CN201810376086A CN110400545A CN 110400545 A CN110400545 A CN 110400545A CN 201810376086 A CN201810376086 A CN 201810376086A CN 110400545 A CN110400545 A CN 110400545A
Authority
CN
China
Prior art keywords
pixel
sub
picture element
element matrix
colored filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810376086.6A
Other languages
English (en)
Inventor
吴永良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xianyang Caihong Optoelectronics Technology Co Ltd
Original Assignee
Xianyang Caihong Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xianyang Caihong Optoelectronics Technology Co Ltd filed Critical Xianyang Caihong Optoelectronics Technology Co Ltd
Priority to CN201810376086.6A priority Critical patent/CN110400545A/zh
Priority to US16/291,636 priority patent/US10789875B2/en
Publication of CN110400545A publication Critical patent/CN110400545A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素矩阵显示方法,所述像素矩阵包括多个呈预定规则排列的像素单元,包括以下步骤:获取原始信号输入时序;根据所述预定规则排列的像素单元,将所述原始信号输入时序转换为排列的信号输入时序;在一帧内,根据所述排列的信号输入时序加载对应的数据驱动电压和扫描驱动电压到所述像素矩阵。本发明实施例的像素矩阵显示方法,通过本发明的架构设计,使得在UD面板设计中,增强了穿透率,同时提高了像素充电时间,增强了显示效果,提升了用户体验。

Description

一种像素矩阵显示方法及装置
技术领域
本发明属于图像显示技术领域,具体涉及一种像素矩阵显示方法及装置。
背景技术
近年来随着LCD(Liquid Crystal Display,液晶显示器)技术的逐渐发展, UD(4K2K)高解析度液晶显示面板在市场上已渐渐的普及,为了降低UD面板的设计成本,采用Dual Gate(双栅极)的像素设计架构也渐渐作为低成本 UD面板的技术之一。
然而,Dual Gate虽可减少数据COF IC(Chip On Flex integrated circuit,覆晶薄膜芯片)的数量以降低开发成本,但却会有面板穿透率下降,像素充电不足等问题出现,若搭配GOA(Gate Driver on Array,阵列基板行驱动) 技术,甚至会有面板驱动力不足、低穿透率、严重垂直串扰的问题,影响显示效果及用户观看体验。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种像素矩阵显示方法及装置。
本发明的一个实施例提供的一种像素矩阵显示方法,所述像素矩阵包括多个呈预定规则排列的像素单元,包括以下步骤:
获取原始信号输入时序;
根据所述预定规则排列的像素单元,将所述原始信号输入时序转换为排列的信号输入时序;
在一帧内,根据所述排列的信号输入时序加载对应的数据驱动电压和扫描驱动电压到所述像素矩阵。
在一个具体实施例中,所述呈预定规则排列的像素单元包括:
第一子像素,具有第一彩色滤光片;
第二子像素,具有第二彩色滤光片,设置在所述第一子像素的右侧;
第三子像素,具有第三彩色滤光片,设置在所述第一子像素的下方;
第四子像素,具有第一彩色滤光片,设置在所述第三子像素的右侧;
第五子像素,具有第二彩色滤光片,设置在所述第三子像素的下方;
第六子像素,具有第三彩色滤光片,设置在所述第四子像素的下方。
在一个具体实施例中,所述子像素的长宽比为1.5:2。
在一个具体实施例中,根据所述排列的信号输入时序加载对应的驱动电压到所述像素矩阵,包括:
在第一时刻,加载对应的驱动电压到所述第一子像素、所述第二子像素;
在第二时刻,加载对应的驱动电压到所述第三子像素、所述第四子像素;
在第三时刻,加载对应的驱动电压到所述第五子像素、所述第六子像素。
本发明同时提供了一种像素矩阵显示装置,包括时序控制器、数据驱动单元、扫描驱动单元、像素矩阵,所述像素矩阵包括多个呈预定规则排列的像素单元,还包括:
所述时序控制器用于获取原始信号输入时序,根据所述预定规则排列的像素单元,将所述原始信号输入时序转换为排列的信号输入时序,并在一帧内,根据所述排列的信号输入时序驱动所述数据驱动单元和扫描驱动单元加载对应的数据驱动电压和扫描驱动电压到所述像素矩阵。
在一个具体实施例中,所述呈预定规则排列的像素单元包括:
第一子像素,具有第一彩色滤光片;
第二子像素,具有第二彩色滤光片,设置在所述第一子像素的右侧;
第三子像素,具有第三彩色滤光片,设置在所述第一子像素的下方;
第四子像素,具有第一彩色滤光片,设置在所述第三子像素的右侧;
第五子像素,具有第二彩色滤光片,设置在所述第三子像素的下方;
第六子像素,具有第三彩色滤光片,设置在所述第四子像素的下方。
在一个具体实施例中,所述子像素的长宽比为1.5:2。
在一个具体实施例中,所述数据驱动单元和所述扫描驱动单元用于,在第一时刻,加载对应的数据驱动电压和扫描驱动电压到所述第一子像素、所述第二子像素;
在第二时刻,加载对应的数据驱动电压和扫描驱动电压到所述第三子像素、所述第四子像素;
在第三时刻,加载对应的数据驱动电压和扫描驱动电压到所述第五子像素、所述第六子像素。
本发明实施例的像素矩阵显示方法,通过本发明的架构设计,使得在 UD面板设计中,增强了穿透率,同时提高了像素充电时间,增强了显示效果,提升了用户体验。
附图说明
图1为本发明的实施例提供的一种像素矩阵显示方法流程图;
图2为现有像素设计比率与排列示意图;
图3为本发明实施例的像素设计比率与排列示意图;
图4为本发明实施例提供的一种像素矩阵架构示意图;
图5为本发明的一个实施例提供的一种像素矩阵显示装置示意图。
具体实施方式
下面结合具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例,凡基于本发明内容所实现的技术均属于本发明的范围。
实施例一
请参见图1,图1为本发明的实施例提供的一种像素矩阵显示方法流程图,可以应用于各种电子设备显示屏的显示中,
所述像素矩阵包括多个呈预定规则排列的像素单元,包括以下步骤:
获取原始信号输入时序;
根据所述预定规则排列的像素单元,将所述原始信号输入时序转换为排列的信号输入时序;
在一帧内,根据所述排列的信号输入时序加载对应的数据驱动电压和扫描驱动电压到所述像素矩阵。
在一个具体实施例中,所述呈预定规则排列的像素单元包括:
第一子像素,具有第一彩色滤光片;
第二子像素,具有第二彩色滤光片,设置在所述第一子像素的右侧;
第三子像素,具有第三彩色滤光片,设置在所述第一子像素的下方;
第四子像素,具有第一彩色滤光片,设置在所述第三子像素的右侧;
第五子像素,具有第二彩色滤光片,设置在所述第三子像素的下方;
第六子像素,具有第三彩色滤光片,设置在所述第四子像素的下方。
本发明的显示方法可以应用于各种分辨率要求的显示器中,但主要应用于高分辨率显示中。例如,4K2K的解析度要求为3840×2160,即X方向的解析度要求为3840,Y方向的解析度要求为2160。
以传统RGB像素矩阵为例,请参见图2,图2为现有像素设计比率与排列示意图,一个子像素的长宽比为1:3,并且一个完整的像素由三个依次排列的RGB子像素组成,像素沿扫描线方向依次为红色子像素、绿色子像素、蓝色子像素,并依次循环,因此,在X方向若要达到3840解析度要求,则需要的像素数量为3840×3,在Y方向上为2160×1。
对于本实施例的像素矩阵,请参见图3,图3为本实施例的像素设计排列示意图,一个完整的RGB像素由三个子像素按照规则排列组成,横向的两颗R、G子像素,搭配纵向的一颗B子像素,一个完整的像素单元由两个RGB像素结合组成,由沿扫描线方向上的两颗子像素和沿数据线方向上的三颗子像素组成一个2*3的像素单元。
具体以一个示例进行说明,其中,上下左右均表示物理位置关系,以显示面板正向展示的方向为例,
第一彩色滤光片、第二彩色滤光片、第三彩色滤光片分别为红色滤光片、绿色滤光片、蓝色滤光片,沿数据线方向第一列依次是第一子像素、第三子像素、第五子像素,分别为红色子像素、蓝色子像素、绿色子像素;沿数据线方向第二列依次是第二子像素、第四子像素、第六子像素,分别为绿色子像素、红色子像素、蓝色子像素。
由于本实施例的方案改变了子像素的排列结构,因此,在X方向若要达到3840解析度要求,则需要的像素数量为3840×2,在Y方向上为2160 ×1.5。为了更好的实现本实施例,需要对应改变像素矩阵的驱动方式以及驱动架构。因此本实施例使用pixel sharing(共享像素)方式来达到相同解析度的设计,在相同4K2K解析度下,本实施例的X方向像素数量为:3840x2,而Y方向的像素数量为:2160*1.5,Y方向使用2个像素共用3个子像素的设计完成本实施例方案。
对应的,在进行面板的数据线和扫描线设计中,沿扫描线方向共有7680 个子像素,沿数据线方向共有3240个子像素,因此,本发明Source侧所需的通道数为7680,而Gate侧所需的通道数为3240,也就是说需要数据线 7680条,扫描线3240条,对应的Source侧的COF为6个,Gate侧的COF 为6个。
在一个具体实施例中,所述子像素的长宽比为1.5:2。具体的,假如传统的子像素长为a,宽为3a,则本实施例的子像素长为1.5a,宽为2a。
在一个具体实施例中,根据所述排列的信号输入时序加载对应的驱动电压到所述像素矩阵,包括:
在第一时刻,加载对应的驱动电压到所述第一子像素、所述第二子像素;
在第二时刻,加载对应的驱动电压到所述第三子像素、所述第四子像素;
在第三时刻,加载对应的驱动电压到所述第五子像素、所述第六子像素。
为了更好的说明本实施例的驱动架构以及驱动方式,请参见图4,图4 为本实施例提供的一种像素矩阵架构示意图,R11、G11、R12、G12、R13、 G13、R14、G14为第一行中相邻的8个子像素,R11、B11、G21、R31、 B31、G41为第一列相邻的6个子像素,其中R表示红色子像素,G表示绿色子像素,B表示蓝色子像素,其中,一个完整的像素由3个子像素组成,如R11、G11、B11,以显示一个图像中某个完整像素。而一个像素单元为 6个子像素,即R11、G11、G11、R21、G21、B21,6个子像素组成一个像素单元,或者R12、G12、B12、R22、G22、B22,6个子像素组成一个像素单元。
其中,数据线D1连接子像素R11、子像素B11、子像素G21、子像素 R31、子像素B31、子像素G41,
数据线D2连接子像素G11、子像素R21、子像素B21、子像素G31、子像素R41、子像素B41,
数据线D3连接子像素R12、子像素B12、子像素G22、子像素R32、子像素B32、子像素G42,
数据线D4连接子像素G12、子像素R22、子像素B22、子像素B32、子像素R42、子像素B42,
数据线D5连接子像素R13、子像素B13、子像素G23、子像素R33、子像素B33、子像素G43,
数据线D6连接子像素G13、子像素R23、子像素B23、子像素G33、子像素R43、子像素B43,
数据线D7连接子像素R14、子像素B14、子像素G24、子像素R34、子像素B34、子像素G44,
数据线D8连接子像素G14、子像素R24、子像素B24、子像素B34、子像素R44、子像素B44;以此类推。
扫描线G1连接子像素R11、子像素G11、子像素R12、子像素G12、子像素R13、子像素G13、子像素R14、子像素G14,
扫描线G2连接子像素B11、子像素R21、子像素B12、子像素R22、子像素B13、子像素R23、子像素B14、子像素R24,
扫描线G3连接子像素G21、子像素B21、子像素G22、子像素B22、子像素G23、子像素B23、子像素G24、子像素B24,
扫描线G4连接子像素R31、子像素G31、子像素R32、子像素G32、子像素R33、子像素G33、子像素R34、子像素G34,
扫描线G5连接子像素B31、子像素R41、子像素B32、子像素R42、子像素B33、子像素R43、子像素B34、子像素R44,
扫描线G6连接子像素G41、子像素B41、子像素G42、子像素B42、子像素G43、子像素B43、子像素G44、子像素B44;以此类推。
在驱动时序中,在某一帧的第一时刻,扫描线G1开启,数据线D1、数据线D2、数据线D3、数据线D4、数据线D5、数据线D6、数据线D7、数据线D8分别对子像素R11、子像素G11、子像素B11、子像素R12、子像素G12、子像素G13、子像素R14、子像素G14充入电压;
在该帧的第二时刻,扫描线G2开启,数据线D1、数据线D2、数据线 D3、数据线D4、数据线D5、数据线D6、数据线D7、数据线D8分别对 B11、子像素R21、子像素B12、子像素R22、子像素B13、子像素R23、子像素B14、子像素R24充入电压;
在该帧的第三时刻,扫描线G3开启,数据线D1、数据线D2、数据线D3、数据线D4、数据线D5、数据线D6、数据线D7、数据线D8分别对子像素G21、子像素B21、子像素G22、子像素B22、子像素G23、子像素 B23、子像素G24、子像素B24充入电压;
在该帧的第四时刻,扫描线G4开启,数据线D1、数据线D2、数据线D3、数据线D4、数据线D5、数据线D6、数据线D7、数据线D8分别对子像素R31、子像素G31、子像素R32、子像素G32、子像素R33、子像素 G33、子像素R34、子像素G34充入电压;
在该帧的第五时刻,扫描线G5开启,数据线D1、数据线D2、数据线 D3、数据线D4、数据线D5、数据线D6、数据线D7、数据线D8分别对子像素B31、子像素R41、子像素B32、子像素R42、子像素B33、子像素 R43、子像素B34、子像素R44充入电压;
在该帧的第六时刻,扫描线G6开启,数据线D1、数据线D2、数据线 D3、数据线D4、数据线D5、数据线D6、数据线D7、数据线D8分别对子像素G41、子像素B41、子像素G42、子像素B42、子像素G43、子像素 B43、子像素G44、子像素B44充入电压。对应一帧完成后依照上述原则继续进行下一帧子像素充电。
现有的传统Normal Gate设计中,Y方向的像素数量为2160×1=2160 个,其扫描线数量对应于Y方向的像素数量为2160个,以扫描频率为60Hz 为例,对应的每个子像素的充电时间为7.7us。
现有的Dual Gate设计中,Y方向的像素数量为2160×1=2160个,其扫描线数量对应于Y方向的像素数量为2160×1=4320个,以扫描频率为 60Hz为例,对应的每个子像素的充电时间为3.86us。
而本实施例的设计中,Y方向的像素数量为2160×1.5=3240个,而根据本实施例的架构,其扫描线的数量为3240个,由于一帧的总扫描时间的固定的,因此同样的扫描时间,对应的每个子像素的充电时间为5.14us。
Dual Gate设计中,虽然降低了设计成本,但也大幅降低了子像素的充电时间,Dual Gate的子像素充电时间仅有传统Normal Gate设计的一半,因此容易造成充电不足的问题,而本发明的架构虽然将Y方向的像素增加到了3240,子像素的充电时间仍然有传统Normal Gate设计的66.6%,此外,若UD面板采用Dual Gate设计,其相对于传统设计会有20%的穿透率损失,而本发明的像素穿透率不会出现损失,能够提升显示品质。
本发明实施例的像素矩阵显示方法,通过本发明的架构设计,使得在 UD面板设计中,增强了穿透率,同时提高了像素充电时间,增强了显示效果,提升了用户体验。
实施例二
图5为本发明的一个实施例提供的一种像素矩阵显示装置示意图,包括时序控制器51、数据驱动单元52、扫描驱动单元53、像素矩阵54,所述像素矩阵55包括多个呈预定规则排列的像素单元55,还包括:
所述时序控制器51用于获取原始信号输入时序,根据所述预定规则排列的像素单元55,将所述原始信号输入时序转换为排列的信号输入时序,并在一帧内,根据所述排列的信号输入时序驱动所述数据驱动单元52和扫描驱动单元53加载对应的数据驱动电压和扫描驱动电压到所述像素矩阵 54。
在一个具体实施例中,所述呈预定规则排列的像素单元55包括:
第一子像素,具有第一彩色滤光片;
第二子像素,具有第二彩色滤光片,设置在所述第一子像素的右侧;
第三子像素,具有第三彩色滤光片,设置在所述第一子像素的下方;
第四子像素,具有第一彩色滤光片,设置在所述第三子像素的右侧;
第五子像素,具有第二彩色滤光片,设置在所述第三子像素的下方;
第六子像素,具有第三彩色滤光片,设置在所述第四子像素的下方。
在一个具体实施例中,所述子像素的长宽比为1.5:2。
在一个具体实施例中,所述数据驱动单元52和所述扫描驱动单元53 用于,在第一时刻,加载对应的数据驱动电压和扫描驱动电压到所述第一子像素、所述第二子像素;
在第二时刻,加载对应的数据驱动电压和扫描驱动电压到所述第三子像素、所述第四子像素;
在第三时刻,加载对应的数据驱动电压和扫描驱动电压到所述第五子像素、所述第六子像素。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种像素矩阵显示方法,其特征在于,所述像素矩阵包括多个呈预定规则排列的像素单元,包括以下步骤:
获取原始信号输入时序;
根据所述预定规则排列的像素单元,将所述原始信号输入时序转换为排列的信号输入时序;
在一帧内,根据所述排列的信号输入时序加载对应的数据驱动电压和扫描驱动电压到所述像素矩阵。
2.根据权利要求1所述的像素矩阵显示方法,其特征在于,所述呈预定规则排列的像素单元包括:
第一子像素,具有第一彩色滤光片;
第二子像素,具有第二彩色滤光片,设置在所述第一子像素的右侧;
第三子像素,具有第三彩色滤光片,设置在所述第一子像素的下方;
第四子像素,具有第一彩色滤光片,设置在所述第三子像素的右侧;
第五子像素,具有第二彩色滤光片,设置在所述第三子像素的下方;
第六子像素,具有第三彩色滤光片,设置在所述第四子像素的下方。
3.根据权利要求2所述的像素矩阵显示方法,其特征在于,所述子像素的长宽比为1.5:2。
4.根据权利要求2所述的像素矩阵显示方法,其特征在于,根据所述排列的信号输入时序加载对应的驱动电压到所述像素矩阵,包括:
在第一时刻,加载对应的驱动电压到所述第一子像素、所述第二子像素;
在第二时刻,加载对应的驱动电压到所述第三子像素、所述第四子像素;
在第三时刻,加载对应的驱动电压到所述第五子像素、所述第六子像素。
5.一种像素矩阵显示装置,包括时序控制器、数据驱动单元、扫描驱动单元、像素矩阵,其特征在于,所述像素矩阵包括多个呈预定规则排列的像素单元,还包括:
所述时序控制器用于获取原始信号输入时序,根据所述预定规则排列的像素单元,将所述原始信号输入时序转换为排列的信号输入时序,并在一帧内,根据所述排列的信号输入时序驱动所述数据驱动单元和扫描驱动单元加载对应的数据驱动电压和扫描驱动电压到所述像素矩阵。
6.根据权利要求5所述的像素矩阵显示装置,其特征在于,所述呈预定规则排列的像素单元包括:
第一子像素,具有第一彩色滤光片;
第二子像素,具有第二彩色滤光片,设置在所述第一子像素的右侧;
第三子像素,具有第三彩色滤光片,设置在所述第一子像素的下方;
第四子像素,具有第一彩色滤光片,设置在所述第三子像素的右侧;
第五子像素,具有第二彩色滤光片,设置在所述第三子像素的下方;
第六子像素,具有第三彩色滤光片,设置在所述第四子像素的下方。
7.根据权利要求6所述的像素矩阵显示装置,其特征在于,所述子像素的长宽比为1.5:2。
8.根据权利要求6所述的像素矩阵显示装置,其特征在于,数据驱动单元和所述扫描驱动单元用于,在第一时刻,加载对应的数据驱动电压和扫描驱动电压到所述第一子像素、所述第二子像素;
在第二时刻,加载对应的数据驱动电压和扫描驱动电压到所述第三子像素、所述第四子像素;
在第三时刻,加载对应的数据驱动电压和扫描驱动电压到所述第五子像素、所述第六子像素。
CN201810376086.6A 2018-03-02 2018-04-25 一种像素矩阵显示方法及装置 Pending CN110400545A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810376086.6A CN110400545A (zh) 2018-04-25 2018-04-25 一种像素矩阵显示方法及装置
US16/291,636 US10789875B2 (en) 2018-03-02 2019-03-04 Pixel matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810376086.6A CN110400545A (zh) 2018-04-25 2018-04-25 一种像素矩阵显示方法及装置

Publications (1)

Publication Number Publication Date
CN110400545A true CN110400545A (zh) 2019-11-01

Family

ID=68322371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810376086.6A Pending CN110400545A (zh) 2018-03-02 2018-04-25 一种像素矩阵显示方法及装置

Country Status (1)

Country Link
CN (1) CN110400545A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083360A (zh) * 2021-03-10 2022-09-20 成都九天画芯科技有限公司 一种场序时间混色算法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218627A (ja) * 1984-04-13 1985-11-01 Sharp Corp カラ−液晶表示装置
US4651148A (en) * 1983-09-08 1987-03-17 Sharp Kabushiki Kaisha Liquid crystal display driving with switching transistors
CN101271234A (zh) * 2007-03-20 2008-09-24 乐金显示有限公司 有源矩阵型显示装置
CN104992654A (zh) * 2011-07-29 2015-10-21 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651148A (en) * 1983-09-08 1987-03-17 Sharp Kabushiki Kaisha Liquid crystal display driving with switching transistors
JPS60218627A (ja) * 1984-04-13 1985-11-01 Sharp Corp カラ−液晶表示装置
US5311205A (en) * 1984-04-13 1994-05-10 Sharp Kabushiki Kaisha Color liquid-crystal display apparatus with rectilinear arrangement
CN101271234A (zh) * 2007-03-20 2008-09-24 乐金显示有限公司 有源矩阵型显示装置
CN104992654A (zh) * 2011-07-29 2015-10-21 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083360A (zh) * 2021-03-10 2022-09-20 成都九天画芯科技有限公司 一种场序时间混色算法
CN115083360B (zh) * 2021-03-10 2023-04-07 成都九天画芯科技有限公司 一种场序时间混色算法

Similar Documents

Publication Publication Date Title
CN104808407B (zh) Tft阵列基板
CN108831399B (zh) 显示驱动方法及液晶显示装置
US8723194B2 (en) Array substrate and pixel unit of display panel
CN110456585A (zh) 双栅阵列基板和显示装置
US8368624B2 (en) Display method with interlacing reversal scan and device thereof
CN106097955B (zh) 一种显示面板的驱动方法、多路选择器以及显示面板
US8743043B2 (en) Method for driving scan lines on display device
CN105825830B (zh) 液晶显示面板的驱动方法
CN108335663A (zh) 显示面板的驱动方法及显示面板、显示装置
CN108364617B (zh) 一种像素矩阵显示方法及装置
JP2005346037A (ja) 液晶表示装置及びその駆動方法
CN109308882A (zh) 显示面板的驱动方法
CN108648681A (zh) 一种显示面板、其驱动方法、驱动装置及显示装置
CN109188749A (zh) 显示装置
CN104461159B (zh) 阵列基板、显示面板、触控显示装置及其驱动方法
CN106444137A (zh) 一种显示面板、液晶显示器及其驱动方法
CN108761938A (zh) 像素排布结构、其驱动方法、显示面板及显示装置
EP1973093A2 (en) Active matrix type display device
CN106920525B (zh) 三栅极驱动架构液晶显示器的驱动方法
CN111477141A (zh) 一种省功耗的显示屏结构及其驱动方法
CN109346021A (zh) 显示面板的驱动方法
CN107358922A (zh) 液晶显示设备及其驱动方法
CN107863082B (zh) 显示面板的驱动方法及显示装置
CN103021297B (zh) 液晶显示面板及其液晶显示器
CN104280960B (zh) 液晶面板及其驱动方法、液晶显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191101

RJ01 Rejection of invention patent application after publication