CN110399320A - 一种满足相互高速传输的数字信号处理平台 - Google Patents
一种满足相互高速传输的数字信号处理平台 Download PDFInfo
- Publication number
- CN110399320A CN110399320A CN201910640673.6A CN201910640673A CN110399320A CN 110399320 A CN110399320 A CN 110399320A CN 201910640673 A CN201910640673 A CN 201910640673A CN 110399320 A CN110399320 A CN 110399320A
- Authority
- CN
- China
- Prior art keywords
- signal
- chip
- digital signal
- realization
- directionally connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种满足相互高速传输的数字信号处理平台，包括开发平台，所述开发平台包括DA、处理平台、信号采集处理系统和程序升级模块，所述处理平台包括ADS62P49芯片、FPGA芯片和DSP芯片，所述ADS62P49芯片与FPGA芯片实现双向连接，并且FPGA芯片与DSP芯片实现双向连接，所述DSP芯片通过rapidIO与FPGA芯片实现双向连接，所述ADS62P49芯片与DA实现双向连接，本发明涉及数字信号处理技术领域。该满足相互高速传输的数字信号处理平台，通过开发平台包括DA、处理平台、信号采集处理系统和程序升级模块，实现无线电信号高速采集和高速信号处理，提高整体的传输效率，通过DSP芯片与DDRIII‑SDRAM实现双向连接，峰值处理能力为320000MMACS，实现数字信号之间的高速传输。
Description
技术领域
本发明涉及数字信号处理技术领域，具体为一种满足相互高速传输的数字信号处理平台。
背景技术
数字信号处理前后需要一些辅助电路，它们和数字信号处理器构成一个系统，电信号可视为许多频率的正弦波的组合，低通滤波单元滤除信号的部分高频成分，防止模数转换时失去原信号的基本特征，模数转换单元每隔一段时间测量一次模拟信号，并将测量结果用二进制数表示，数字信号处理单元实际上是一个计算机，它按照指令对二进制的数字信号进行计算，例如，将声波信号与一个高频正弦波信号相乘，可实现幅度调制，实际上，数字信号往往还要变回模拟信号，才能发挥它的作用，例如，无线电是电磁波通过天线向外发射的，这时的电磁波只能是模拟信号，数模转换单元将处理后的数字信号变为连续时间信号，这种信号的特点是一段一段的直线相连，平滑的信号经信号转换单元后，就变成某种物质的运动变化，例如扬声器，它可将电波变为声波，又如天线，它可将电流变为电磁波，电磁波是一种互相变化的电场和磁场，可以在空间中以波的形式快速移动。
数字信号处理平台在对数字信号进行处理的时候，需要将各个模块之间的数据进行相互传输，现有的传输效率较低，往往需要花费较多的时间，不能实现高速传输，而且在传输的过程中会出现对信号进行干扰的情况。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种满足相互高速传输的数字信号处理平台，解决了传输效率较低，往往需要花费较多的时间，不能实现高速传输，而且在传输的过程中会出现对信号进行干扰的情况的问题。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：一种满足相互高速传输的数字信号处理平台，包括开发平台，所述开发平台包括DA、处理平台、信号采集处理系统和程序升级模块，所述处理平台包括ADS62P49芯片、FPGA芯片和DSP芯片，所述ADS62P49芯片与FPGA芯片实现双向连接，并且FPGA芯片与DSP芯片实现双向连接，所述DSP芯片通过rapidIO与FPGA芯片实现双向连接，所述ADS62P49芯片与DA实现双向连接，并且处理平台与信号采集处理系统实现双向连接，所述DSP芯片与程序升级模块实现双向连接，并且FPGA芯片与程序升级模块实现双向连接。
优选的，所述DSP芯片与DDRIII-SDRAM实现双向连接，并且开发平台与USB接口实现双向连接。
优选的，所述开发平台与光纤接口实现双向连接，并且开发平台与蓝牙实现双向连接。
优选的，所述信号采集处理系统包括处理器，所述处理器的输入端与高速模拟信号采集设备的输出端连接，所述高速模拟信号采集设备的输入端与信号防干扰模块的输出端连接，并且信号防干扰模块的输入端与信号采集器的输出端连接。
优选的，所述处理器的输入端通过导线与电源模块的输出端电性连接，并且电源模块的输出端通过导线与信号采集器的输入端电性连接。
优选的，所述处理器与信号滤波模块实现双向连接，并且处理器的输出端与信号传输模块的输入端连接。
优选的，所述一种满足相互高速传输的数字信号处理平台的运作方法具体包括以下步骤：
S1、通过USB接口、光纤接口和蓝牙与开发平台之间进行连接，将需要进行传输的数字信号通过DA传输至处理平台中的ADS62P49芯片中，经过ADS62P49芯片将数据信号转换成模拟数字信号，并与FPGA芯片和DSP芯片进行相互之间的传输；
S2、将转换成的模拟数字信号传输至信号采集处理系统中，信号采集器对模拟数字信号中重要的数字信号进行采集，并将采集的信号通过信号防干扰模块对对信号传输过程中的干扰信息进行屏蔽，保持信号传输的稳定性与高效性，然后将信号输出到高速模拟信号采集设备实现高速采集，再利用高速通讯方式将数据直接传送给处理器进行处理，通过信号滤波模块实现高速逐点滤波或区段滤波技术，消除噪声干扰，还原信号，然后通过信号传输模块实现信号的传输；
S3、通过DDRIII-SDRAM对数字信号进行存储，然后通过USB接口、光纤接口或者蓝牙实现数字信号的传输。
(三)有益效果
本发明提供了一种满足相互高速传输的数字信号处理平台。与现有技术相比具备以下有益效果：
(1)、该满足相互高速传输的数字信号处理平台，通过开发平台包括DA、处理平台、信号采集处理系统和程序升级模块，处理平台包括ADS62P49芯片、FPGA芯片和DSP芯片，ADS62P49芯片与FPGA芯片实现双向连接，并且FPGA芯片与DSP芯片实现双向连接，DSP芯片通过rapidIO与FPGA芯片实现双向连接，ADS62P49芯片与DA实现双向连接，并且处理平台与信号采集处理系统实现双向连接，DSP芯片与程序升级模块实现双向连接，并且FPGA芯片与程序升级模块实现双向连接，采用业内高性能14位模拟转换芯片ADS62P49，采样率最高250M，板载一片双通道高速高精度DA，型号AD9747，指标双通道/16bit/250M，结合高性能数字信号处理芯片FPGA(EP4SGX530)，和1片八核DSP(TMS320C6678)芯片，实现无线电信号高速采集和高速信号处理，提高整体的传输效率。
(2)、该满足相互高速传输的数字信号处理平台，通过DSP芯片与DDRIII-SDRAM实现双向连接，并且开发平台与USB接口实现双向连接，开发平台与光纤接口实现双向连接，并且开发平台与蓝牙实现双向连接，开发平台采用USB接口2.0高速接口、蓝牙和光纤接口，采用1片TI公司最新DSP芯片TMS320C6678，峰值处理能力为320000MMACS，实现数字信号之间的高速传输。
(3)、该满足相互高速传输的数字信号处理平台，通过DSP芯片通过rapidIO与FPGA芯片实现双向连接，ADS62P49芯片与DA实现双向连接，并且处理平台与信号采集处理系统实现双向连接，DSP芯片与程序升级模块实现双向连接，并且FPGA芯片与程序升级模块实现双向连接，信号采集处理系统包括处理器，处理器的输入端与高速模拟信号采集设备的输出端连接，高速模拟信号采集设备的输入端与信号防干扰模块的输出端连接，并且信号防干扰模块的输入端与信号采集器的输出端连接，处理器的输入端通过导线与电源模块的输出端电性连接，并且电源模块的输出端通过导线与信号采集器的输入端电性连接，处理器与信号滤波模块实现双向连接，并且处理器的输出端与信号传输模块的输入端连接，FPGA和DSP连接采用rapidIO高速串行接口，连线简单并满足相互高速传输的要求，并对传输的数字信号进行滤波处理，减少对数字信号的干扰。
附图说明
图1为本发明系统的结构原理框图；
图2为本发明信号采集处理系统的结构原理框图。
图中，1开发平台、11DA、12处理平台、121ADS62P49芯片、122FPGA芯片、123DSP芯片、13信号采集处理系统、131处理器、132高速模拟信号采集设备、133信号防干扰模块、134信号采集器、135电源模块、136信号滤波模块、137信号传输模块、14程序升级模块、2DDRIII-SDRAM、3USB接口、4光纤接口、5蓝牙。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明实施例提供一种技术方案：一种满足相互高速传输的数字信号处理平台，包括开发平台1，整个操作系统可以是WIN XP和WIN7，板载供电：电压11-16V，功耗<20W，开发平台1包括DA11、处理平台12、信号采集处理系统13和程序升级模块14，处理平台12包括ADS62P49芯片121、FPGA芯片122和DSP芯片123，ADS62P49芯片分辨率14bit，采样率250M，输入范围2Vpp，模拟输入带宽120MHz，FPGA芯片板载ALTERA高端FPGAEP4SGX530，速度等级I4，近531.2k LE，DSP芯片板载1片TI八核DSP芯片TMS320C6678，主频1.25GHz，基于TI新型C66x DSP内核的器件，FPGA和DSP通信速度：rapidIO，4X接口，速率2.5Gbps，实际读写测试速度800Mbytes/S，ADS62P49芯片121与FPGA芯片122实现双向连接，并且FPGA芯片122与DSP芯片123实现双向连接，DSP芯片123通过rapidIO与FPGA芯片122实现双向连接，ADS62P49芯片121与DA11实现双向连接，并且处理平台12与信号采集处理系统13实现双向连接，DSP芯片123与程序升级模块14实现双向连接，并且FPGA芯片122与程序升级模块14实现双向连接。
本发明中，DSP芯片123与DDRIII-SDRAM2实现双向连接，并且开发平台1与USB接口3实现双向连接，USB接口3是标准USB2.0接口：实时传输速度36Mbytes/S。
本发明中，开发平台1与光纤接口4实现双向连接，并且开发平台1与蓝牙5实现双向连接。
本发明中，信号采集处理系统13包括处理器131，处理器131的输入端与高速模拟信号采集设备132的输出端连接，高速模拟信号采集设备132的输入端与信号防干扰模块133的输出端连接，并且信号防干扰模块133的输入端与信号采集器134的输出端连接。
本发明中，处理器131的输入端通过导线与电源模块135的输出端电性连接，并且电源模块135的输出端通过导线与信号采集器134的输入端电性连接。
本发明中，处理器131与信号滤波模块136实现双向连接，并且处理器131的输出端与信号传输模块137的输入端连接。
本发明中，一种满足相互高速传输的数字信号处理平台的运作方法具体包括以下步骤：
S1、通过USB接口3、光纤接口4和蓝牙5与开发平台1之间进行连接，将需要进行传输的数字信号通过DA传输至处理平台12中的ADS62P49芯片121中，经过ADS62P49芯片121将数据信号转换成模拟数字信号，并与FPGA芯片122和DSP芯片123进行相互之间的传输；
S2、将转换成的模拟数字信号传输至信号采集处理系统13中，信号采集器134对模拟数字信号中重要的数字信号进行采集，并将采集的信号通过信号防干扰模块133对对信号传输过程中的干扰信息进行屏蔽，保持信号传输的稳定性与高效性，然后将信号输出到高速模拟信号采集设备132实现高速采集，再利用高速通讯方式将数据直接传送给处理器131进行处理，通过信号滤波模块136实现高速逐点滤波或区段滤波技术，消除噪声干扰，还原信号，然后通过信号传输模块137实现信号的传输；
S3、通过DDRIII-SDRAM2对数字信号进行存储，然后通过USB接口3、光纤接口4或者蓝牙5实现数字信号的传输。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种满足相互高速传输的数字信号处理平台，包括开发平台(1)，所述开发平台(1)包括DA(11)、处理平台(12)、信号采集处理系统(13)和程序升级模块(14)，其特征在于：所述处理平台(12)包括ADS62P49芯片(121)、FPGA芯片(122)和DSP芯片(123)，所述ADS62P49芯片(121)与FPGA芯片(122)实现双向连接，并且FPGA芯片(122)与DSP芯片(123)实现双向连接，所述DSP芯片(123)通过rapidIO与FPGA芯片(122)实现双向连接，所述ADS62P49芯片(121)与DA(11)实现双向连接，并且处理平台(12)与信号采集处理系统(13)实现双向连接，所述DSP芯片(123)与程序升级模块(14)实现双向连接，并且FPGA芯片(122)与程序升级模块(14)实现双向连接。
2.根据权利要求1所述的一种满足相互高速传输的数字信号处理平台，其特征在于：所述DSP芯片(123)与DDRIII-SDRAM(2)实现双向连接，并且开发平台(1)与USB接口(3)实现双向连接。
3.根据权利要求1所述的一种满足相互高速传输的数字信号处理平台，其特征在于：所述开发平台(1)与光纤接口(4)实现双向连接，并且开发平台(1)与蓝牙(5)实现双向连接。
4.根据权利要求1所述的一种满足相互高速传输的数字信号处理平台，其特征在于：所述信号采集处理系统(13)包括处理器(131)，所述处理器(131)的输入端与高速模拟信号采集设备(132)的输出端连接，所述高速模拟信号采集设备(132)的输入端与信号防干扰模块(133)的输出端连接，并且信号防干扰模块(133)的输入端与信号采集器(134)的输出端连接。
5.根据权利要求4所述的一种满足相互高速传输的数字信号处理平台，其特征在于：所述处理器(131)的输入端通过导线与电源模块(135)的输出端电性连接，并且电源模块(135)的输出端通过导线与信号采集器(134)的输入端电性连接。
6.根据权利要求4所述的一种满足相互高速传输的数字信号处理平台，其特征在于：所述处理器(131)与信号滤波模块(136)实现双向连接，并且处理器(131)的输出端与信号传输模块(137)的输入端连接。
7.根据权利要求1-6任意一项所述的一种满足相互高速传输的数字信号处理平台，其特征在于：其运作方法具体包括以下步骤：
S1、通过USB接口(3)、光纤接口(4)和蓝牙(5)与开发平台(1)之间进行连接，将需要进行传输的数字信号通过DA传输至处理平台(12)中的ADS62P49芯片(121)中，经过ADS62P49芯片(121)将数据信号转换成模拟数字信号，并与FPGA芯片(122)和DSP芯片(123)进行相互之间的传输；
S2、将转换成的模拟数字信号传输至信号采集处理系统(13)中，信号采集器(134)对模拟数字信号中重要的数字信号进行采集，并将采集的信号通过信号防干扰模块(133)对对信号传输过程中的干扰信息进行屏蔽，保持信号传输的稳定性与高效性，然后将信号输出到高速模拟信号采集设备(132)实现高速采集，再利用高速通讯方式将数据直接传送给处理器(131)进行处理，通过信号滤波模块(136)实现高速逐点滤波或区段滤波技术，消除噪声干扰，还原信号，然后通过信号传输模块(137)实现信号的传输；
S3、通过DDRIII-SDRAM(2)对数字信号进行存储，然后通过USB接口(3)、光纤接口(4)或者蓝牙(5)实现数字信号的传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910640673.6A CN110399320A (zh) | 2019-07-16 | 2019-07-16 | 一种满足相互高速传输的数字信号处理平台 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910640673.6A CN110399320A (zh) | 2019-07-16 | 2019-07-16 | 一种满足相互高速传输的数字信号处理平台 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110399320A true CN110399320A (zh) | 2019-11-01 |
Family
ID=68325600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910640673.6A Pending CN110399320A (zh) | 2019-07-16 | 2019-07-16 | 一种满足相互高速传输的数字信号处理平台 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110399320A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808855B1 (en) * | 2007-07-16 | 2010-10-05 | Lattice Semiconductor Corporation | Distributed front-end FIFO for source-synchronous interfaces with non-continuous clocks |
| CN103593487A (zh) * | 2013-09-06 | 2014-02-19 | 北京理工大学 | 一种信号采集处理板 |
| CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理系统及实现方法 |
| CN106909425A (zh) * | 2017-03-03 | 2017-06-30 | 中国电子科技集团公司第五十四研究所 | 一种dsp和fpga系统在线升级方法 |
| CN206331109U (zh) * | 2016-12-13 | 2017-07-14 | 九江精密测试技术研究所 | 一种雷达测距电路 |
| CN207444940U (zh) * | 2016-12-26 | 2018-06-05 | 浙江象立医疗科技有限公司 | 一种多通道心电和脑电信号检测装置 |
| CN208596200U (zh) * | 2018-06-28 | 2019-03-12 | 武汉科技大学 | 一种基于dsp和fpga的新型配电网故障诊断装置 |
| CN109542481A (zh) * | 2018-11-19 | 2019-03-29 | 中电科仪器仪表有限公司 | 一种多模式多功能测试仪器自动配置装置和方法 |
-
2019
- 2019-07-16 CN CN201910640673.6A patent/CN110399320A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808855B1 (en) * | 2007-07-16 | 2010-10-05 | Lattice Semiconductor Corporation | Distributed front-end FIFO for source-synchronous interfaces with non-continuous clocks |
| CN103593487A (zh) * | 2013-09-06 | 2014-02-19 | 北京理工大学 | 一种信号采集处理板 |
| CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理系统及实现方法 |
| CN206331109U (zh) * | 2016-12-13 | 2017-07-14 | 九江精密测试技术研究所 | 一种雷达测距电路 |
| CN207444940U (zh) * | 2016-12-26 | 2018-06-05 | 浙江象立医疗科技有限公司 | 一种多通道心电和脑电信号检测装置 |
| CN106909425A (zh) * | 2017-03-03 | 2017-06-30 | 中国电子科技集团公司第五十四研究所 | 一种dsp和fpga系统在线升级方法 |
| CN208596200U (zh) * | 2018-06-28 | 2019-03-12 | 武汉科技大学 | 一种基于dsp和fpga的新型配电网故障诊断装置 |
| CN109542481A (zh) * | 2018-11-19 | 2019-03-29 | 中电科仪器仪表有限公司 | 一种多模式多功能测试仪器自动配置装置和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201918010U (zh) | 一种用于高压系统的电压、电流采集和传输装置 | |
| CN102735331B (zh) | 具有片上处理能力的无线传感器网络节点 | |
| CN203564234U (zh) | 基于usb传输的心电信号采集装置 | |
| CN205901714U (zh) | 一种s频段收发一体化处理器 | |
| CN106603170A (zh) | 一种接收灵敏度的自动测试方法和系统 | |
| CN206481306U (zh) | 一种基于光电混合通信的水声信号预处理系统 | |
| CN107193240A (zh) | 一种高通量生理信号采集分析装置 | |
| CN103876735A (zh) | 一种高性能脑电信号采集系统及其采集方法 | |
| CN110399320A (zh) | 一种满足相互高速传输的数字信号处理平台 | |
| CN210351129U (zh) | 一种基于fmc的双通道adc/dac板卡 | |
| CN211293221U (zh) | 一种集成式数字化核磁共振成像谱仪 | |
| CN207718361U (zh) | Pcm信号采集装置及系统 | |
| CN203535205U (zh) | 一种用于磁共振成像系统的多通道数据接收模块 | |
| CN202916002U (zh) | 一种水下声波采集系统 | |
| CN206421029U (zh) | 多通道卫星导航射频信号采集回放系统 | |
| CN103584859A (zh) | 一种电声门图仪 | |
| CN103487721A (zh) | 基于电子式互感器的行波测距系统 | |
| CN111130545B (zh) | 一种数模混合微系统dac/adc单元回环测试系统 | |
| CN207010655U (zh) | 一种实时采集的c波段信号接收设备 | |
| CN203025333U (zh) | 在磁共振系统中对磁共振信号进行传输的装置 | |
| CN205751211U (zh) | 一种实验室设备测试数据自动采集传输及对比系统 | |
| CN203490323U (zh) | 基于电子式互感器的行波测距系统 | |
| CN207036332U (zh) | 一种高压流量自控仪的信号处理系统 | |
| CN110428602A (zh) | 一种基于fpga的电磁场光电隔离系统 | |
| CN206164800U (zh) | 一种新型监听耳机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191101 |