CN110399173A - 一种基于risc-v处理器的系统及其系统启动方法 - Google Patents
一种基于risc-v处理器的系统及其系统启动方法 Download PDFInfo
- Publication number
- CN110399173A CN110399173A CN201910684598.3A CN201910684598A CN110399173A CN 110399173 A CN110399173 A CN 110399173A CN 201910684598 A CN201910684598 A CN 201910684598A CN 110399173 A CN110399173 A CN 110399173A
- Authority
- CN
- China
- Prior art keywords
- bootstrap
- memory
- register
- storage
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本申请公开了一种基于RISC‑V处理器的系统及其启动方法，该方法包括：执行RAM中的第零步引导程序，在接收系统启动指令后读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，将第一步引导程序搬移至内存中；执行内存中的第一步引导程序，读取存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将设备树文件程序、引导程序、操作系统内核程序搬移至内存中；执行内存中的引导程序，解析设备树文件程序以便对处理器核进行初始化；执行内存中的操作系统内核程序以实现系统启动。本申请有效提高了在各种系统配置下的适用性和操作简便性。
Description
技术领域
本申请涉及嵌入式开发技术领域，特别涉及一种基于RISC-V处理器的系统及其系统启动方法。
背景技术
随着指令集的不断发展和成熟，RISC-V得以产生，它是一种全新的指令，具有完全开源、设计简单、功耗低、扩展性强等特点，基于此，RISC-V处理器也得到了快速地发展，开始应用在各个场景中，如加速器、物联网等，其小型、快速、低功耗的特点使其特别适用于现代计算设备，如仓库规模云计算机、高端移动电话和微小嵌入式系统等。然而，在目前还没有一套完善方便、适用性高的流程来基于RISC-V处理器启动不同配置的嵌入式linux系统，鉴于此，提供一种解决上述技术问题的方案，已经是本领域技术人员所亟需关注的。
发明内容
本申请的目的在于提供一种基于RISC-V处理器的系统及其系统启动方法，以便有效提高在各种系统配置下的适用性和操作简便性，以便充分利用RISC-V架构开源、快速、低功耗的优势，方便技术人员的开发和使用。
为解决上述技术问题，第一方面，本申请公开了一种基于RISC-V处理器的系统启动方法，所述RISC-V处理器包括串口、RAM、内存和处理器核；所述系统启动方法包括：
通过执行所述RAM中的第零步引导程序，在利用第一串口接收系统启动指令后，读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，将所述第一步引导程序搬移至所述内存中；
通过执行所述内存中的所述第一步引导程序，读取所述存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将所述设备树文件程序、所述引导程序、所述操作系统内核程序搬移至所述内存中；
通过执行所述内存中的所述引导程序，解析所述设备树文件程序以便对所述处理器核进行初始化；
通过执行所述内存中的所述操作系统内核程序以实现系统启动。
可选地，所述执行所述RAM中的第零步引导程序，包括：
执行固化在所述RAM中的所述第零步引导程序；
或者，执行通过第二串口下载至所述RAM中的所述第零步引导程序。
可选地，所述利用第一串口接收系统启动指令，包括：
通过执行所述RAM中的第零步引导程序对所述第一串口进行初始化；
对所述第一串口进行数据传输测试；
若测试成功，则启动所述利用第一串口接收系统启动指令的步骤。
可选地，所述读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，包括：
读取所述第一寄存器中存储的所述第一步引导程序的源存储地址和目标搬移地址。
可选地，所述执行所述内存中的所述第一步引导程序，包括：
对所述内存中的所述第一步引导程序进行校验；
若校验成功，则启动所述执行所述内存中的所述第一步引导程序的步骤。
第二方面，本申请还公开了一种基于RISC-V处理器的系统，包括相连的RISC-V处理器和存储卡；所述RISC-V处理器包括串口、RAM、内存和处理器核；
所述RAM中存储有第零步引导程序，所述第零步引导程序被执行时用于在利用第一串口接收系统启动指令后，读取所述存储卡中第一寄存器中存储的第一步引导程序的存储地址，将所述第一步引导程序搬移至所述内存中；
所述第一步引导程序被搬移至所述内存中执行时，用于读取所述存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将所述设备树文件程序、所述引导程序、所述操作系统内核程序搬移至所述内存中；
所述引导程序被搬移至所述内存中执行时，用于解析所述设备树文件程序以便对所述处理器核进行初始化；
所述操作系统内核程序被搬移至所述内存中执行时，用于实现系统启动。
可选地，所述处理器核通过AXI总线与所述第一串口、所述RAM、所述内存连接。
可选地，所述存储卡通过所述RISC-V处理器的SPI通用控制器与所述处理器核连接。
可选地，所述串口还包括与所述RAM连接的第二串口，用于将所述第零步引导程序下载并存储至所述RAM中。
可选地，所述存储卡为SD卡。
本申请提供了一种基于RISC-V处理器的系统启动方法，RISC-V处理器包括串口、RAM、内存和处理器核；该系统启动方法包括：通过执行所述RAM中的第零步引导程序，在利用第一串口接收系统启动指令后，读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，将所述第一步引导程序搬移至所述内存中；通过执行所述内存中的所述第一步引导程序，读取所述存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将所述设备树文件程序、所述引导程序、所述操作系统内核程序搬移至所述内存中；通过执行所述内存中的所述引导程序，解析所述设备树文件程序以便对所述处理器核进行初始化；通过执行所述内存中的所述操作系统内核程序以实现系统启动。
可见，本申请实现了基于RISC-V处理器进行系统启动，具体利用相关寄存器来存储各个启动程序的存储地址，因而在各种不同的系统配置情况下，即启动程序大小不同的情况下，可通过修改相关寄存器中的存储地址以正确寻址各个启动程序，而无需直接修改相关程序代码，修改简便。本申请有效提高了在各种系统配置下的适用性和操作简便性，可充分利用RISC-V架构开源、快速、低功耗的优势，方便技术人员的开发和使用。本申请所提供的基于RISC-V处理器的系统同样具有上述有益效果。
附图说明
为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。
图1为本申请实施例公开的一种基于RISC-V处理器的系统启动方法的流程图；
图2为本申请实施例公开的一种基于RISC-V处理器的系统的结构框图。
具体实施方式
本申请的核心在于提供一种基于RISC-V处理器的系统及其系统启动方法，以便有效提高在各种系统配置下的适用性和操作简便性，以便充分利用RISC-V架构开源、快速、低功耗的优势，方便技术人员的开发和使用。
为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
当前，随着指令集的不断发展和成熟，RISC-V得以产生，它是一种全新的指令，具有完全开源、设计简单、功耗低、扩展性强等特点，基于此，RISC-V处理器也得到了快速地发展，开始应用在各个场景中，如加速器、物联网等，其小型、快速、低功耗的特点使其特别适用于现代计算设备，如仓库规模云计算机、高端移动电话和微小嵌入式系统等。然而，基于RISC-V处理器来启动嵌入式linux系统在目前还没有一套完善的流程。鉴于此，本申请提供了一种基于RISC-V处理器的系统启动方法，可有效解决上述问题。
参见图1所示，本申请实施例公开了一种基于RISC-V处理器的系统启动方法，RISC-V处理器包括串口、RAM、内存(DDR)和处理器核(BOOM CORE)；系统启动方法包括：
S11：通过执行RAM中的第零步引导程序(zeroth stage boot loader，zsbl)，在利用第一串口接收系统启动指令后，读取存储卡中第一寄存器中存储的第一步引导程序(first stage boot loader，fsbl)的存储地址，将第一步引导程序搬移至内存中。
其中，zsbl程序即第零步引导程序，存放在RISC-V处理器的RAM中，主要用于将存储卡中的fsbl程序即第一步引导程序搬移至RISC-V处理器的内存中。存储卡中可预先通过linuxdd命令烧录系统启动程序，包括zsbl程序和fsbl程序，并与RISC-V处理器通过对应的总线连接。
具体地，当RISC-V处理器上电后，指令跳转至RAM，开始运行zsbl程序。zsbl程序运行过程中，在上述内容的基础上，作为一种具体实施例，执行RAM中的第零步引导程序具体可以包括：执行固化在RAM中的第零步引导程序；或者，执行通过第二串口下载至RAM中的第零步引导程序。
即，RAM中的zsbl程序可预先固化在RAM中，也可以是现场下载存储至RAM中的。具体地，RISC-V处理器的串口可包括第一串口与第二串口，第一串口连接上位机PC与RISC-V处理器的处理器核，用于接收系统启动指令；第二串口连接上位机PC与RISC-V处理器的RAM，用于下载zsbl程序。
zsbl程序运行过程中，在上述内容的基础上，作为一种具体实施例，利用第一串口接收系统启动指令具体可以包括：
通过执行RAM中的第零步引导程序对第一串口进行初始化；对第一串口进行数据传输测试；若测试成功，则启动利用第一串口接收系统启动指令的步骤。
具体地，对第一串口初始化后，可利用数据传输测试对第一串口的通信传输功能进行测试，以便及时进行报错。
zsbl程序运行过程中，在上述内容的基础上，读取存储卡中第一寄存器中存储的第一步引导程序的存储地址具体可以包括：
读取第一寄存器中存储的第一步引导程序的源存储地址和目标搬移地址。即，需要获取的第一步引导程序的存储地址具体可包括其在存储卡中的源存储地址以及被搬移到内存中的目标地址。
S12：通过执行内存中的第一步引导程序，读取存储卡中第二寄存器中存储的设备树文件(device tree blob，dtb)程序的存储地址、第三寄存器中存储的引导程序(BootLoader，bbl)的存储地址、第四寄存器中存储的操作系统内核(kernel)程序的存储地址，将设备树文件程序、引导程序、操作系统内核程序搬移至内存中。
fsbl程序即第一步引导程序被搬移到内存中后，指令跳转至内存中开始运行fsbl程序。fsbl程序的运行过程中，在上述内容的基础上，作为一种具体实施例，执行内存中的第一步引导程序具体可以包括：
对内存中的第一步引导程序进行校验；若校验成功，则启动执行内存中的第一步引导程序的步骤。
其中，校验内容可包括文件完整性。本领域技术人员可根据实际应用情况自行选择并设置实现，本申请对此并不做进一步限定。
S13：通过执行内存中的引导程序，解析设备树文件程序以便对处理器核进行初始化。
bbl程序即引导程序被搬移到内存中后，指令跳转至内存中开始运行bbl程序。bbl程序被运行时用于解析dtb程序即设备树文件程序，对处理器核以及外设进行初始化，为系统启动做好准备。
S14：通过执行内存中的操作系统内核程序以实现系统启动。
在bbl程序运行结束后，处理器核的初始化完成，则此时可执行kernel程序即操作系统内核程序。kernel程序实现正常运行，即代表系统正常启动。相应管理员可登录操作系统利用第一串口进行信息交互。
其中，作为一个具体实施例，存储卡中的存储信息和位置具体可如表1所示：
表1
| 存储空间 | 大小 | 内容 |
| 0～1MB | 1MB | Reserverd,存储gpt分区表 |
| 1MB～33MB | 32MB | Reserverd,存储文件系统 |
| 33MB～41MB | 8MB | 存储寄存器配置信息 |
| 41MB～49MB | 8MB | 存储fsbl |
| 49MB～57MB | 8MB | 存储bbl |
| 57MB～… | … | 存储内核镜像vmlinux |
进一步地，作为一个具体实施例，各个寄存器存储空间的详细信息具体可如表2所示：
表2
本申请实施例提供了一种基于RISC-V处理器的系统启动方法，RISC-V处理器包括串口、RAM、内存和处理器核；该系统启动方法包括：通过执行RAM中的第零步引导程序，在利用第一串口接收系统启动指令后，读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，将第一步引导程序搬移至内存中；通过执行内存中的第一步引导程序，读取存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将设备树文件程序、引导程序、操作系统内核程序搬移至内存中；通过执行内存中的引导程序，解析设备树文件程序以便对处理器核进行初始化；通过执行内存中的操作系统内核程序以实现系统启动。
可见，本申请实现了基于RISC-V处理器进行系统启动，具体利用相关寄存器来存储各个启动程序的存储地址，因而在各种不同的系统配置情况下，即启动程序大小不同的情况下，可通过修改相关寄存器中的存储地址以正确寻址各个启动程序，而无需直接修改相关程序代码，修改简便。本申请有效提高了在各种系统配置下的适用性和操作简便性，可充分利用RISC-V架构开源、快速、低功耗的优势，方便技术人员的开发和使用。
参见图2所示，本申请实施例公开了一种基于RISC-V处理器的系统，主要包括：相连的RISC-V处理器和存储卡；RISC-V处理器包括串口、RAM、内存和处理器核；
RAM中存储有第零步引导程序，第零步引导程序被执行时用于在利用第一串口接收系统启动指令后，读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，将第一步引导程序搬移至内存中；
第一步引导程序被搬移至内存中执行时，用于读取存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将设备树文件程序、引导程序、操作系统内核程序搬移至内存中；
引导程序被搬移至内存中执行时，用于解析设备树文件程序以便对处理器核进行初始化；
操作系统内核程序被搬移至内存中执行时，用于实现系统启动。
其中，UART0为第一串口，UART1为第二串口，DDR为内存，SPI CTRL为SPI通用控制器，AXI BUS为AXI总线。
可见，本申请实施例所公开的基于RISC-V处理器的系统，实现了基于RISC-V处理器进行系统启动，具体利用相关寄存器来存储各个启动程序的存储地址，因而在各种不同的系统配置情况下，即启动程序大小不同的情况下，可通过修改相关寄存器中的存储地址以正确寻址各个启动程序，而无需直接修改相关程序代码，修改简便。本申请有效提高了在各种系统配置下的适用性和操作简便性，可充分利用RISC-V架构开源、快速、低功耗的优势，方便技术人员的开发和使用。
关于上述基于RISC-V处理器的系统的具体内容，可参考前述关于基于RISC-V处理器的系统启动方法的详细介绍，这里就不再赘述。
在上述内容的基础上，本申请实施例所公开的基于RISC-V处理器的系统，在一种具体实施方式中，处理器核通过AXI总线与第一串口、RAM、内存连接。
进一步地，在上述内容的基础上，本申请实施例所公开的基于RISC-V处理器的系统，在一种具体实施方式中，存储卡通过RISC-V处理器的SPI通用控制器与处理器核连接。
进一步地，在上述内容的基础上，本申请实施例所公开的基于RISC-V处理器的系统，在一种具体实施方式中，串口还包括与RAM连接的第二串口，用于将第零步引导程序下载并存储至RAM中。
进一步地，在上述内容的基础上，本申请实施例所公开的基于RISC-V处理器的系统，在一种具体实施方式中，存储卡为SD卡。
本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的设备而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请的保护范围内。
Claims (10)
1.一种基于RISC-V处理器的系统启动方法，其特征在于，所述RISC-V处理器包括串口、RAM、内存和处理器核；所述系统启动方法包括：
通过执行所述RAM中的第零步引导程序，在利用第一串口接收系统启动指令后，读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，将所述第一步引导程序搬移至所述内存中；
通过执行所述内存中的所述第一步引导程序，读取所述存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将所述设备树文件程序、所述引导程序、所述操作系统内核程序搬移至所述内存中；
通过执行所述内存中的所述引导程序，解析所述设备树文件程序以便对所述处理器核进行初始化；
通过执行所述内存中的所述操作系统内核程序以实现系统启动。
2.根据权利要求1所述的系统启动方法，其特征在于，所述执行所述RAM中的第零步引导程序，包括：
执行固化在所述RAM中的所述第零步引导程序；
或者，执行通过第二串口下载至所述RAM中的所述第零步引导程序。
3.根据权利要求1所述的系统启动方法，其特征在于，所述利用第一串口接收系统启动指令，包括：
通过执行所述RAM中的第零步引导程序对所述第一串口进行初始化；
对所述第一串口进行数据传输测试；
若测试成功，则启动所述利用第一串口接收系统启动指令的步骤。
4.根据权利要求1至3任一项所述的系统启动方法，其特征在于，所述读取存储卡中第一寄存器中存储的第一步引导程序的存储地址，包括：
读取所述第一寄存器中存储的所述第一步引导程序的源存储地址和目标搬移地址。
5.根据权利要求4所述的系统启动方法，其特征在于，所述执行所述内存中的所述第一步引导程序，包括：
对所述内存中的所述第一步引导程序进行校验；
若校验成功，则启动所述执行所述内存中的所述第一步引导程序的步骤。
6.一种基于RISC-V处理器的系统，其特征在于，包括相连的RISC-V处理器和存储卡；所述RISC-V处理器包括串口、RAM、内存和处理器核；
所述RAM中存储有第零步引导程序，所述第零步引导程序被执行时用于在利用第一串口接收系统启动指令后，读取所述存储卡中第一寄存器中存储的第一步引导程序的存储地址，将所述第一步引导程序搬移至所述内存中；
所述第一步引导程序被搬移至所述内存中执行时，用于读取所述存储卡中第二寄存器中存储的设备树文件程序的存储地址、第三寄存器中存储的引导程序的存储地址、第四寄存器中存储的操作系统内核程序的存储地址，将所述设备树文件程序、所述引导程序、所述操作系统内核程序搬移至所述内存中；
所述引导程序被搬移至所述内存中执行时，用于解析所述设备树文件程序以便对所述处理器核进行初始化；
所述操作系统内核程序被搬移至所述内存中执行时，用于实现系统启动。
7.根据权利要求6所述的系统，其特征在于，所述处理器核通过AXI总线与所述第一串口、所述RAM、所述内存连接。
8.根据权利要求6所述的系统，其特征在于，所述存储卡通过所述RISC-V处理器的SPI通用控制器与所述处理器核连接。
9.根据权利要求6所述的系统，其特征在于，所述串口还包括与所述RAM连接的第二串口，用于将所述第零步引导程序下载并存储至所述RAM中。
10.根据权利要求6至9任一项所述的系统，其特征在于，所述存储卡为SD卡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910684598.3A CN110399173A (zh) | 2019-07-26 | 2019-07-26 | 一种基于risc-v处理器的系统及其系统启动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910684598.3A CN110399173A (zh) | 2019-07-26 | 2019-07-26 | 一种基于risc-v处理器的系统及其系统启动方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110399173A true CN110399173A (zh) | 2019-11-01 |
Family
ID=68325126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910684598.3A Pending CN110399173A (zh) | 2019-07-26 | 2019-07-26 | 一种基于risc-v处理器的系统及其系统启动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110399173A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111198718A (zh) * | 2019-12-27 | 2020-05-26 | 广东高云半导体科技股份有限公司 | 一种基于fpga的处理器启动方法和处理器 |
| CN111796882A (zh) * | 2020-07-21 | 2020-10-20 | 北京联想软件有限公司 | 电子设备系统处理方法、装置及电子设备 |
| CN114416031A (zh) * | 2021-12-27 | 2022-04-29 | 中国科学院软件研究所 | 面向AIoT场景支持RISC-V处理器的操作系统 |
| CN117850895A (zh) * | 2024-03-07 | 2024-04-09 | 杭州海康威视数字技术股份有限公司 | 基于引导加载程序启动设备的方法、装置及电子设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140281455A1 (en) * | 2013-03-15 | 2014-09-18 | Xilinx, Inc. | Multi-boot or fallback boot of a system-on-chip using a file-based boot device |
-
2019
- 2019-07-26 CN CN201910684598.3A patent/CN110399173A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140281455A1 (en) * | 2013-03-15 | 2014-09-18 | Xilinx, Inc. | Multi-boot or fallback boot of a system-on-chip using a file-based boot device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111198718A (zh) * | 2019-12-27 | 2020-05-26 | 广东高云半导体科技股份有限公司 | 一种基于fpga的处理器启动方法和处理器 |
| CN111796882A (zh) * | 2020-07-21 | 2020-10-20 | 北京联想软件有限公司 | 电子设备系统处理方法、装置及电子设备 |
| CN114416031A (zh) * | 2021-12-27 | 2022-04-29 | 中国科学院软件研究所 | 面向AIoT场景支持RISC-V处理器的操作系统 |
| CN114416031B (zh) * | 2021-12-27 | 2022-09-16 | 中国科学院软件研究所 | 面向AIoT场景支持RISC-V处理器的操作系统 |
| CN117850895A (zh) * | 2024-03-07 | 2024-04-09 | 杭州海康威视数字技术股份有限公司 | 基于引导加载程序启动设备的方法、装置及电子设备 |
| CN117850895B (zh) * | 2024-03-07 | 2024-05-07 | 杭州海康威视数字技术股份有限公司 | 基于引导加载程序启动设备的方法、装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110399173A (zh) | 一种基于risc-v处理器的系统及其系统启动方法 | |
| CN103853586B (zh) | 一种在uefi层实现无线网卡驱动的方法 | |
| US20020194313A1 (en) | Method and apparatus for distributing computer platform firmware across a network | |
| CN109656807A (zh) | 基于信息安全的接口mock测试方法、装置、设备及存储介质 | |
| CN109522068A (zh) | 页面的展示方法及系统、页面数据的编辑方法 | |
| CN101163055A (zh) | 一种自动探测服务器硬件信息的方法 | |
| CN108762797A (zh) | 一种ssd固件在线更新方法、系统及ssd | |
| US20160012232A1 (en) | Systems and methods for secure delivery of public keys for operating system drivers | |
| CN112198820B (zh) | 一种中断服务实现方法、装置、设备及存储介质 | |
| CN104519105A (zh) | 一种获取与终端相匹配的应用的方法及装置 | |
| CN106873970A (zh) | 一种操作系统的安装方法和装置 | |
| CN106648758A (zh) | 一种多核处理器boot启动系统及方法 | |
| CN115695186A (zh) | 一种物联网设备升级方法、系统及电子设备 | |
| US9912454B2 (en) | Systems and methods for efficient file transfer in a boot mode of a basic input/output system | |
| US11182347B2 (en) | File sharing among virtual containers with fast recovery and self-consistency | |
| CN104461638B (zh) | 一种基于Bootloader的XFP光模块升级方法 | |
| CN113641381A (zh) | Dsp固件远程升级装置、方法及工业机器人 | |
| US20160070554A1 (en) | Systems and methods for persistent cached image download | |
| US10579391B2 (en) | System on a chip hardware block for translating commands from processor to read boot code from off-chip non-volatile memory device | |
| CN112631915A (zh) | 一种pcie设备软件仿真的方法、系统、设备及介质 | |
| CN111459506A (zh) | 深度学习平台集群的部署方法、装置、介质及电子设备 | |
| CN116954752A (zh) | 一种差异化系统配置、加载方法、装置及计算机设备 | |
| WO2023060893A1 (zh) | 存储空间管理方法、装置、设备及存储介质 | |
| US20160239285A1 (en) | Systems and methods for download and installation of drivers for unmanaged information handling resources | |
| US11182171B1 (en) | Systems and methods for securely launching an embedded operating system using non-volatile memory namespace identifier mapping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191101 |
|
| RJ01 | Rejection of invention patent application after publication |