CN110392982A - 交错偏置变容二极管 - Google Patents

交错偏置变容二极管 Download PDF

Info

Publication number
CN110392982A
CN110392982A CN201980001256.5A CN201980001256A CN110392982A CN 110392982 A CN110392982 A CN 110392982A CN 201980001256 A CN201980001256 A CN 201980001256A CN 110392982 A CN110392982 A CN 110392982A
Authority
CN
China
Prior art keywords
varactor
sub
bias voltage
capacitor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980001256.5A
Other languages
English (en)
Inventor
艾哈迈德·埃米拉
费萨尔·侯赛因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/214,037 external-priority patent/US10629755B1/en
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Publication of CN110392982A publication Critical patent/CN110392982A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

描述了交错偏置变容二极管的技术。例如,交错偏置变容二极管可以包括控制电压节点,多个偏置电压节点和并联耦合的多个子变容二极管。控制电压节点可以配置为接收单个可变控制电压;并且每个偏置电压节点可以配置为接收不同的固定偏置电压。配置每个子变容二极管使得其等效电容是控制电压和偏置电压中各自的一个之间的差值的函数;并且交错偏置变容二极管的等效电容是元件子变容二极管的电容的函数。可以配置变容二极管的数量和偏置电压,使得元件子变容二极管的各自的非线性电容响应有效地组合以产生整个交错偏置变容二极管的基本线性电容响应。

Description

交错偏置变容二极管
优先权要求和相关申请的交叉引用
该专利文件要求于2018年12月8日提交的题为“交错偏置变容二极管”的美国非临时专利申请No.16/214,037的权益和优先权。
技术领域
本发明一般涉及变容二极管电路。更具体地,本发明的实施例涉及使用交错偏置电压输入的变容二极管电路,以在控制电压的范围内实现基本线性的总电容响应。
背景技术
各种类型的电子应用可以包括时钟电路等,其可以包括压控振荡器。许多这样的振荡器可以响应可变电容。例如,改变电感-电容(LC)振荡器中的电容可以影响LC振荡器的谐振频率;并且改变环形振荡器中的电容会影响环形振荡器的环形延迟。通常,这种应用中的可变电容器倾向于在其工作范围的不同区域上表现出电容的非线性变化。例如,在一些操作区域,小幅度的控制调节可以表现出相对小的电容量值变化;而在其他工作区域,相同大小的控制调整可以表现出相对较大的电容量值变化。在许多应用中,这种非线性响应可能是不期望的。
发明内容
实施例提供了用于交错偏置变容二极管的电路,设备和方法。例如,交错偏置变容二极管可以包括控制电压节点,多个偏置电压节点和并联耦合的多个子变容二极管。控制电压节点可以配置为接收单个可变控制电压;并且每个偏置电压节点可以配置为接收不同的固定偏置电压。每个子变容二极管可以包括可变电容部分,其与控制电压节点和偏置电压节点中各自的一个耦合,使得每个子变容二极管的等效电容是控制电压和各自的偏置电压之间的差的函数;并且交错偏置变容二极管的等效电容是元件子变容二极管的电容的函数。可以配置变容二极管的数量和偏置电压,使得元件子变容二极管的各自的非线性电容响应有效地组合以产生整个交错偏置变容二极管的基本线性电容响应。
根据一组实施例,提供了一种振荡器系统。该系统包括:电容器控制的振荡器,以振荡器频率产生输出信号;变容二极管,具有与电容器控制的振荡器耦合的变容二极管端子。变容二极管包括:控制电压节点;N个偏压输入节点,其中N是大于1的正整数;和N个子变容二极管,每个子变容二极管耦合在变容二极管端子之间,并且具有与控制电压节点和N个偏置电压节点中各自的一个耦合的可变电容部分,使得每个子变容二极管的各自的子变容二极管电容随施加在控制电压节点上的控制电压和施加在N个偏置电压节点中各自的一个上的各自的偏置电压而变化,并且使得振荡器频率是N个各自的子变容二极管并联电容的总电容的函数。
根据另一组实施例,提供了一种交错偏置变容二极管。交错偏置变容二极管包括:一对变容二极管端子;控制电压节点;N个偏压输入节点,其中N是大于1的正整数;N个子变容二极管,每个子变容二极管耦合在变容二极管对之间,并且具有与控制电压节点和N个偏置电压节点中各自的一个耦合的可变电容部分,使得每个子变容二极管的各自的子变容二极管电容随施加在所述控制电压节点上的控制电压和施加在所述N个偏置电压节点中各自的一个上的各自的偏置电压而变化。
根据另一组实施例,提供了一种用于控制交错偏置变容二极管的变容二极管端子间的总电容的方法。该方法包括:在交错偏置变容二极管的N个偏置电压输入节点的每一个施加N个不同的固定偏置电压电平中的各自的一个,其中N是大于1的正整数;并且改变在控制电压节点处施加的控制电压电平,其中交错偏置变容二极管包括N个子变容二极管,每个子变容二极管耦合在变容二极管端子之间,并且每个子变容二极管具有与控制电压节点和N个偏置电压节点中各自的一个耦合的可变电容部分,从而每个子变容二极管的各自的子变容二极管电容响应于改变控制电压电平而变化。
附图说明
在此提及并构成其一部分的附图示出了本公开的实施例。附图与说明书一起用于解释本发明的原理。
图1示出了作为各种实施例上下文的说明性锁相环(PLL)系统;
图2示出了与压控电容耦合的传统振荡器电路;
图3示出了图2的传统压控电容器配置的电容响应的说明性曲线图;
图4A示出了根据各种实施例的说明性交错偏置变容二极管的电路图;
图4B示出了交错偏置变容二极管的替代实施例的电路图;
图5示出了图4A或4B的子变容二极管的说明性的各自的电容响应的曲线图,且示出了图4A或4B的交错偏置变容二极管的所得到的说明性的总电容响应的曲线图;和
图6示出了根据各种实施例的用于控制交错偏置变容二极管的变容二极管端子的总电容的说明性方法的流程图。
在附图中,类似的元件和/或特征可以具有相同的参考标记。此外,可以通过在参考标记之后通过区分相似元件的第二标记来区分相同类型的各种元件。如果在说明书中仅使用第一参考标记,则该描述适用于具有相同第一参考标记的任何一个类似元件,而与第二参考标记无关。
具体实施方式
在以下描述中,提供了许多具体细节以便透彻理解本发明。然而,本领域技术人员应该理解,可以在没有这些细节中的一个或多个的情况下实现本发明。在其他示例中,出于简洁的目的,将不描述本领域中已知的特征和技术。
图1示出了作为各种实施例的上下文的说明性锁相环(PLL)系统100。PLL系统100根据接收的PLL输入信号(PLLin)105产生PLL输出信号(PLLout)160。例如,PLLin 105可以是由晶体振荡器等产生的时钟参考信号,或者类似的,以一个特定的输入频率。PLL系统100使用反馈环路以PLLout 160被锁定到期望的输出频率(例如,通常是PLLin 105的输入频率的倍数)的方式生成PLLout 160。
如图所示,PLL系统100包括相位比较块110,环路滤波器块120,压控振荡器块130和分频器块150。相位比较块110可以以相位/频率检测器(PFD)或者任何其他合适的元件来实现,用以接收PLLin 105并将PLLin 105与由PLL系统100的反馈回路反馈的信号进行比较。相位比较块110的输出的是比较函数并且被馈送到环路。环路滤波器块120可包括用于促进反馈环路上的滤波的任何合适的元件,例如电荷泵和低通滤波器。环路滤波器块120的输出可以用作控制电压(Vctrl)125控制VCO块130。VCO块130的实施例用于以至少部分地由Vctrl 125控制的输出频率生成PLLout 160。VCO块130(PLLout 160)的输出通常是PLLin105的倍数。因此,在将PLLout 160信号馈送回相位比较块110之前,实施例使用分频器块150来划分馈送信号的频率返回到大约PLLin 105的输入频率。
如图所示,VCO块130可以包括振荡器135和交错偏置变容二极管140。振荡器135可以以任何合适的振荡器实现,其输出频率至少部分地由可变电容控制。在一些实施方案中,振荡器135是电感-电容(LC)振荡器。在这样的实施方式中,LC振荡器的谐振频率是电容的函数,使得变化的电容可以有效地调谐振荡器135的输出频率。在其他实现中,振荡器135是环形振荡器。在这样的实现中,振荡频率是环中延迟量的函数,并且延迟可以是电容的函数;因此,变化的电容可以有效地调谐振荡器135的输出频率。
为了便于说明,图2示出了与压控电容耦合的传统LC振荡器电路210。简化示出电路以避免描述不必要地复杂化。例如,附加的电阻器,电容器和/或其他部件尽管未示出,但这些部件通常是这种电路的一部分。LC振荡器电路210包括电感器202和电容器204,电容器204被配置为所需频率谐振的LC网络。放大器206与LC网络耦合以产生具有期望增益和/或其他特性的输出信号。
尽管LC网络的电容主要由电容器204设定,但是可以使用附加的一组电容器215在一定范围内调节电容,该电容器215可以具有作为可变控制电压207和固定偏置电压205的函数的可变电容。该组电容器215可以与主电容器204并联耦合,使得LC网络的等效电容是初级电容器204的电容和该组电容器215的电容之和。例如,如图所示,该组电容器215可以包括四个电容器215,其中至少两个(例如,215b和215c)耦合在偏置电压205和控制电压207之间。在这种配置中,电容器215b和215c有效地形成并联电容器网络,其等效电容表示为Cvar 220。并联电容器网络上的电压(即,跨越每个电容器215b和215c)是控制电压207和偏置电压205之间的差值(即,ΔV225=Vctrl 207-Vbias 205)。在这样的配置中,Cvar 220可以随ΔV225的变化而变化。
图3示出了图2中用于传统压控电容器配置的电容响应310的说明性曲线图300。这里使用的术语“电容响应”是指电容的幅度变化,其作为用于调节电容的一个或多个电压的幅度变化的函数。例如,电容响应可以被测量为电容的变化与控制电压的变化,或者电容的变化与控制电压和偏置电压之间的相对变化的关系。在图3中,电容响应310在ΔV225的范围内表示为Cvar 220。为了参考,曲线图300包括说明性的理想线性响应曲线320。然而,如图所示,传统压控电容器的实际电容响应310通常是非线性的,使得电容响应310曲线的斜率330在ΔV225的不同电平下是不同的。例如,在低和高ΔV225电平时,电容响应310的斜率曲线(例如,斜面330a和330c)相对较小;当处于中等ΔV225水平时,电容响应310曲线的斜率(例如,斜率330b)相对较大。
回到图2,图3中的电容响应310的非线性可以表示如下:在某些控制电压207电平下,控制电压207的特定幅度变化(即,引起ΔV225中的特定幅度变化)表现出Cvar 220的相对小的变化;在其他控制电压207电平时,控制电压207中的相同特定幅度变化表现出Cvar220的相对大的变化。因为压控电容器用于控制LC网络的等效电容,从而输出振荡器210的频率,非线性电容响应310可以有效地表现为振荡器210的非线性控制。例如,在不同的控制电压207电平下,控制电压207的相同幅度变化可以产生LC振荡器电路210的输出频率不同的幅度变化。
回到图1,这种非线性电容响应可能在某些环境中产生不期望的操作条件,例如在PLL系统100的背景下。用非线性电容响应实现VCO块130的一种情况可能导致VCO块130在其工作范围的不同区域上表现出不同的增益。用非线性电容响应实现VCO块130的另一种情况可能导致PLL在其工作范围的某些区域表现出环路不稳定性(或难以实现环路稳定性)。
实施例包括压控电容的新颖实施方式,在此称为“交错偏置变容二极管”140。如本文所述,交错偏置变容二极管140旨在相对较大的工作范围实现基本线性电容响应。应注意,尽管本文描述的一些实施方案寻求实现改善电容响应的线性度,但实现完美线性可能是不可能或不可行的。因此,术语“基本线性”在本文中用于描述本文所述的交错偏置变容二极管140的电容响应,其明显比在传统类型的压控电容器(例如,如图2和图3中所示),或者如本文所述,跨越交错偏置变容二极管140的元件子变容二极管上看到的非线性电容响应的类型更线性。
如图所示,交错偏置变容二极管140可以以VCO块130的一部分实现。尽管未示出,交错偏置变容二极管140包括多个子变容二极管,每个子变容二极管以相同的控制电压(即,Vctrl 125)但以不同的偏置电压145驱动。例如,具有N个子变容二极管的交错偏置变容二极管140可以由N个偏置电压145电平驱动实现。可以设计子变容二极管的数量和不同级别的偏置电压145使得每个子变容二极管表现出非线性电容响应,但是交错偏置变容二极管140的总电容(例如,所有子变容二极管并联的等效电容)表现出基本线性电容响应。
图4A示出了根据各种实施例的说明性交错偏置变容二极管400的电路图。交错偏置变容二极管400可以是图1的交错偏置变容二极管140的实现。如图所示,交错偏置变容二极管400包括一对变容二极管端子405,控制电压节点435和N个偏置电压输入节点445。例如,在图1的上下文中实现交错偏置变容二极管400可以涉及将控制电压节点435与Vctrl125耦合(例如,在环路滤波器块120的输出处),将每个偏置电压输入节点445与各自的偏置电压145耦合,并且将变容二极管端子405与振荡器135耦合。
交错偏置变容二极管140包括N个子变容二极管410,每个子变容二极管410耦合在一对变容二极管端子405之间。每个子变容二极管410具有与控制电压节点435和N个偏置电压节点中各自的一个耦合的可变电容部分。在一些实施方式中,如图所示,可变电容部分包括第一电容器415a和第二电容器415b。每个第一电容器415a可以耦合在各自的第一偏置电压端子417a和控制电压节点435之间,并且每个第二电容器415b可以耦合在控制电压节点435和各自的第二偏置电压端子417b之间。在每个子变容二极管410中,第一和第二偏置电压端子417都与N个偏置电压节点445中的各自的一个耦合。因此,每个子变容二极管的各自的子变容二极管电容420(例如,或每个子变容二极管的可变部分)随施加在控制电压节点435上的控制电压和施加在N个偏置电压节点445中各自的一个上的各自的偏置电压而变化。
在一些实施方案中,在每一子变容二极管410中,第一和第二偏压端子417a经由一个或多个电阻器与N个偏压电压节点445中的各自的一个耦合。在一些实施例中,在每个子变容二极管410中,每个第一偏置电压端子417a可以经由第三电容器415c与变容二极管端子中的第一个405a耦合,和/或每个第二偏置电压端子417b可以通过第四电容器415d与变容二极管端子的另一个405b耦合。可以用任何合适的相对电容值来实现各种实施例。在一些实施方案中,每一子变容二极管410实质上相同地实施,使得所有N个子变容二极管410中的所有第一电容器415a在名义上彼此等同,且所有N个子变容二极管410中的所有第二电容器415b在名义上彼此等同(例如,和/或所有N个子变容二极管410中的所有第三电容器415c在名义上彼此等同,和/或所有N个子变容二极管410中的所有第四电容器415d在名义上彼此等同)。如本文所用,“名义上等同”通常表示元件旨在是等同的(例如,设计为具有相同的电容值),但实际上,由于工艺变化,这些元件可能与其标称值不同,等等。在其他实施方式中,在每个子变容二极管410中,所有电容器415在名义上是等同的。在其它实施方案中,在每一子变容二极管410中,第一电容器415a和第二电容器415b名义上等同,但具有与第三电容器415c和/或第四电容器415d不同的电容。
其他实施例可以包括电阻器和/或电容器的其他配置。例如,图4B示出了交错偏置变容二极管400的替代实施例的电路图。图4B的交错偏置变容二极管400包括交错偏置变容二极管400。图4B的交错偏置变容二极管400与图4A的交错偏置变容二极管400相同;但是,除了在图4A中的N个子变容二极管410中的每一个中具有各自的第三电容器415c和第四电容器415d之外,还存在单个等效第三电容器455c和单个等效第四电容器455d。例如,图4A的各自的第三电容器415ca-415cn的一些电容效应可以在图4B中作为等效的第三电容器455c实现,其电容等于各个第三电容器415ca-415cn的电容之和的一部分(例如,每个各自的第三电容器415c的电容的N倍);以及图4A的各个第四电容器415da-415dn的一些电容效应可以在图4B中所示的等效第四电容器455d实现,其电容等于各个第四电容器415da-415dn的电容之和的一部分(例如,每个各自的第四电容器415d的电容的N倍)。在这样的配置中,所有子变容二极管410经由相同的等效第三电容器455c与第一变容二极管端子405a耦合;所有子变容二极管410通过相同的等效第四电容器455d与第二变容二极管端子405b耦合。
图5示出了图4A或4B子变容二极管的说明性的各自的电容响应的曲线图,且示出了图4A或4B的交错偏置变容二极管的所得到的说明性的总电容响应的曲线图。首先转到曲线500a,每个电容响应510在Vctrl 125的范围内表示为Csvar 420(即,在控制电压节点435处施加的控制电压)。每个电容响应510曲线与子变容二极管410中的不同的各自一个相关联,其由不同的各自的偏置电压145偏置(施加在子变容二极管410耦合至的,N个偏置电压节点445中的各自的一个上)。如图所示,每个子变容二极管410的电容响应510是非线性的,使得每个电容响应510曲线的斜率在Vctrl 124的不同电平处是不同的。然而,因为每个子变容二极管410具有不同的偏置电压145,不同子变容二极管410的电容响应510曲线相对于彼此偏移。
作为示例,三个电容响应曲线(510a,510b和510c)分别与三个子变容二极管410a,410b和410c相关联。将-0.3伏的第一偏置电压145a施加到子变容二极管410a的偏置电压节点445a,将0.0伏的第二偏置电压145b施加到子变容二极管410b的偏置电压节点445b,以及将0.3V的第三偏置电压145c施加到子变容二极管410c的偏置电压节点445c。当Vctrl 124从-0.3伏变化到0.3伏时,子变容二极管410a的ΔV425a从0.0伏变化到0.6伏(ΔV=
Vctrl-Vbias),子变容二极管410b的ΔV425b在-0.3伏和0.3伏之间变化,子变容二极管410c的ΔV425c从-0.6伏至0.0伏之间变化。因此,例如,0.0伏的ΔV425与子变容二极管410a的Vctrl 125值的范围的底部相关联(其中各自的电容响应510a的斜率相对较小),与子变容二极管410b的Vctrl 125值的范围的中部相关联(其中各自的电容响应510b的斜率相对较大),并且与子变容二极管410c的Vctrl 125值的范围的顶部相关联(其中各自的电容响应510c的斜率是相对较小)。这可以在图500a中看到。例如,在Vctrl 125为-0.3时,子变容二极管410a的电容响应曲线510a具有相对大的斜率,而子变容二极管410b和410c的电容响应曲线510b和510c具有相对小的斜率。当Vctrl 125为0.1V时,子变容二极管410a的电容响应曲线510a具有相对小的斜率,而子变容二极管410b和410c的电容响应曲线510b和510c具有相对大的斜率。
转到曲线500b,示出了针对图4A或4B的交错偏置变容二极管400的所得到的说明性的总电容响应520。电容响应520在ΔV425的范围内表示为Cvar440。应当理解,在N个子变容二极管410相对于变容二极管端子405并联耦合的情况下,整个交错偏置变容二极管400具有与单个子变容二极管410的电容之和相关的等效电容Cvar 440。例如,在图4A的配置中,Cvar 440近似等于Csvar1 420a+Csvar2 420b+...+CsvarN 420n。在图4B的配置中,Cvar 440近似计算如下:
1/Cvar=1/C455c+1/C455d+1/(Csvar1+Csvar2+…+CsvarN)
其中,“C455c”是等效第三电容器455c的电容,“C455d”是等效第四电容器455d的电容。
因此,在任何特定的ΔV425处,交错偏置变容二极管400的电容响应520的形状与元件子变容二极管410的电容响应510的总和有关。对于任何特定应用,可以选组多个子变容二极管410和一组偏置电压145,使得分量电容响应510的斜率之和在Vctrl 125的范围内保持基本恒定。以这种方式,尽管每个子变容二极管410的各自的电容随施加在控制电压节点435处的Vctrl125非线性地变化(即,每个电容响应510是非线性的),但并联的N个子变容二极管上的总变容电容(即,Cvar 440)随施加在控制电压节点435处的Vctrl 125基本呈线性变化(即,电容响应520基本上是线性的)。
图6示出了根据各种实施例的用于控制交错偏置变容二极管的变容二极管端子间的总电容的说明性方法600的流程图。如上所述,交错偏置变容二极管包括N个子变容二极管,每个子变容二极管耦合在变容二极管端子之间。N是大于1的正整数(即,两个或更多个)。每个子变容二极管具有可变电容部分,其与控制电压节点和N个偏置电压节点中各自的一个耦合。例如,可变电容部分包括并联耦合(例如,通过电阻器)于控制电压节点和N个偏置电压节点中各自的一个之间的一对电容器。
该方法的一些实现开始于阶段604,设置N个不同的固定偏置电压电平。该方法600可以在阶段608开始或继续,在交错偏置变容二极管的N个偏置电压输入节点中的每一个施加N个不同的固定偏置电压电平中的各自的一个。在阶段612,实施例可以改变在控制电压节点处施加的控制电压电平。如上所述,每个子变容二极管的各自的子变容二极管电容响应于改变控制电压电平而变化。因此,在阶段612,改变施加在控制电压节点处的控制电压电平可以使各自的子变容二极管电容变化,从而使变容二极管端子上的总电容(例如,等效电容)变化。如上所述,利用在阶段608施加的交错偏置电压,每个子变容二极管的各自的子变容二极管电容可以响应于在阶段612改变控制电压电平而非线性地变化。并且,交错偏置变容二极管的总电容可以响应于在阶段612改变控制电压电平而基本呈线性变化。
应理解,当一个元件或组件在本文中被称为“连接到”或“耦合到”另一个元件或组件时,它可以连接或耦合到另一个元件或组件,或者也可以存在中间的元件或组件。相反,当一个元件或组件被称为“直接连接到”或“直接耦合到”另一个元素或组件时,它们之间不存在中间元素或组件。应理解,尽管术语“第一”、“第二”、“第三”等可用于描述各种元件、组件,但这些元件、组件、区域不应受到这些术语的限制。这些术语仅用于区分一个元件、组件和另一个元件、组件。因此,下文讨论的第一元件、组件可以称为第二元件、组件,而不背离本发明的教义。如本文所用,术语“逻辑低”、“低状态”、“低水平”、“逻辑低水平”、“低”或“0”可互换使用。术语“逻辑高”、“高状态”、“高级别”、“逻辑高级别”、“高”或“1”可以互换使用。
如本文所用,术语“a”,“an”和“the”可包括单数和复数指代。将进一步理解,当在本说明书中使用时,术语“包括(comprising)”,“包括(including)”,“具有”及其变型,指定所述特征,步骤,操作,元件和/或组件的存在,但不排除存在或添加一个或多个其他特征,步骤,操作,元件,组件和/或其组。相反,当在本说明书中使用时,术语“由......组成”指定所述特征,步骤,操作,元件和/或组件,并且排除了附加特征,步骤,操作,元件和/或组件。此外,如本文所使用的,词语“和/或”可以指代并涵盖一个或多个相关所列项目的任何可能组合。
虽然这里参考说明性实施例描述了本发明,但是该描述并不旨在以限制意义来解释。相反,说明性实施例的目的是使本领域技术人员更好地理解本发明的精神。为了不模糊本发明的范围,省略了众所周知的工艺和制造技术的许多细节。参考说明书,对于本领域技术人员来说,对说明性实施例以及其他实施例的各种改变是显而易见的。因此,所附权利要求旨在涵盖任何这样的改变。
此外,可以有利地使用本发明的优选实施例的一些特征而无需相应地使用其他特征。因此,前面的描述应该被认为仅仅是对本发明原理的说明,而不是对其的限制。本领域技术人员将理解落入本发明范围内的上述实施例的变型。因此,本发明不限于上面讨论的特定实施例和描述,而是由所附权利要求及其等同限制。

Claims (20)

1.一种交错偏置变容二极管,包括:
一对变容二极管端子;
控制电压节点;
N个偏压输入节点,其中N是大于1的正整数;和
N个子变容二极管,每个子变容二极管耦合在所述一对变容二极管端子之间,并且具有与所述控制电压节点和N个偏置电压节点中各自的一个耦合的可变电容部分,
每个子变容二极管的各自的子变容二极管电容随施加在所述控制电压节点上的控制电压和施加在所述N个偏置电压节点中各自的一个上的各自的偏置电压而变化。
2.如权利要求1所述的交错偏置变容二极管,其中:
所述N个偏置电压节点中每个各自的一个上施加不同的各自的偏置电压。
3.如权利要求2所述的交错偏置变容二极管,其中:
对于每个子变容二极管,各自的子变容二极管的电容随施加在所述控制电压节点处的所述控制电压呈非线性变化;和
响应于施加在所述N个偏置电压节点中每个各自的一个上的不同的各自的偏置电压,并联的所述N个子变容二极管上的总变容器电容随所述控制电压基本呈线性变化。
4.如权利要求1所述的交错偏置变容二极管,其中每个子变容二极管包括:
第一电容器,耦合在各自的第一偏置电压端子和各自的控制电压端子之间;和
第二电容器,耦合在各自的控制电压端子和各自的第二偏置电压端子之间,
所述第一偏置电压端子与所述一对变容二极管端子中的第一个耦合并与所述N个偏置电压节点中各自的一个耦合,以及
所述第二偏置电压端子与所述一对变容二极管端子中的第二个耦合并与所述N个偏置电压节点中各自的一个耦合。
5.如权利要求4所述的交错偏置变容二极管,其中所述第一偏置电压端子通过第三电容器与所述一对变容二极管端子中的第一个耦合。
6.如权利要求4所述的交错偏置变容二极管,其中所述第二偏置电压端子通过第四电容器与所述一对变容二极管端子中的第二个耦合。
7.如权利要求4所述的交错偏置变容二极管,其中所述各自的第一偏置电压端子和所述各自的第二偏置电压端子分别经由各自的电阻器与所述N个偏置电压节点中各自的一个耦合。
8.如权利要求4所述的交错偏置变容二极管,其中,对于每个子变容二极管,所述第一电容器和所述第二电容器具有相同的标称电容。
9.一种用于控制交错偏置变容二极管的变容二极管端子间的总电容的方法,该方法包括:
在交错偏置变容二极管的N个偏置电压输入节点的每一个施加N个不同的固定偏置电压电平中的各自的一个,其中N是大于1的正整数;和
改变施加在控制电压节点的控制电压电平,
其中所述交错偏置变容二极管包括N个子变容二极管,每个子变容二极管耦合在所述变容二极管的端子之间,并且具有与所述控制电压节点和N个偏置电压节点中各自的一个耦合的可变电容部分,从而所述每个子变容二极管的各自的子变容二极管电容响应于改变所述控制电压电平而变化。
10.如权利要求9所述的方法,还包括:
设置所述N个不同的固定偏置电压电平,使得响应于在所述N个偏置电压输入节点中的每一个上施加所述N个不同的固定偏置电压电平中的各自一个:
每个子变容二极管的各自子变容二极管电容响应于改变所述控制电压电平呈非线性地变化;和
所述交错偏置变容二极管的总电容响应于改变所述控制电压电平基本上呈线性地变化,所述交错偏置变容二极管的总电容为所述N个子变容二极管并联的电容。
11.一种振荡器系统,包括:
电容器控制的振荡器,以振荡器频率产生输出信号;和
变容二极管,具有与所述电容器控制的振荡器耦合的变容二极管端子,所述变容二极管包括:
控制电压节点;
N个偏压输入节点,其中N是大于1的正整数;和
N个子变容二极管,每个子变容二极管耦合在所述一对变容二极管端子之间,并且具有与所述控制电压节点和N个偏置电压节点中各自的一个耦合的可变电容部分,
每个子变容二极管的各自的子变容二极管电容随施加在所述控制电压节点上的控制电压和施加在所述N个偏置电压节点中各自的一个上的各自的偏置电压而变化,并且
所述振荡器频率是所述N个各自的子变容二极管并联电容的总电容的函数。
12.如权利要求11所述的振荡器系统,其中所述电容器控制的振荡器是电感-电容LC振荡器,其中所述LC振荡器的谐振频率响应所述N个各自的子变容二极管并联电容的总电容。
13.根据权利要求11所述的振荡器系统,其中所述电容器控制的振荡器是环形振荡器,其中环形延迟响应于所述N个各自的子变容二极管并联电容的总电容。
14.如权利要求11所述的振荡器系统,还包括:
锁相环PLL,包括压控振荡器VCO,所述PLL的PLL输出频率由所述VCO控制,所述VCO包括所述电容器控制的振荡器和所述变容二极管。
15.如权利要求11所述的振荡器系统,其中:
所述N个偏置电压节点中每个各自的一个上施加不同的各自的偏置电压。
16.如权利要求15所述的振荡器系统,其中:
对于每个子变容二极管,各自的子变容二极管的电容随施加在所述控制电压节点处的所述控制电压呈非线性变化;和
响应于施加在所述N个偏置电压节点中每个各自的一个上的不同的各自的偏置电压,并联的所述N个子变容二极管上的总变容器电容随所述控制电压基本呈线性变化。
17.如权利要求11所述的振荡器系统,其中每个子变容二极管包括:
第一电容器,耦合在各自的第一偏置电压端子和各自的控制电压端子之间;和
第二电容器,耦合在各自的控制电压端子和各自的第二偏置电压端子之间,
其中,所述各自的第一偏置电压端子与所述变容二极管端子的第一个耦合并与所述N个偏置电压节点中各自的一个耦合,以及
其中所述各自的第二偏置电压端子与所述变容二极管端子的第二个耦合并与所述N个偏置电压节点中各自的一个耦合。
18.如权利要求17所述的振荡器系统,其中,对于每个子变容二极管,所述第一电容器和所述第二电容器具有相同的标称电容。
19.如权利要求17所述的振荡器系统,其中,对于每个子变容二极管:
所述各自的第一偏置电压端子通过第三电容器与所述一对变容二极管端子中的第一个耦合;和
所述各自的第二偏置电压端子通过第四电容器与所述一对变容二极管端子中的第二个耦合。
20.如权利要求17所述的振荡器系统,其中,对于每个子变容二极管:
所述各自的第一偏置电压端子和所述各自的第二偏置电压端子中的每个经由各自的电阻器与所述N个偏置电压节点中各自的一个耦合。
CN201980001256.5A 2018-12-08 2019-06-05 交错偏置变容二极管 Pending CN110392982A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/214,037 2018-12-08
US16/214,037 US10629755B1 (en) 2018-12-08 2018-12-08 Staggered-bias varactor
PCT/CN2019/090213 WO2020113922A1 (en) 2018-12-08 2019-06-05 Staggered-bias varactor

Publications (1)

Publication Number Publication Date
CN110392982A true CN110392982A (zh) 2019-10-29

Family

ID=68289743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001256.5A Pending CN110392982A (zh) 2018-12-08 2019-06-05 交错偏置变容二极管

Country Status (1)

Country Link
CN (1) CN110392982A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111642A1 (en) * 2006-11-09 2008-05-15 Jose Bohorquez Apparatus and methods for vco linearization
CN104518788A (zh) * 2013-09-30 2015-04-15 英飞凌科技股份有限公司 用于压控振荡器的系统和方法
US20160072463A1 (en) * 2014-09-04 2016-03-10 Nitero Pty Ltd. Multi-varactor approach for improved vco gain
CN205566222U (zh) * 2016-04-06 2016-09-07 江苏星宇芯联电子科技有限公司 一种lc压控振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111642A1 (en) * 2006-11-09 2008-05-15 Jose Bohorquez Apparatus and methods for vco linearization
CN104518788A (zh) * 2013-09-30 2015-04-15 英飞凌科技股份有限公司 用于压控振荡器的系统和方法
US20160072463A1 (en) * 2014-09-04 2016-03-10 Nitero Pty Ltd. Multi-varactor approach for improved vco gain
CN205566222U (zh) * 2016-04-06 2016-09-07 江苏星宇芯联电子科技有限公司 一种lc压控振荡器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YA-PEI WU: "Design and analysis of a 3.85–5.23 GHz linear-tuning CMOS LC-tank VCO", 《2018 7TH INTERNATIONAL SYMPOSIUM ON NEXT GENERATION ELECTRONICS (ISNE)》 *

Similar Documents

Publication Publication Date Title
US5561398A (en) LC-tuned voltage controlled ring oscillator
US6853272B1 (en) Linear voltage controlled capacitance circuit
US8629732B2 (en) Voltage-controlled oscillators and related systems
US6768359B2 (en) Charge-pump phase-locked loop circuit with charge calibration
US7936224B2 (en) Voltage controlled oscillator
JP2003501853A (ja) 制御発振器
US7358825B2 (en) Variable capacitance circuit arrangement
US7782151B2 (en) VCO digital range selection
EP0734124A2 (en) Filter network for phase-locked loop circuit
CN100578913C (zh) 一种使用于压控振荡器中的一可变电容器
US20070090872A1 (en) Capacitance multiplier circuit for PLL filter
CN110392982A (zh) 交错偏置变容二极管
US20100102859A1 (en) Lc voltage controlled oscillator tank with linearized frequency control
US7477113B1 (en) Voltage-controlled capacitance linearization circuit
US9673753B1 (en) Voltage-controlled oscillator with improved tuning curve linearization
US10629755B1 (en) Staggered-bias varactor
US7242243B2 (en) Voltage-controlled capacitor circuit and related circuitry with diode and MOS varactors
US7679461B2 (en) Varactor device with reduced temperature dependence
US7109763B1 (en) Phase locked loop operable over a wide frequency range
JP2010041275A (ja) Pll回路
KR100970916B1 (ko) 위상 동기 루프의 루프-필터의 튜닝
KR20160112413A (ko) 다중 위상 모드 vco 회로
JPH0637631A (ja) Pll発振装置
JP2006135739A (ja) 電圧制御水晶発振回路
JP2008187426A (ja) 電圧制御圧電発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191029