CN110350997A - 一种多信息的单线分时传输系统 - Google Patents

Abstract

本发明公开了一种多信息的单线分时传输系统。本申请的发送端电路采用多输入单输出，实现将多个输入信号SI1～SIn轮流输出；接收端电路采用单输入多输出，实现将轮流接收的信号SI1～SIn分离开，以输出多路信号SO1～SOn。可见，本申请的发送端电路和接收端电路之间采用单传输线分时传输多个信息，从而采用较少的传输线实现了多个信息的实时并行传输，进而避免了因传输线数量较多导致的一系列问题。

Description

一种多信息的单线分时传输系统

技术领域

本发明涉及多信息传输领域，特别是涉及一种多信息的单线分时传输系统。

背景技术

目前，对于检测多信号的传感器或仪器来说，其检测的多信号(SI1～SIn)通常需要基本并行地传送到其他仪器或计算机中。现有技术中，常用的信号传输方法是对应每个信号均设置一条传输线，但由此带来的问题是：1)传输线所在的传输电缆因为内含的传输线很多而变得很粗，甚至远超过传感器或仪器的外廓尺寸；2)传输线很重，甚至会因此改变传感器或仪器机械结构的频率特性；3)传输线的价格很高，甚至超过了所连接的电子装置的价格；4)连接传输电缆的连接器的连接插针相应很多，一方面，使连接器的体积庞大到不适宜与传感器或仪器连接，另一方面，若为了降低连接器的尺寸而减小连接插针的直径，则易导致接触不良而发生连接瞬断、失效。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种多信息的单线分时传输系统，发送端电路和接收端电路之间采用单传输线分时传输多个信息，从而采用较少的传输线实现了多个信息的实时并行传输，进而避免了因传输线数量较多导致的一系列问题。

为解决上述技术问题，本发明提供了一种多信息的单线分时传输系统，包括：

具有n个输入端、单输出端的发送端电路，用于将n个输入端输入的n个输入信号SI1～SIn轮流切换至所述单输出端输出；

具有单输入端、n个输出端，且输入端与所述发送端电路的输出端经单传输线连接的接收端电路，用于将所述单输入端轮流接收到的信号SI1～SIn进行一一分离，并将分离得到的n路输出信号SO1～SOn从n个输出端一一对应输出；其中，n为大于1的整数。

优选地，所述发送端电路包括：

具有n个输入端、单输出端的发送开关；

与所述发送开关的控制端连接的发送端控制器，用于控制所述发送开关的n个输入信号SI1～SIn轮流切换至所述发送开关的输出端输出。

优选地，所述发送端控制器包括：

第一晶体振荡器，用于在工作时生成第一时钟信号；其中，所述第一时钟信号的频率FCLK至少为输入信号SI1～SIn中最高频率的2n倍；

时钟端与所述第一晶体振荡器的输出端连接、输出端与所述发送开关的控制端连接的第一同步计数器，用于基于所述第一时钟信号依次生成所述发送开关的第一地址控制信号A1～An，以使所述发送开关基于所述第一地址控制信号A1～An一一对应选择输入信号SI1～SIn切换至所述发送开关的输出端输出；

分别与所述第一同步计数器的输出端及复位端连接的第一门控制器，用于在识别到所述第一地址控制信号达到An后生成第一复位控制信号，以复位所述第一同步计数器。

优选地，输入信号SI1～SIn包括：大于其余所有输入信号的信号幅度、且电平固定的同步识别信号；

相应的，所述接收端电路具体用于在接收到所述同步识别信号后，基于所述同步识别信号确定信号SI1～SIn与自身输出信号SO1～SOn的一一对应关系，并按照此对应关系将轮流接收到的信号SI1～SIn进行一一分离，以得到n路输出信号SO1～SOn。

优选地，所述接收端电路包括：

具有单输入端、n个输出端，且输入端与所述发送端电路的输出端经单传输线连接的接收开关；

与所述接收开关的控制端连接的接收端控制器，用于在检测到所述接收开关接收到所述同步识别信号后，基于所述同步识别信号确定信号SI1～SIn与所述接收开关的n个输出端O1～On的一一对应关系，并按照此对应关系控制所述接收开关轮流接收到的信号SI1～SIn一一对应分离至所述接收开关的n个输出端O1～On输出。

优选地，所述接收端控制器包括：

分别与第二同步计数器的时钟端和所述接收开关的采样控制端连接的第一振荡器，用于在工作时生成与发送端的时钟频率相等的第二时钟信号至所述第二同步计数器；同时周期性生成第一采样控制脉冲至所述接收开关，以防止因传输信号时延所导致的信号过渡过程被分离输出；

输出端与所述接收开关的控制端连接的所述第二同步计数器，用于基于所述第二时钟信号生成所述接收开关的第二地址控制信号B1～Bn，以使所述接收开关在接收到所述第一采样控制脉冲后开始对自身输入端接收的信号进行采样，并基于当前的第二地址控制信号Bx将采样的信号对应分离至所述接收开关的输出端Ox输出；其中，x∈[1，n]，且x为整数；

分别与所述接收开关的输入端、所述第一振荡器和所述第二同步计数器的复位端连接的第二门控制器，用于在从传输信号中提取到所述同步识别信号后，生成第二复位控制信号，以复位所述第一振荡器和所述第二同步计数器。

优选地，所述第一振荡器包括：

第二晶体振荡器，用于在工作时生成高频时钟信号；其中，所述高频时钟信号的频率FG＝M×FCLK，FCLK为所述第二时钟信号的频率，M为大于1的整数；

分别与所述第二晶体振荡器的输出端、所述第二门控制器、所述第二同步计数器的时钟端及所述接收开关的采样控制端连接的M分频器，用于对所述高频时钟信号的频率进行M分频，得到所述第二时钟信号；从第二地址控制信号Bx对应的第1个计数脉冲开始计数，将第max(2～int(M/2))个计数脉冲作为第一采样控制脉冲输出至所述接收开关；其中，int(M/2)表示M/2为整数时取M/2，M/2不为整数时取比其小的最大整数。

优选地，所述接收端电路包括：

第二振荡器，用于在工作时周期性生成第二采样控制脉冲；其中，所述第二采样控制脉冲的频率FC＝K×FCLK，FCLK为发送端的时钟频率，K为大于1的整数；

分别与所述发送端电路的输出端和所述第二振荡器的复位端连接第三门控制器，用于在从传输信号中提取到所述同步识别信号后，生成第三复位控制信号，以复位所述第二振荡器；

输入端与所述发送端电路的输出端经单传输线连接、采样控制端与所述第二振荡器的输出端连接的AD变换器，用于在接收到所述第二采样控制脉冲后对单传输线上的传输信号SI1～SIn进行采样，并将采样后的模拟信号转换为数字信号；

与所述AD变换器的输出端连接的处理器，用于在接收到表征所述同步识别信号的数字信号后，根据所述同步识别信号对表征传输信号SI1～SIn的数字信号进行识别，以对应分离出n路信号SO1～SOn。

优选地，所述处理器具体用于根据所述数字信号的幅度判断当前新数据是否为同步识别信号，若是，则对计数器x赋值z，并返回将当前新数据分配至数组SOx，x＝x+1的第一步骤；判断计数器x的新值是否等于z-1，若是，则返回判断当前新数据是否为同步识别信号的步骤；若否，则判断计数器x的新值是否达到n，若是，则对计数器x赋值1，并返回所述第一步骤；若否，则直接返回所述第一步骤，以实现将所述同步识别信号分配至同步信号数组SOz，并根据所述同步识别信号将其余数据一一对应分配至数组SO1～SOn；其中，z取1至n中任一整数。

优选地，所述单线分时传输系统还包括：

与所述接收端电路的输出端连接的修正模块，用于获取输出信号SO1～SOn的幅度，并将输出信号SO1～SOn的幅度均乘以修正系数XIU，得到输出信号SO1～SOn修正后的幅度；其中，XIU＝VREF/OREF，VREF为预先在所述发送端电路的输入端Ix输入的标准信号的幅度，OREF为在所述发送端电路输入标准信号后，在所述接收端电路的输出端Ox所测得的输出信号SOx的幅度；其中，x∈[1，n]，且x为整数。

本发明提供了一种多信息的单线分时传输系统。本申请的发送端电路采用多输入单输出，实现将多个输入信号SI1～SIn轮流输出；接收端电路采用单输入多输出，实现将轮流接收的信号SI1～SIn分离开，以输出多路信号SO1～SOn。可见，本申请的发送端电路和接收端电路之间采用单传输线分时传输多个信息，从而采用较少的传输线实现了多个信息的实时并行传输，进而避免了因传输线数量较多导致的一系列问题(如传输线过重、体积过大、价格过高)。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种多信息的单线分时传输系统的结构示意图；

图2为本发明实施例提供的一种发送端电路的结构示意图；

图3为本发明实施例提供的一种发送端控制器的结构示意图；

图4为本发明实施例提供的第一种接收端电路的结构示意图；

图5为本发明实施例提供的一种接收端控制器的结构示意图；

图6为本发明实施例提供的一种第一振荡器的结构示意图；

图7为本发明实施例提供的第二种接收端电路的结构示意图；

图8为本发明实施例提供的一种处理器分离信号的流程图；

图9为本发明实施例提供的一种发送端电路的具体结构示意图；

图10为本发明实施例提供的一种如图9所示发送端电路的工作波形仿真图一；

图11为本发明实施例提供的一种如图9所示发送端电路的工作波形仿真图二；

图12为本发明实施例提供的第一种接收端电路的具体结构示意图一；

图13为本发明实施例提供的第一种接收端电路的具体结构示意图二；

图14为本发明实施例提供的一种多信息的单线分时传输系统的硬件实现之电压传输电路图；

图15为本发明实施例提供的一种如图14所示电压传输电路图的电压传输分离波形图；

图16为本发明实施例提供的一种多信息的单线分时传输系统的硬件实现之电流传输电路图；

图17为本发明实施例提供的一种如图16所示电流传输电路图的电流传输分离波形图。

具体实施方式

本发明的核心是提供一种多信息的单线分时传输系统，发送端电路和接收端电路之间采用单传输线分时传输多个信息，从而采用较少的传输线实现了多个信息的实时并行传输，进而避免了因传输线数量较多导致的一系列问题。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明实施例提供的一种多信息的单线分时传输系统的结构示意图。

该多信息的单线分时传输系统包括：

具有n个输入端、单输出端的发送端电路1，用于将n个输入端输入的n个输入信号SI1～SIn轮流切换至单输出端输出；

具有单输入端、n个输出端，且输入端与发送端电路1的输出端经单传输线连接的接收端电路2，用于将单输入端轮流接收到的信号SI1～SIn进行一一分离，并将分离得到的n路输出信号SO1～SOn从n个输出端一一对应输出；其中，n为大于1的整数。

具体地，本申请的单线分时传输系统包括发送端电路1和接收端电路2，其工作原理为：

发送端电路1包含n个输入端(I1～In)、1个输出端，其中任一输入端Ix均输入1个输入信号SIx(x取1,2,3……n)。当发送端电路1的n个输入端输入n个输入信号SI1～SIn时，发送端电路1会将n个输入端轮流连通单输出端，从而使n个输入端输入的n个输入信号SI1～SIn轮流切换至单输出端输出，即发送端电路1的单输出端分时传输n个输入信号SI1～SIn。

接收端电路2包含1个输入端、n个输出端(O1～On)，其单输入端与发送端电路1的单输出端经单传输线连接，用于接收发送端电路1的单输出端轮流输出的信号SI1～SIn。当接收端电路2接收到发送端电路1传输过来的信号时，接收端电路2会将轮流接收到的信号SI1～SIn进行一一分离，从而得到n路输出信号SO1～SOn；然后将分离得到的n路输出信号SO1～SOn从n个输出端一一对应输出，从而实现了多个信息的实时并行传输。

本发明提供了一种多信息的单线分时传输系统。本申请的发送端电路采用多输入单输出，实现将多个输入信号SI1～SIn轮流输出；接收端电路采用单输入多输出，实现将轮流接收的信号SI1～SIn分离开，以输出多路信号SO1～SOn。可见，本申请的发送端电路和接收端电路之间采用单传输线分时传输多个信息，从而采用较少的传输线实现了多个信息的实时并行传输，进而避免了因传输线数量较多导致的一系列问题(如传输线过重、体积过大、价格过高)。

在上述实施例的基础上：

请参照图2，图2为本发明实施例提供的一种发送端电路的结构示意图。

作为一种可选地实施例，发送端电路1包括：

具有n个输入端、单输出端的发送开关K1；

与发送开关K1的控制端连接的发送端控制器U1，用于控制发送开关K1的n个输入信号SI1～SIn轮流切换至发送开关K1的输出端输出。

具体地，本申请的发送端电路1包括发送开关K1和发送端控制器U1，其工作原理为：

发送开关K1包含n个输入端(I1～In，也可以表示为I0～In-1)、1个输出端，n个输入端供n个输入信号SI1～SIn一一输入。发送端控制器U1用于控制发送开关K1具体哪个输入端连通其单输出端，从而决定n个输入信号SI1～SIn的轮流输出顺序。由于发送开关K1可达到较快的切换速度，所以本申请可实现多个信息的高速传输。

请参照图3，图3为本发明实施例提供的一种发送端控制器的结构示意图。

作为一种可选地实施例，发送端控制器U1包括：

第一晶体振荡器12，用于在工作时生成第一时钟信号；其中，第一时钟信号的频率FCLK至少为输入信号SI1～SIn中最高频率的2n倍；

时钟端与第一晶体振荡器12的输出端连接、输出端与发送开关K1的控制端连接的第一同步计数器11，用于基于第一时钟信号依次生成发送开关K1的第一地址控制信号A1～An，以使发送开关K1基于第一地址控制信号A1～An一一对应选择输入信号SI1～SIn切换至发送开关K1的输出端输出；

分别与第一同步计数器11的输出端及复位端连接的第一门控制器13，用于在识别到第一地址控制信号达到An后生成第一复位控制信号，以复位第一同步计数器11。

具体地，本申请的发送端控制器U1包括第一晶体振荡器12、第一同步计数器11及第一门控制器13，其工作原理为：

第一晶体振荡器12在工作时生成第一时钟信号至第一同步计数器11的时钟端(CLK)。第一同步计数器11在输入第一时钟信号后，对第一时钟信号的脉冲进行累计，以依次生成第一地址控制信号A1～An至发送开关K1(模拟开关阵列)的控制端(如每10个脉冲第一地址控制信号加1)。发送开关K1在接收到第一地址控制信号Ax时，控制输入端Ix连通单输出端，使输入信号SIx从单输出端输出，从而实现输入信号SI1～SIn轮流切换至发送开关K1的输出端输出。当第一地址控制信号达到An时，第一门控制器13会生成第一复位控制信号至第一同步计数器11的复位端(R)，以复位第一同步计数器11，从而使第一同步计数器11重新生成第一地址控制信号A1～An。

需要说明的是，第一晶体振荡器12生成的第一时钟信号的频率为FCLK，FCLK/n至少为发送开关K1的输入信号SI1～SIn中最高频率的2倍，也可以为大于2的整数倍，以符合采样定理。

作为一种可选地实施例，输入信号SI1～SIn包括：大于其余所有输入信号的信号幅度、且电平固定的同步识别信号；

相应的，接收端电路2具体用于在接收到同步识别信号后，基于同步识别信号确定信号SI1～SIn与自身输出信号SO1～SOn的一一对应关系，并按照此对应关系将轮流接收到的信号SI1～SIn进行一一分离，以得到n路输出信号SO1～SOn。

进一步地，在发送开关K1的输入信号SI1～SIn中，包含大于其余所有输入信号的信号幅度、且电平固定的同步识别信号，在接收端电路2分离信号SI1～SIn时起到同步识别作用。比如，按理来说，输入信号SIx分离出来得到输出信号SOx，并从输出端Ox输出。若SIz(z取1至n中任一整数)为同步识别信号，则接收端电路2在识别到SIz之后，便可知道SIz分离出来得到的是输出信号SOz，以及接下来接收到的信号分离出来得到的是哪个输出信号，从而实现发送端和接收端的同步。

请参照图4，图4为本发明实施例提供的第一种接收端电路的结构示意图,。

作为一种可选地实施例，接收端电路2包括：

具有单输入端、n个输出端，且输入端与发送端电路1的输出端经单传输线连接的接收开关K2；

与接收开关K2的控制端连接的接收端控制器U2，用于在检测到接收开关K2接收到同步识别信号后，基于同步识别信号确定信号SI1～SIn与接收开关K2的n个输出端O1～On的一一对应关系，并按照此对应关系控制接收开关K2轮流接收到的信号SI1～SIn一一对应分离至接收开关K2的n个输出端O1～On输出。

具体地，本申请的接收端电路2包括接收开关K2和接收端控制器U2，其工作原理为：

接收开关K2包含1个输入端、n个输出端(O1～On，也可以表示为O0～On-1)，n个输出端供n个输出信号SO1～SOn一一输出。接收端控制器U2用于控制接收开关K2具体哪个输出端连通其单输入端，具体是当传输线上传输信号SIx时，控制接收开关K2的输出端Ox连通其单输入端。

请参照图5，图5为本发明实施例提供的一种接收端控制器的结构示意图。

作为一种可选地实施例，接收端控制器U2包括：

分别与第二同步计数器21的时钟端和接收开关K2的采样控制端连接的第一振荡器22，用于在工作时生成与发送端的时钟频率相等的第二时钟信号至第二同步计数器21；同时周期性生成第一采样控制脉冲至接收开关K2，以防止因传输信号时延所导致的信号过渡过程被分离输出；

输出端与接收开关K2的控制端连接的第二同步计数器21，用于基于第二时钟信号生成接收开关K2的第二地址控制信号B1～Bn，以使接收开关K2在接收到第一采样控制脉冲后开始对自身输入端接收的信号进行采样，并基于当前的第二地址控制信号Bx将采样的信号对应分离至接收开关K2的输出端Ox输出；其中，x∈[1，n]，且x为整数；

分别与接收开关K2的输入端、第一振荡器22和第二同步计数器21的复位端连接的第二门控制器23，用于在从传输信号中提取到同步识别信号后，生成第二复位控制信号，以复位第一振荡器22和第二同步计数器21。

具体地，本申请的接收端控制器U2包括第一振荡器22、第二同步计数器21及第二门控制器23，其工作原理同理为：

第一振荡器22在工作时生成第二时钟信号至第二同步计数器21的时钟端(需要说明的是，第二时钟信号的频率与第一时钟信号的频率相同)。第二同步计数器21在输入第二时钟信号后，对第二时钟信号的脉冲进行累计，以依次生成第二地址控制信号B1～Bn至接收开关K2(模拟开关阵列)的控制端。同时，第一振荡器22在工作时周期性生成第一采样控制脉冲至接收开关K2的采样控制端(KZ)。接收开关K2在接收到第二地址控制信号Bx时，控制输出端Ox连通单输入端，但其在接收到第一采样控制脉冲时才采样传输线上的信号SIx，使其从输出端Ox输出，目的是防止因传输信号时延所导致的信号过渡过程被分离输出。第二门控制器23在从传输线中提取到同步识别信号后，会生成第二复位控制信号至第一振荡器22和第二同步计数器21的复位端，以复位第一振荡器22和第二同步计数器21。

优选地，第一同步计数器11传输至发送开关K1的第一地址控制信号A1～An的地址线可以是自然数n条；也可以是符合BCD编码或2进制编码的2^X＝n的X条，相应地，第一同步计数器11为BCD编码或2进制编码计数器，发送开关K1为BCD编码或2进制编码控制的发送开关。第二同步计数器21传输至接收开关K2的第二地址控制信号B1～Bn的地址线的设置同理，本申请在此不再赘述。

请参照图6，图6为本发明实施例提供的一种第一振荡器的结构示意图。

作为一种可选地实施例，第一振荡器22包括：

第二晶体振荡器221，用于在工作时生成高频时钟信号；其中，高频时钟信号的频率FG＝M×FCLK，FCLK为第二时钟信号的频率，M为大于1的整数；

分别与第二晶体振荡器221的输出端、第二门控制器23、第二同步计数器21的时钟端及接收开关K2的采样控制端连接的M分频器222，用于对高频时钟信号的频率进行M分频，得到第二时钟信号；从第二地址控制信号Bx对应的第1个计数脉冲开始计数，将第max(2～int(M/2))个计数脉冲作为第一采样控制脉冲输出至接收开关K2；其中，int(M/2)表示M/2为整数时取M/2，M/2不为整数时取比其小的最大整数。

具体地，本申请的第一振荡器22包括第二晶体振荡器221和M分频器222，其工作原理为：

第二晶体振荡器221在工作时生成高频时钟信号(频率FG＝M×FCLK)至M分频器222。M分频器222对高频时钟信号的频率进行M分频，得到第二时钟信号(频率FCLK)。同时，M分频器222从第二地址控制信号Bx对应的第1个计数脉冲开始计数，将第max(2～int(M/2))个计数脉冲作为第一采样控制脉冲输出至接收开关K2的采样控制端，从而使采样信号更加准确。

请参照图7，图7为本发明实施例提供的第二种接收端电路的结构示意图。

作为一种可选地实施例，接收端电路2包括：

第二振荡器24，用于在工作时周期性生成第二采样控制脉冲；其中，第二采样控制脉冲的频率FC＝K×FCLK，FCLK为发送端的时钟频率，K为大于1的整数；

分别与发送端电路1的输出端和第二振荡器24的复位端连接第三门控制器25，用于在从传输信号中提取到同步识别信号后，生成第三复位控制信号，以复位第二振荡器24；

输入端与发送端电路1的输出端经单传输线连接、采样控制端与第二振荡器24的输出端连接的AD变换器T2，用于在接收到第二采样控制脉冲后对单传输线上的传输信号SI1～SIn进行采样，并将采样后的模拟信号转换为数字信号；

与AD变换器T2的输出端连接的处理器C2，用于在接收到表征同步识别信号的数字信号后，根据同步识别信号对表征传输信号SI1～SIn的数字信号进行识别，以对应分离出n路信号SO1～SOn。

进一步地，除了上述实施例提供的主硬件结构的接收端电路之外，还可以采用主软件结构的接收端电路。具体地，本申请的接收端电路2包括第二振荡器24、第三门控制器25、AD变换器T2及处理器C2，其工作原理为：

第二振荡器24在工作时周期性生成第二采样控制脉冲(频率FC＝K×FCLK)至AD变换器T2的采样控制端。AD变换器T2在接收到第二采样控制脉冲后，会对传输线上的传输信号SI1～SIn进行采样，并将采样后的模拟信号转换为数字信号输出至处理器C2。处理器C2可根据数字信号的幅值识别表征同步识别信号的数字信号，并在识别到表征同步识别信号的数字信号后，基于同步识别信号对表征传输信号SI1～SIn的数字信号进行一一识别，以对应分离出n路信号SO1～SOn并存储，以供其它设备从处理器C2的存储模块中提取到n路信号SO1～SOn。第三门控制器25在从传输线上提取到同步识别信号后，会生成第三复位控制信号至第二振荡器24的复位端，以复位第二振荡器24。

作为一种可选地实施例，处理器C2具体用于根据数字信号的幅度判断当前新数据是否为同步识别信号，若是，则对计数器x赋值z，并返回将当前新数据分配至数组SOx，x＝x+1的第一步骤；判断计数器x的新值是否等于z-1，若是，则返回判断当前新数据是否为同步识别信号的步骤；若否，则判断计数器x的新值是否达到n，若是，则对计数器x赋值1，并返回第一步骤；若否，则直接返回第一步骤，以实现将同步识别信号分配至同步信号数组SOz，并根据同步识别信号将其余数据一一对应分配至数组SO1～SOn；其中，z取1至n中任一整数。

具体地，请参照图8，图8为本发明实施例提供的一种处理器分离信号的流程图。AD变换器T2输出序列数据，首先，根据序列数据的幅度判断是否得到稳定的新数据；若是，则输出新数据，并执行将当前新数据分配至数组SOx，x＝x+1；若否，则返回基于序列数据判断是否得到稳定的新数据的步骤。然后，在执行将当前新数据分配至数组SOx，x＝x+1之后，判断计数器x的新值是否等于z-1，若等于z-1，则根据数据幅度判断当前新数据是否为同步识别信号；若为同步识别信号，则对计数器x赋值z，并返回将当前新数据分配至数组SOx，x＝x+1的步骤；若不等于z-1，则判断计数器x的新值是否达到n，若达到n，则对计数器x赋值1，并返回将当前新数据分配至数组SOx，x＝x+1的步骤；若未达到n，则直接返回将当前新数据分配至数组SOx，x＝x+1的步骤。基于此，本申请可将同步识别信号分配至同步信号数组SOz，并根据同步识别信号将其余数据一一对应分配至数组SO1～SOn。

需要说明的是，本申请的同步识别信号可设置一个或多个，当设置多个时，其中一个用于上述实施例所提及的作用，其余同步识别信号用于验证信号传输正确性。

作为一种可选地实施例，单线分时传输系统还包括：

与接收端电路2的输出端连接的修正模块，用于获取输出信号SO1～SOn的幅度，并将输出信号SO1～SOn的幅度均乘以修正系数XIU，得到输出信号SO1～SOn修正后的幅度；其中，XIU＝VREF/OREF，VREF为预先在发送端电路1的输入端Ix输入的标准信号的幅度，OREF为在发送端电路1输入标准信号后，在接收端电路2的输出端Ox所测得的输出信号SOx的幅度；其中，x∈[1，n]，且x为整数。

进一步地，考虑到发送端电路1输入的信号经过一段传输过程到达接收端电路2的输出端后，信号的幅度会发生些许变化，造成偏差，为了修正此偏差，本申请提前在发送端电路1的输入端Ix输入标准信号(标准信号的幅度为VREF)，并在接收端电路2的输出端Ox测得输出信号SOx的幅度为OREF，则用VREF除以OREF得到修正系数XIU。基于此，本申请的修正模块在获取到输出信号SO1～SOn的幅度之后，将输出信号SO1～SOn的幅度均乘以修正系数XIU，以得到输出信号SO1～SOn修正后的幅度。

作为一种可选地实施例，请参照图9，图9为本发明实施例提供的一种发送端电路的具体结构示意图。

本申请的发送开关K1可选用CD4051，其8个模拟信号输入端X0～X7即为发送开关K1的输入端I1～I8。发送端控制器U1所包含的第一晶体振荡器12的频率具体为100kHz，第一同步计数器11可选用SN74HC136，第一门控制器13可选用与非门U13(具体型号可为CD4023)。

发送开关K1将接在其输入端I1～I8的信号SI1～SI8(具体为SI1、SI3、SI5、SI7为相同的信号，信号特征为方波、幅度2Vpp、频率25kHz；SI2为基准电压VR＝5V；SI4为温度WD＝5.8V；SI6为正弦波，信号幅度1Vpp，频率1.25kHz；SI8为同步识别信号VC＝8V)，轮流切换至其输出端OUT，输出端OUT连接到单传输线的发送端。第一同步计数器11产生的二进制地址控制信号QA、QB、QC接到发送开关K1的A、B、C控制端。第一时钟信号的频率FCLK＝100kHz，按照采样定理，由于发送开关K1有n＝8个通道，所以分配到每一个通道的采样频率FC＝FCLK/n＝12.5kHz，则各个信号的频率FM不得大于FC/2＝6.25kHz。例如，输入端X5接入“正弦1V1.25kHz”，但SI1＝SI3＝SI5＝SI7为同一信号，并且占用4个通道X0、X2、X4、X6，因此该信号允许的最高频率为4*FM＝25kHz。例如，接入“方波2Vpp、25kHz”时(如图9)，仍能有效地输出(如图10、图11)。

作为一种可选地实施例，请参照图12，图12为本发明实施例提供的第一种接收端电路的具体结构示意图一。

接收端电路2的硬件结构包含第二同步计数器21、接收开关K2、第一振荡器22、第二门控制器23，其中，接收开关K2包含n个单模拟开关U40、U41、U43、U45、U47…，n个记忆电容C20、C21、C23、C25、C27…，n个与门U30、U31、U33、U35、U37…，或门U28、U29。

每个单模拟开关的输入端Z接到传输线接收端的信号IN，每个单模拟开关的输出端Y接到记忆电容C20、C21、C23、C25、C27…，从记忆电容取得分离的输出信号SO0、SO1、SO3、SO5、SO7…。每个与门的输出端接到单模拟开关U40、U41、U43、U45、U47…对应的三态控制端E；每个与门U31、U33、U35、U37…的第一输入端对应接到第二同步计数器21的输出端，第二同步计数器21的输出端经过或门U28、U29进行叠加运算后接到与门U30的第一输入端，每个与门的第二输入端接到第一振荡器22输出的第一采样控制脉冲BY-KZ。

第一振荡器22包含第二晶体振荡器221、M分频器222。第二晶体振荡器221输出高频时钟信号到M分频器222，M分频器222输出第二时钟信号CLK2到第二同步计数器21，还输出第一采样控制脉冲BY-KZ到接收开关K2。

第二门控制器23包含由稳压管Z1、电阻R25组成的电平移位器，由电阻R18、电容C30组成的滤波器，由门U23、U24、U25、U26、U27组成的幅度鉴别/同步时机微分器，从稳压管Z1的正输入端输入传输线接收端的信号IN，从幅度鉴别/同步时机微分器的U27输出第二复位控制信号FU到第二同步计数器21和M分频器222的复位端。

作为一种可选地实施例，请参照图13，图13为本发明实施例提供的第一种接收端电路的具体结构示意图二。

接收端电路2的硬件结构包含第二同步计数器21、接收开关K2、第一振荡器22、第二门控制器23。接收开关K2包含n选1模拟开关U50，n个记忆电容C20、C21、C23、C25、C27…，1个门U28。

模拟开关U50的输入端Z接到传输线接收端的信号IN，模拟开关U50的输出端X0、X1…Xn接到记忆电容C20、C21、C23、C25、C27…，从记忆电容取得分离的输出信号SO0、SO1、SO3、SO5、SO7…。门U28的输出端接到模拟开关U50的三态控制端INH，门U28的输入端接到第一振荡器22的BY-KZ第一采样控制脉冲。

第二同步计数器21的X个二进制输出端符合2^X＝n，接到模拟开关U50对应的控制端。第二同步计数器21的时钟端接到第一振荡器22的第二时钟信号CLK2；第二同步计数器21的复位端接到第二门控制器23的第二复位控制信号FU；

第一振荡器22包含第二晶体振荡器221、M分频器222。第二晶体振荡器221输出高频时钟信号到M分频器222，M分频器222输出第二时钟信号CLK2到第二同步计数器21的时钟端，还输出第一采样控制脉冲BY-KZ到接收开关K2的U50的三态控制端INH。

第二门控制器23包含由稳压管Z1、电阻R25组成的电平移位器，由电阻R18、电容C30组成的滤波器，由门U23、U24、U25、U26、U27组成的幅度鉴别/同步时机微分器，从稳压管Z1的正输入端输入传输线接收端的信号IN，从幅度鉴别/同步时机微分器的U27输出第二复位控制信号FU到M分频器222的复位端MR。

作为一种可选地实施例，请参照图14及图15，图14为本发明实施例提供的一种多信息的单线分时传输系统的硬件实现之电压传输电路图，图15为本发明实施例提供的一种如图14所示电压传输电路图的电压传输分离波形图。

单传输线的传输结构包括有源电压传输线。有源电压传输线的发送端和接收端均含有电压跟随器，发送端的发送电压跟随器OP1的输入端接到发送端电路1的输出端OUT，发送电压跟随器OP1的输出端接到电压传输线的导线的首端；接收端的接收电压跟随器OP5的输入端接到电压传输线的导线的尾端，接收电压跟随器OP5的输出端输出信号IN。

作为一种可选地实施例，请参照图16及图17，图16为本发明实施例提供的一种多信息的单线分时传输系统的硬件实现之电流传输电路图，图17为本发明实施例提供的一种如图16所示电流传输电路图的电流传输分离波形图。

单传输线的传输结构还包括有源电流传输线。有源电流传输线的发送端含有V/I转换器、接收端含有I/V转换器。发送端的V/I转换器由运放OP2和晶体管T2为核心构成，其输入端接到发送端电路1的输出端OUT或电压跟随器OP1的输出端，晶体管T2的集电极接到电流传输线的导线的首端。接收端的I/V转换器由运放OP3、OP4为核心构成，I/V转换器的输入端接到电流传输线的导线的尾端，I/V转换器的输出端输出信号IN。

电流传输的优点在于：电流传输线的导线上没有动态电压只有动态电流，传输的动态电流为恒流，不受远距离传输时的电流传输线的导线电阻压降影响，不受传输、供电地线压降及干扰的影响。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种多信息的单线分时传输系统，其特征在于，包括：

具有n个输入端、单输出端的发送端电路，用于将n个输入端输入的n个输入信号SI1～SIn轮流切换至所述单输出端输出；

具有单输入端、n个输出端，且输入端与所述发送端电路的输出端经单传输线连接的接收端电路，用于将所述单输入端轮流接收到的信号SI1～SIn进行一一分离，并将分离得到的n路输出信号SO1～SOn从n个输出端一一对应输出；其中，n为大于1的整数。

2.如权利要求1所述的多信息的单线分时传输系统，其特征在于，所述发送端电路包括：

具有n个输入端、单输出端的发送开关；

与所述发送开关的控制端连接的发送端控制器，用于控制所述发送开关的n个输入信号SI1～SIn轮流切换至所述发送开关的输出端输出。

3.如权利要求2所述的多信息的单线分时传输系统，其特征在于，所述发送端控制器包括：

第一晶体振荡器，用于在工作时生成第一时钟信号；其中，所述第一时钟信号的频率FCLK至少为输入信号SI1～SIn中最高频率的2n倍；

时钟端与所述第一晶体振荡器的输出端连接、输出端与所述发送开关的控制端连接的第一同步计数器，用于基于所述第一时钟信号依次生成所述发送开关的第一地址控制信号A1～An，以使所述发送开关基于所述第一地址控制信号A1～An一一对应选择输入信号SI1～SIn切换至所述发送开关的输出端输出；

分别与所述第一同步计数器的输出端及复位端连接的第一门控制器，用于在识别到所述第一地址控制信号达到An后生成第一复位控制信号，以复位所述第一同步计数器。

4.如权利要求1所述的多信息的单线分时传输系统，其特征在于，输入信号SI1～SIn包括：大于其余所有输入信号的信号幅度、且电平固定的同步识别信号；

相应的，所述接收端电路具体用于在接收到所述同步识别信号后，基于所述同步识别信号确定信号SI1～SIn与自身输出信号SO1～SOn的一一对应关系，并按照此对应关系将轮流接收到的信号SI1～SIn进行一一分离，以得到n路输出信号SO1～SOn。

5.如权利要求4所述的多信息的单线分时传输系统，其特征在于，所述接收端电路包括：

具有单输入端、n个输出端，且输入端与所述发送端电路的输出端经单传输线连接的接收开关；

与所述接收开关的控制端连接的接收端控制器，用于在检测到所述接收开关接收到所述同步识别信号后，基于所述同步识别信号确定信号SI1～SIn与所述接收开关的n个输出端O1～On的一一对应关系，并按照此对应关系控制所述接收开关轮流接收到的信号SI1～SIn一一对应分离至所述接收开关的n个输出端O1～On输出。

6.如权利要求5所述的多信息的单线分时传输系统，其特征在于，所述接收端控制器包括：

分别与第二同步计数器的时钟端和所述接收开关的采样控制端连接的第一振荡器，用于在工作时生成与发送端的时钟频率相等的第二时钟信号至所述第二同步计数器；同时周期性生成第一采样控制脉冲至所述接收开关，以防止因传输信号时延所导致的信号过渡过程被分离输出；

输出端与所述接收开关的控制端连接的所述第二同步计数器，用于基于所述第二时钟信号生成所述接收开关的第二地址控制信号B1～Bn，以使所述接收开关在接收到所述第一采样控制脉冲后开始对自身输入端接收的信号进行采样，并基于当前的第二地址控制信号Bx将采样的信号对应分离至所述接收开关的输出端Ox输出；其中，x∈[1，n]，且x为整数；

分别与所述接收开关的输入端、所述第一振荡器和所述第二同步计数器的复位端连接的第二门控制器，用于在从传输信号中提取到所述同步识别信号后，生成第二复位控制信号，以复位所述第一振荡器和所述第二同步计数器。

7.如权利要求6所述的多信息的单线分时传输系统，其特征在于，所述第一振荡器包括：

第二晶体振荡器，用于在工作时生成高频时钟信号；其中，所述高频时钟信号的频率FG＝M×FCLK，FCLK为所述第二时钟信号的频率，M为大于1的整数；

分别与所述第二晶体振荡器的输出端、所述第二门控制器、所述第二同步计数器的时钟端及所述接收开关的采样控制端连接的M分频器，用于对所述高频时钟信号的频率进行M分频，得到所述第二时钟信号；从第二地址控制信号Bx对应的第1个计数脉冲开始计数，将第max(2～int(M/2))个计数脉冲作为第一采样控制脉冲输出至所述接收开关；其中，int(M/2)表示M/2为整数时取M/2，M/2不为整数时取比其小的最大整数。

8.如权利要求4所述的多信息的单线分时传输系统，其特征在于，所述接收端电路包括：

第二振荡器，用于在工作时周期性生成第二采样控制脉冲；其中，所述第二采样控制脉冲的频率FC＝K×FCLK，FCLK为发送端的时钟频率，K为大于1的整数；

分别与所述发送端电路的输出端和所述第二振荡器的复位端连接第三门控制器，用于在从传输信号中提取到所述同步识别信号后，生成第三复位控制信号，以复位所述第二振荡器；

输入端与所述发送端电路的输出端经单传输线连接、采样控制端与所述第二振荡器的输出端连接的AD变换器，用于在接收到所述第二采样控制脉冲后对单传输线上的传输信号SI1～SIn进行采样，并将采样后的模拟信号转换为数字信号；

与所述AD变换器的输出端连接的处理器，用于在接收到表征所述同步识别信号的数字信号后，根据所述同步识别信号对表征传输信号SI1～SIn的数字信号进行识别，以对应分离出n路信号SO1～SOn。

9.如权利要求8所述的多信息的单线分时传输系统，其特征在于，所述处理器具体用于根据所述数字信号的幅度判断当前新数据是否为同步识别信号，若是，则对计数器x赋值z，并返回将当前新数据分配至数组SOx，x＝x+1的第一步骤；判断计数器x的新值是否等于z-1，若是，则返回判断当前新数据是否为同步识别信号的步骤；若否，则判断计数器x的新值是否达到n，若是，则对计数器x赋值1，并返回所述第一步骤；若否，则直接返回所述第一步骤，以实现将所述同步识别信号分配至同步信号数组SOz，并根据所述同步识别信号将其余数据一一对应分配至数组SO1～SOn；其中，z取1至n中任一整数。

10.如权利要求1-9任一项所述的多信息的单线分时传输系统，其特征在于，所述单线分时传输系统还包括：

与所述接收端电路的输出端连接的修正模块，用于获取输出信号SO1～SOn的幅度，并将输出信号SO1～SOn的幅度均乘以修正系数XIU，得到输出信号SO1～SOn修正后的幅度；其中，XIU＝VREF/OREF，VREF为预先在所述发送端电路的输入端Ix输入的标准信号的幅度，OREF为在所述发送端电路输入标准信号后，在所述接收端电路的输出端Ox所测得的输出信号SOx的幅度；其中，x∈[1，n]，且x为整数。