CN110347563A - 多核处理器性能的确定方法、装置及存储介质 - Google Patents

多核处理器性能的确定方法、装置及存储介质 Download PDF

Info

Publication number
CN110347563A
CN110347563A CN201910353104.3A CN201910353104A CN110347563A CN 110347563 A CN110347563 A CN 110347563A CN 201910353104 A CN201910353104 A CN 201910353104A CN 110347563 A CN110347563 A CN 110347563A
Authority
CN
China
Prior art keywords
kernel
occupancy
processor
period
default test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910353104.3A
Other languages
English (en)
Other versions
CN110347563B (zh
Inventor
何玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Netease Hangzhou Network Co Ltd
Original Assignee
Netease Hangzhou Network Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Netease Hangzhou Network Co Ltd filed Critical Netease Hangzhou Network Co Ltd
Priority to CN201910353104.3A priority Critical patent/CN110347563B/zh
Publication of CN110347563A publication Critical patent/CN110347563A/zh
Application granted granted Critical
Publication of CN110347563B publication Critical patent/CN110347563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种多核处理器性能的确定方法、装置及存储介质。确认装置首先确定目标测试对象对应的至少一个内核；获取至少一个内核的最大频率，至少一个内核在预设测试时段内的工作频率以及目标测试对象在预设测试时段内占用各内核的占用时长；根据最大频率，工作频率以及占用时长确定各内核在预设测试时段内的处理器占用率；根据各内核在预设测试时段内的处理器占用率确定多核处理器的总占用率。上述确认过程既考虑了多核处理器不同内核最大频率的差异性，又考虑了每个内核在不同时间段的频率变化情况，因此得到的多核处理器总占用率的准确率更高。

Description

多核处理器性能的确定方法、装置及存储介质
技术领域
本发明实施例涉及计算机技术领域，尤其涉及一种多核处理器性能的确定方法、装置及存储介质。
背景技术
多核处理器是指在一枚处理器中集成两个或者多个完整的计算引擎(又称内核)，此时处理器能支持系统总线上的多个处理器，由总线控制器提供所有总线控制信号和命令信号。多核处理器的优势在于，在一个时钟周期内能处理更多的任务，缓存空间大。
目前针对多核处理器的占用率的计算，没有考虑到不同内核的差异性，只考虑了各内核在各种状态下的运行时间的统计结果。由于不同性能的内核在不同频率下的计算能力存在很大差异，因此现有技术方案得到的统计结果的准确率不高。
发明内容
本发明提供一种多核处理器性能的确定方法、装置及存储介质，提高了评估多核处理器计算性能的准确率。
本发明的第一方面提供一种多核处理器性能的确定方法，包括：
确定目标测试对象对应的至少一个内核；
获取各所述内核的最大频率、在预设测试时段内的工作频率以及所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长；
根据所述最大频率、所述工作频率以及所述占用时长确定各所述内核在所述预设测试时段内的处理器占用率；
根据各所述内核在所述预设测试时段内的处理器占用率确定多核处理器的总占用率。
在一种可能的实现方式中，所述预设测试时段包括多个时间段；针对一个内核在所述预设测试时段内的处理器占用率的确定过程，包括：
根据所述内核的最大频率、所述内核在各所述时间段内的工作频率以及目标测试对象在各所述时间段内占用所述内核的占用时长，确定所述内核在各所述时间段的处理器占用率；
根据所述内核在各所述时间段的处理器占用率确定所述内核在所述预设测试时段内的处理器占用率。
在一种可能的实现方式中，所述根据所述内核在各所述时间段的处理器占用率确定所述内核在所述预设测试时段内的处理器占用率，包括：
将所述内核在各所述时间段的处理器占用率的求和值作为所述内核在所述预设测试时段内的处理器占用率。
在一种可能的实现方式中，所述根据各所述内核在所述预设测试时段内的处理器占用率确定多核处理器的总占用率，包括：
根据各所述内核的在所述预设测试时段内的处理器占用率以及各所述内核的最大频率，确定多核处理器的总占用率。
在一种可能的实现方式中，根据各所述内核的在所述预设测试时段内的处理器占用率以及各所述内核的最大频率，确定多核处理器的总占用率，包括：
根据各所述内核的最大频率确定各所述内核的处理器占用率权重值；
根据各所述内核在所述预设测试时段内的处理器占用率和各所述内核的处理器占用率权重值，确定多核处理器的总占用率。
在一种可能的实现方式中，所述方法还包括：
获取各所述内核的单位时钟周期内的计算量；
根据各所述内核在预设测试时段内的工作频率、所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长以及各所述内核的单位始终周期内的计算量，确定各所述内核在所述预设测试时段内的计算量；
根据各所述内核在所述预设测试时段内的计算量确定多核处理器的总计算量。
在一种可能的实现方式中，所述目标测试对象包括至少一个进程，或者，至少一个应用。
本发明的第二方面提供一种多核处理器性能的确定装置，包括：
确定模块，用于确定目标测试对象对应的至少一个内核；
获取模块，用于获取各所述内核的最大频率、在预设测试时段内的工作频率以及所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长；
所述确定模块，还用于根据所述最大频率、所述工作频率以及所述占用时长确定各所述内核在所述预设测试时段内的处理器占用率；
所述确定模块，还用于根据各所述内核在所述预设测试时段内的处理器占用率确定多核处理器的总占用率。
本发明的第三方面提供一种多核处理器性能的确定装置，包括：
存储器；
处理器；以及
计算机程序；
其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如本发明第一方面任一项所述的方法。
本发明的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行以实现如本发明第一方面任一项所述的方法。
本发明实施例提供一种多核处理器性能的确定方法、装置及存储介质。方法包括：确定目标测试对象对应的至少一个内核；获取各内核的最大频率、在预设测试时段内的工作频率以及目标测试对象在预设测试时段内占用各内核的占用时长；根据最大频率，工作频率以及占用时长确定各内核在预设测试时段内的处理器占用率；根据各内核在预设测试时段内的处理器占用率确定多核处理器的总占用率。上述确认过程既考虑了多核处理器不同内核最大频率的差异性，又考虑了每个内核在不同时间段的频率变化情况，因此得到的多核处理器总占用率的准确率更高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的多核处理器性能的确定方法的流程示意图；
图2为本发明一实施例提供的单个内核在预设测试时段内的处理器占用率的确定方法的流程示意图；
图3为本发明另一实施例提供的多核处理器性能的确定方法的流程示意图；
图4为本发明一实施例提供的多核处理器性能的确定装置的结构示意图；
图5为本发明一实施例提供的多核处理器性能的确定装置的硬件结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明的说明书中通篇提到的“一实施例”或“另一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在本实施例中”或“在一些实施例中”未必一定指相同的实施例。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
本发明实施例提供的多核处理器性能的确定方法包括对多核处理器的总占用率的确定方法以及对多核处理器在预设测试时段内的计算量的确定方法，具体结合了多核处理器中各内核的硬件配置信息，例如最大频率，单位时钟周期内的计算量，确定多核处理器在预设测试时段内的总占用率和总计算量。
需要说明的是，上述确定过程是基于目标测试对象展开的，目标测试对象可以是单个进程，单个应用，多个进程，多个应用，其他粒度的对象或者其他自定义对象，对此本实施例不作具体限定。
实际应用中，目标测试对象和多核处理器的内核之间存在对应关系。以一个进程为例，由于一个进程是由多个线程组成的，为了实现多核处理器中内核之间的性能平衡，会将一个进程中的多个线程分别分配至不同的内核进行处理，以提高多核处理器的处理性能。因此，每一个进程均会对应至少一个内核，计算机系统会对进程和内核之间的对应关系进行记录。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本发明一实施例提供的多核处理器性能的确定方法的流程示意图，本实施例提供的方法可以由任意执行多核处理器性能的确定装置来执行，该装置可以通过软件和/或硬件实现。
如图1所示，本实施提供的确定方法，包括如下步骤：
S101、确定目标测试对象对应的至少一个内核；
不同目标测试对象对应的多核处理器的内核的数量不同，例如某一应用对应多核处理器的内核1、内核2、内核3，另一应用对应多核处理器的内核3。确定装置通过查询计算机系统共享内存区域中目标测试对象与内核的对应关系表，确定目标测试对象对应的至少一个内核。
S102、获取各内核的最大频率、在预设测试时段内的工作频率以及目标测试对象在预设测试时段内占用各内核的占用时长；
本实施例中的预设测试时段包括多个时间段，各个时间段对应的时长可以是相同时长，也可以是不同时长，对此本实施例不作具体限定。可以理解，同一内核在不同时间段内的工作频率可能相同，也可能不同。目标测试对象在不同时间段内占用同一内核的占用时长可能相同，也可能不同。针对某一时间段，目标测试对象占用某一内核的占用时长可能等于该时间段对应的时长，也可能小于该时间段对应的时长。
确定装置从计算机系统测试记录中获取每一个内核在预设测试时段的各个时间段内的工作频率，以及，目标测试对象在各个时间段内占用每一个内核的占用时长。确定装置从计算机系统内核信息记录中获取每一个内核的硬件配置信息，硬件配置信息中包括内核的最大频率，单位时钟周期内的计算量等。
S103、根据最大频率、工作频率以及占用时长确定各内核在预设测试时段内的处理器占用率；
本实施例中，目标测试对象对应至少一个内核，下面以其中一个内核为例，对该内核在预设测试时段内的处理器占用率的确定过程进行详细说明：
图2为本发明一实施例提供的单个内核在预设测试时段内的处理器占用率的确定方法的流程示意图，如图2所示，确定过程包括：
S1031、根据内核的最大频率、内核在各时间段内的工作频率以及目标测试对象在各时间段内占用内核的占用时长，确定内核在各时间段的处理器占用率；
S1032、根据内核在各时间段的处理器占用率确定内核在预设测试时段内的处理器占用率。
假设多核处理器包括N个内核，N个内核的最大频率分别为F1，F2，…FN。下面以第k个内核为例，第k个内核的最大频率为Fk。假设预设测试时段对应的时长为T，共划分为n个时间段，各时间段对应的时长分别为T1，T2，…Tn。确定装置从计算机系统测试记录中获取第k个内核在各时间段内的工作频率(参见表1)，以及，目标测试对象在各个时间段内占用第k个内核的占用时长(参见表2)。
表1
时长 T<sub>1</sub> T<sub>2</sub> T<sub>3</sub> ... T<sub>n-1</sub> T<sub>n</sub>
时间段 t<sub>0</sub>—t<sub>1</sub> t<sub>1</sub>—t<sub>2</sub> t<sub>2</sub>—t<sub>3</sub> ... t<sub>n-2</sub>—t<sub>n-1</sub> t<sub>n-1</sub>—t<sub>n</sub>
工作频率 f<sub>1</sub> f<sub>2</sub> f<sub>3</sub> ... f<sub>n-1</sub> f<sub>n</sub>
表2
时长 T<sub>1</sub> T<sub>2</sub> T<sub>3</sub> ... T<sub>n-1</sub> T<sub>n</sub>
时间段 t<sub>0</sub>—t<sub>1</sub> t<sub>1</sub>—t<sub>2</sub> t<sub>2</sub>—t<sub>3</sub> ... t<sub>n-2</sub>—t<sub>n-1</sub> t<sub>n-1</sub>—t<sub>n</sub>
占用时长 u<sub>1</sub> u<sub>2</sub> u<sub>3</sub> ... u<sub>n-1</sub> u<sub>n</sub>
确定装置根据公式一确定第k个内核在第i个时间段内的处理器占用率cki，再根据公式二确定第k个内核在预设测试时段内的处理占用率ck。
可见，本实施例将第k个内核在各时间段的处理器占用率的求和值作为第k个内核在预设测试时段内的处理器占用率。
上述对单个内核的处理器占用率的确定过程考虑了该内核在不用时间段的频率变化情况，因此得到的单个内核的处理器占用率的准确率更高。
S104、根据各内核在预设测试时段内的处理器占用率确定多核处理器的总占用率。
在本实施例中，确定装置根据各内核在预设测试时段内的处理器占用率以及各内核的最大频率确定多核处理器的总占用率。
可选的，确定装置根据各内核的最大频率确定各内核的处理器占用率权重值，根据各内核在预设测试时段内的处理器占用率和各内核的处理器占用率权重值，确定多核处理器的总占用率。
基于上述实例，假设多核处理器包括N个内核，N个内核的最大频率分别为F1，F2，…FN。以第k个内核为例，确定装置可以根据公式三确定第k个内核的处理器占用率权重值qk。
在确定各内核的处理器占用率权重值之后，确定装置根据公式四确定多核处理器的总占用率。
本实施例中引入了多核处理器各内核的处理器占用率权重值，考虑了多核处理器不同内核的差异性，例如不同内核的最大频率值不同，针对同一目标测试对象的计算能力存在差异等。通过上述确认过程，得到的多核处理器的总占用率准确率更高。
本发明实施例提供一种多核处理器性能的确定方法，首先确定目标测试对象对应的至少一个内核；获取各内核的最大频率、在预设测试时段内的工作频率以及目标测试对象在预设测试时段内占用各内核的占用时长；根据最大频率，工作频率以及占用时长确定各内核在预设测试时段内的处理器占用率；根据各内核在预设测试时段内的处理器占用率确定多核处理器的总占用率。上述确认过程既考虑了多核处理器不同内核最大频率的差异性，又考虑了每个内核在不同时间段的频率变化情况，因此得到的多核处理器总占用率的准确率更高。
图3位发明另一实施例提供的多核处理器性能的确定方法的流程示意图，在上述实施例的基础上，如图3所示，本实施例提供的确定方法，还包括如下步骤：
S201、获取各内核的单位时钟周期内的计算量；
确认装置从计算机系统内核信息记录中获取每一个内核的单位时钟周期内的计算量。假设多核处理器包括N个内核，N个内核的单位时钟周期内的计算量分别为B1，B2，…BN。
S202、根据各内核在预设测试时段内的工作频率、目标测试对象在预设测试时段内占用各内核的占用时长以及各内核的单位始终周期内的计算量，确定各内核在预设测试时段内的计算量；
基于上述实施例，本实施例的预设测试时段同样包括多个时间段。以第k个内核为例，第k个内核的单位时钟周期内的计算量为Bk，确认装置根据公式五确定第k个内核在预设测试时段内的计算量Ak。
S203、根据各内核在预设测试时段内的计算量确定多核处理器的总计算量。
本实施例中，确认装置将多核处理器各内核在预设测试时段内的计算量的求和值作为多核处理器的总计算量，具体参见公式六。
本实施例给出了对多核处理器在预设测试时段内的总计算量的确定方法，通过获取的各内核的单位时钟周期内的计算量，各内核在预设测试时段内的工作频率以及目标测试对象在预设测试时段内占用各内核的占用时长确定各内核在预设测试时段内的计算量，将各内核在预设测试时段内的计算量的求和值作为多核处理器在预设测试时段内的总计算量。通过上述确定过程得到的多核处理器在预设测试时段内的总计算量的准确性高，为多核处理器性能的评估提供依据。
图4为本发明一实施例提供的多核处理器性能的确定装置的结构示意图，如图4所示，本实施例提供的确定装置包括：
确定模块31，用于确定目标测试对象对应的至少一个内核；
获取模块32，用于获取各所述内核的最大频率、在预设测试时段内的工作频率以及所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长；
所述确定模块31，还用于根据所述最大频率、所述工作频率以及所述占用时长确定各所述内核在所述预设测试时段内的处理器占用率；
所述确定模块31，还用于根据各所述内核在所述预设测试时段内的处理器占用率确定多核处理器的总占用率。
本实施例提供的多核处理器性能的确定装置，包括：确定模块和获取模块。其中，确定模块用于确定目标测试对象对应的至少一个内核，并根据获取模块获取的各内核的最大频率、在预设测试时段内的工作频率以及目标测试对象在预设测试时段内占用各内核的占用时长，确定各内核在预设测试时段内的处理器占用率；最后根据各内核在预设测试时段内的处理器占用率确定多核处理器的总占用率。上述装置提高了计算多核处理器总占用率的准确性。
可选的，所述预设测试时段包括多个时间段；
所述确定模块31，具体用于根据所述内核的最大频率、所述内核在各所述时间段内的工作频率以及目标测试对象在各所述时间段内占用所述内核的占用时长，确定所述内核在各所述时间段的处理器占用率；
所述确定模块31，还用于根据所述内核在各所述时间段的处理器占用率确定所述内核在所述预设测试时段内的处理器占用率。
可选的，所述确定模块31，具体用于：
将所述内核在各所述时间段的处理器占用率的求和值作为所述内核在所述预设测试时段内的处理器占用率。
可选的，所述确定模块31，具体用于：
根据各所述内核的在所述预设测试时段内的处理器占用率以及各所述内核的最大频率，确定多核处理器的总占用率。
可选的，所述确定模块31，具体用于：
根据各所述内核的最大频率确定各所述内核的处理器占用率权重值；
根据各所述内核在所述预设测试时段内的处理器占用率和各所述内核的处理器占用率权重值，确定多核处理器的总占用率。
可选的，所述获取模块32，还用于获取各所述内核的单位时钟周期内的计算量；
所述确定模块31，还用于根据各所述内核在预设测试时段内的工作频率、所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长以及各所述内核的单位始终周期内的计算量，确定各所述内核在所述预设测试时段内的计算量；
所述确定模块31，还用于根据各所述内核在所述预设测试时段内的计算量确定多核处理器的总计算量。
可选的，所述目标测试对象包括至少一个进程，或者，至少一个应用。
本实施例提供的多核处理器性能的确定装置，可以执行上述方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
本发明实施例还提供一种多核处理器性能的确定装置，如图5所示，本发明实施例仅以图5为例进行说明，并不表示本发明仅限于此。
图5为本发明一实施例提供的多核处理器性能的确定装置的硬件结构图，如图5所示，本实施例的确定装置，包括：
存储器41；
处理器42；以及
计算机程序；
其中，计算机程序存储在存储器41中，并被配置为由处理器42执行以实现如前述任一项方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
可选的，存储器41既可以是独立的，也可以跟处理器42集成在一起。
当存储器41是独立于处理器42之外的器件时，多核处理器性能的确定装置还包括：
总线43，用于连接存储器41和处理器42。
本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器42执行以实现如上方法实施例中多核处理器性能的确定装置所执行的各个步骤。
在本发明所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本申请各个实施例方法的部分步骤。
应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种多核处理器性能的确定方法，其特征在于，包括：
确定目标测试对象对应的至少一个内核；
获取各所述内核的最大频率、在预设测试时段内的工作频率以及所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长；
根据所述最大频率，所述工作频率以及所述占用时长确定各所述内核在所述预设测试时段内的处理器占用率；
根据各所述内核在所述预设测试时段内的处理器占用率确定多核处理器的总占用率。
2.根据权利要求1所述的方法，其特征在于，所述预设测试时段包括多个时间段；针对一个内核在所述预设测试时段内的处理器占用率的确定过程，包括：
根据所述内核的最大频率、所述内核在各所述时间段内的工作频率以及目标测试对象在各所述时间段内占用所述内核的占用时长，确定所述内核在各所述时间段的处理器占用率；
根据所述内核在各所述时间段的处理器占用率确定所述内核在所述预设测试时段内的处理器占用率。
3.根据权利要求2所述的方法，其特征在于，所述根据所述内核在各所述时间段的处理器占用率确定所述内核在所述预设测试时段内的处理器占用率，包括：
将所述内核在各所述时间段的处理器占用率的求和值作为所述内核在所述预设测试时段内的处理器占用率。
4.根据权利要求1所述的方法，其特征在于，所述根据各所述内核在所述预设测试时段内的处理器占用率确定多核处理器的总占用率，包括：
根据各所述内核的在所述预设测试时段内的处理器占用率以及各所述内核的最大频率，确定多核处理器的总占用率。
5.根据权利要求4所述的方法，其特征在于，根据各所述内核的在所述预设测试时段内的处理器占用率以及各所述内核的最大频率，确定多核处理器的总占用率，包括：
根据各所述内核的最大频率确定各所述内核的处理器占用率权重值；
根据各所述内核在所述预设测试时段内的处理器占用率和各所述内核的处理器占用率权重值，确定多核处理器的总占用率。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
获取各所述内核的单位时钟周期内的计算量；
根据各所述内核在预设测试时段内的工作频率、所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长以及各所述内核的单位始终周期内的计算量，确定各所述内核在所述预设测试时段内的计算量；
根据各所述内核在所述预设测试时段内的计算量确定多核处理器的总计算量。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述目标测试对象包括至少一个进程，或者，至少一个应用。
8.一种多核处理器性能的确定装置，其特征在于，包括：
确定模块，用于确定目标测试对象对应的至少一个内核；
获取模块，用于获取各所述内核的最大频率、在预设测试时段内的工作频率以及所述目标测试对象在所述预设测试时段内占用各所述内核的占用时长；
所述确定模块，还用于根据所述最大频率、所述工作频率以及所述占用时长确定各所述内核在所述预设测试时段内的处理器占用率；
所述确定模块，还用于根据各所述内核在所述预设测试时段内的处理器占用率确定多核处理器的总占用率。
9.一种多核处理器性能的确定装置，其特征在于，包括：
存储器；
处理器；以及
计算机程序；
其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如权利要求1至7任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器执行以实现如权利要求1至7任一项所述的方法。
CN201910353104.3A 2019-04-29 2019-04-29 多核处理器性能的确定方法、装置及存储介质 Active CN110347563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910353104.3A CN110347563B (zh) 2019-04-29 2019-04-29 多核处理器性能的确定方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910353104.3A CN110347563B (zh) 2019-04-29 2019-04-29 多核处理器性能的确定方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN110347563A true CN110347563A (zh) 2019-10-18
CN110347563B CN110347563B (zh) 2023-08-08

Family

ID=68174606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910353104.3A Active CN110347563B (zh) 2019-04-29 2019-04-29 多核处理器性能的确定方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN110347563B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115309347A (zh) * 2022-10-10 2022-11-08 苏州浪潮智能科技有限公司 基于ssd主控变频的时间管理方法、装置、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278264A (zh) * 2005-09-28 2008-10-01 英特尔公司 众核处理器的可靠计算
US20130046509A1 (en) * 2011-08-19 2013-02-21 Oracle International Corporation Multi-core processor test system and method
CN105022686A (zh) * 2015-07-17 2015-11-04 广州华多网络科技有限公司 安卓平台上进程的cpu占用率确定方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278264A (zh) * 2005-09-28 2008-10-01 英特尔公司 众核处理器的可靠计算
US20130046509A1 (en) * 2011-08-19 2013-02-21 Oracle International Corporation Multi-core processor test system and method
CN105022686A (zh) * 2015-07-17 2015-11-04 广州华多网络科技有限公司 安卓平台上进程的cpu占用率确定方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115309347A (zh) * 2022-10-10 2022-11-08 苏州浪潮智能科技有限公司 基于ssd主控变频的时间管理方法、装置、设备及介质
CN115309347B (zh) * 2022-10-10 2023-03-24 苏州浪潮智能科技有限公司 基于ssd主控变频的时间管理方法、装置、设备及介质

Also Published As

Publication number Publication date
CN110347563B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN110415157B (zh) 一种矩阵乘法的计算方法及装置
JP4914829B2 (ja) 低電力プログラマブルプロセッサ
CN102541774B (zh) 多粒度并行存储系统与存储器
CN110163042B (zh) 图像识别方法及装置
CN110197260A (zh) 一种数据处理方法及装置
JP2011238271A (ja) 低ポート数メモリーを用いたマルチポートメモリーのシミュレート
CN114356223B (zh) 存储器的访问方法及装置、芯片、电子设备
CN110135565B (zh) 针对神经网络算法在集成电路上实现性能的评估系统
CN106021188B (zh) 浮点矩阵求逆的并行硬件架构和并行计算方法
CN113869507A (zh) 一种基于脉动阵列的神经网络加速器卷积计算装置与方法
CN113687949B (zh) 服务器部署方法、装置、部署设备及存储介质
CN115757066A (zh) 硬盘性能测试方法、装置、设备、存储介质和程序产品
CN110347563A (zh) 多核处理器性能的确定方法、装置及存储介质
CN111610963B (zh) 芯片结构及其乘加计算引擎
CN106547472B (zh) 存储阵列管理方法及装置
US11467973B1 (en) Fine-grained access memory controller
CN111158757A (zh) 并行存取装置和方法以及芯片
CN103365821A (zh) 一种异构多核处理器的地址生成器
US20220284274A1 (en) Neural processing device and operation method of the neural processing device
US11354130B1 (en) Efficient race-condition detection
Westerlund et al. A framework for HI spectral source finding using distributed-memory supercomputing
CN110991838A (zh) 通信运营商的竞争力指数的确定方法及装置
Oh et al. Convolutional neural network accelerator with reconfigurable dataflow
CN111142808A (zh) 存取设备及存取方法
CN111291884A (zh) 神经网络剪枝方法、装置、电子设备及计算机可读介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant