CN110333769A - 一种存储卡上基于超级电容的供电切换电路及系统 - Google Patents

Abstract

本发明公开了一种存储卡上基于超级电容的供电切换电路，CPLD仅需要当供电主板中P12V正常供电时，控制第一开关管开通；而当供电主板供电异常时，保持第一开关管开通预设时间后关断第一开关管，并在预设时间内对所述存储卡中信息进行备份。CPLD仅需要控制一个开关管，并且在需要切换成超级电容供电时仅需要保持第一开关管开通一端时间即可实现超级电容供电，使得CPLD的控制逻辑非常简单，可以有效节约CPLD的资源以及降低设计成本；在超级电容供电期间可以对存储卡中存储的信息进行备份，即可实现对存储信息的保护。本发明还提供了一种存储卡上基于超级电容的供电切换系统，同样具有上述有益效果。

Description

一种存储卡上基于超级电容的供电切换电路及系统

技术领域

本发明涉及服务器技术领域，特别是涉及一种存储卡上基于超级电容的供电切换电路以及一种存储卡上基于超级电容的供电切换系统。

背景技术

近年来，伴随着互联网技术的快速发展，云服务和云计算蓬勃兴起。面对服务器技术变革日新月异，如何提供更好的数据保护和安全一直以来都是重要技术难题。在现阶段，当主板掉电，即基板供电异常时，可以切换到超级电容对储存卡供电，同时将存储卡中存储的信息做备份以防止输出丢失。

在现有技术中，可以通过CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)对超级电容的供电切换进行控制，当主板供电异常时CPLD切换成超级电容对存储卡供电。但是在现有技术中，CPLD对主板以及超级电容之间供电的切换逻辑通常较为复杂，CPLD逻辑的开发会导致研发投入、资源占用和设计成本成倍增加；同时也为不同平台下的适配和移植提高了难度，需要为每一种平台提供代码版本控制。这对于布局面积、设计资源和研发成本都较为苛刻的存储卡设计来说，显然是不利的因素。所以如何提供一种CPLD仅经过简单逻辑即可实现超级电容的供电切换是本领域技术人员急需解决的问题。

发明内容

本发明的目的是提供一种存储卡上基于超级电容的供电切换电路，CPLD仅通过简单的步骤即可实现对超级电容供电的切换；本发明的另一目的在于提供一种存储卡上基于超级电容的供电切换系统，CPLD仅通过简单的步骤即可实现对超级电容供电的切换。

为解决上述技术问题，本发明提供一种存储卡上基于超级电容的供电切换电路，包括CPLD、P12V供电切换模块、第一开关管、位于供电主板中P12V的输出端与存储卡中P12V的输入端之间的第二开关管、以及位于超级电容的输出端与所述存储卡中P12V的输入端之间的第三开关管；所述第一开关管的控制端与所述CPLD连接，所述P12V供电切换模块的输入端连接所述供电主板中P12V的输出端，所述P12V供电切换模块的第一输出端与所述第二开关管的控制端连接，所述P12V供电切换模块的第二输出端经所述第一开关管与所述第三开关管的控制端连接；

所述P12V供电切换模块用于当所述供电主板中P12V正常供电时，发送使所述第二开关管开通的第一电平信号，使所述第三开关管关断的第二电平信号；当所述供电主板供电异常时，发送使所述第二开关管关断的第一电平信号，使所述第三开关管开通的第二电平信号；

所述CPLD用于当所述供电主板中P12V正常供电时，控制所述第一开关管开通；当所述供电主板供电异常时，保持所述第一开关管开通预设时间后关断所述第一开关管，并在所述预设时间内对所述存储卡中信息进行备份。

可选的，所述P12V供电切换模块包括第一比较器和第二比较器，所述第一比较器的正极以及所述第二比较器的负极均连接超级电容的输出端，所述第一比较器的负极以及所述第二比较器的正极均连接供电主板中P12V的输出端；所述第一开关管为nmos管，所述第二比较器的输出端连接所述第一开关管的s极；所述第二开关管与所述第三开关管均为pmos管；

所述CPLD具体用于当所述供电主板中P12V电信号为高电平时，向所述第一开关管输出高电平；当所述供电主板中P12V电信号为低电平时，保持向所述第一开关管输出高电平预设时间后向所述第一开关管输出低电平，并在所述预设时间内对所述存储卡中信息进行备份。

可选的，所述第一开关管为带有背靠背寄生ESD二极管的nmos管。

可选的，所述第三开关管包括第一子开关管和第二子开关管，所述第一子开关管的d极连接所述第二子开关管的d极，所述第一子开关管的g极与所述第二子开关管的g极均与所述第一开关管连接。

可选的，还包括P3V3供电切换模块、第四开关管、位于供电主板中P3V3的输出端与存储卡中P3V3的输入端之间的第五开关管、以及位于超级电容的输出端与所述存储卡中P3V3的输入端之间的第六开关管；所述第四开关管的控制端与所述CPLD连接，所述P3V3电压比较单元的输入端连接所述供电主板中P3V3的输出端，所述P3V3供电切换模块的第三输出端与所述第五开关管的控制端连接，所述P3V3供电切换模块的第四输出端经所述第四开关管与所述第六开关管的控制端连接；

所述P3V3供电切换模块用于当所述供电主板中P3V3正常供电时，发送使所述第五开关管开通的第三电平信号，使所述第六开关管关断的第四电平信号；当所述供电主板中P3V3供电异常时，发送使所述第五开关管关断的第三电平信号，使所述第六开关管开通的第四电平信号；

所述CPLD用于当所述供电主板中P3V3正常供电时，控制所述第四开关管开通；当所述供电主板中P3V3供电异常时，保持所述第四开关管开通预设时间后关断所述第四开关管，并在所述预设时间内对所述存储卡中信息进行备份。

可选的，所述P3V3供电切换模块包括第三比较器和第四比较器，所述第三比较器的正极以及所述第四比较器的负极均连接存储卡中P3V3的输入端，所述第三比较器的负极以及所述第四比较器的正极均连接供电主板中P3V3的输出端；所述第四开关管为nmos管，所述第四比较器的输出端连接所述第四开关管的s极；所述第五开关管与所述第六开关管均为pmos管；

所述CPLD具体用于当所述供电主板中P3V3电信号为高电平时，向所述第四开关管输出高电平；当所述供电主板中P3V3电信号为低电平时，保持向所述第四开关管输出高电平预设时间后向所述第四开关管输出低电平，并在所述预设时间内对所述存储卡中信息进行备份。

可选的，所述第四开关管为带有背靠背寄生ESD二极管的nmos管。

可选的，所述第六开关管包括第三子开关管和第四子开关管，所述第三子开关管的d极连接所述第四子开关管的d极，所述第三子开关管的g极与所述第四子开关管的g极均与所述第一开关管连接。

可选的，所述预设时间的取值范围为26s至30s，包括端点值。

本发明还提供了一种存储卡上基于超级电容的供电切换系统，包括供电主板、超级电容、存储卡、以及如上述任一项所述的存储卡上基于超级电容的供电切换电路。

本发明所提供的一种存储卡上基于超级电容的供电切换电路，CPLD仅需要当供电主板中P12V正常供电时，控制第一开关管开通；而当供电主板供电异常时，保持第一开关管开通预设时间后关断第一开关管，并在预设时间内对所述存储卡中信息进行备份。CPLD仅需要控制一个开关管，并且在需要切换成超级电容供电时仅需要保持第一开关管开通一端时间即可实现超级电容供电，使得CPLD的控制逻辑非常简单，可以有效节约CPLD的资源以及降低设计成本；在超级电容供电期间可以对存储卡中存储的信息进行备份，即可实现对存储信息的保护。

本发明还提供了一种存储卡上基于超级电容的供电切换系统，同样具有上述有益效果，在此不再进行赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的一种存储卡上基于超级电容的供电切换电路的电路图；

图2为本发明实施例所提供的一种存储卡上基于超级电容的供电切换电路的时序图；

图3为本发明实施例所提供的一种具体的存储卡上基于超级电容的供电切换电路的结构示意图；

图4为本发明实施例所提供的一种具体的存储卡上基于超级电容的供电切换电路的电路图。

图中：1.CPLD、2.P12V供电切换模块、21.第一比较器、22.第二比较器、3.第一开关管、4.第二开关管、5.第三开关管、51.第一子开关管、52.第二子开关管、6.P3V3供电切换模块、61.第三比较器、62.第四比较器、7.第四开关管、8.第五开关管、9.第六开关管、91.第三子开关管、92.第四子开关管。

具体实施方式

本发明的核心是提供一种存储卡上基于超级电容的供电切换电路。在现有技术中，CPLD对主板以及超级电容之间供电的切换逻辑通常较为复杂，CPLD逻辑的开发会导致研发投入、资源占用和设计成本成倍增加；同时也为不同平台下的适配和移植提高了难度，需要为每一种平台提供代码版本控制。这对于布局面积、设计资源和研发成本都较为苛刻的存储卡设计来说，显然是不利的因素。

而本发明所提供的一种存储卡上基于超级电容的供电切换电路，CPLD仅需要当供电主板中P12V正常供电时，控制第一开关管开通；而当供电主板供电异常时，保持第一开关管开通预设时间后关断第一开关管，并在预设时间内对所述存储卡中信息进行备份。CPLD仅需要控制一个开关管，并且在需要切换成超级电容供电时仅需要保持第一开关管开通一端时间即可实现超级电容供电，使得CPLD的控制逻辑非常简单，可以有效节约CPLD的资源以及降低设计成本；在超级电容供电期间可以对存储卡中存储的信息进行备份，即可实现对存储信息的保护。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1以及图2，图1为本发明实施例所提供的一种存储卡上基于超级电容的供电切换电路的电路图；图2为本发明实施例所提供的一种存储卡上基于超级电容的供电切换电路的时序图。

参见图1，在本发明实施例中，所述存储卡上基于超级电容的供电切换电路包括CPLD1、P12V供电切换模块2、第一开关管3、位于供电主板中P12V的输出端与存储卡中P12V的输入端之间的第二开关管4、以及位于超级电容的输出端与所述存储卡中P12V的输入端之间的第三开关管5；所述第一开关管3的控制端与所述CPLD1连接，所述P12V供电切换模块2的输入端连接所述供电主板中P12V的输出端，所述P12V供电切换模块2的第一输出端与所述第二开关管4的控制端连接，所述P12V供电切换模块2的第二输出端经所述第一开关管3与所述第三开关管5的控制端连接；所述P12V供电切换模块2用于当所述供电主板中P12V正常供电时，发送使所述第二开关管4开通的第一电平信号，使所述第三开关管5关断的第二电平信号；当所述供电主板供电异常时，发送使所述第二开关管4关断的第一电平信号，使所述第三开关管5开通的第二电平信号；所述CPLD1用于当所述供电主板中P12V正常供电时，控制所述第一开关管3开通；当所述供电主板供电异常时，保持所述第一开关管3开通预设时间后关断所述第一开关管3，并在所述预设时间内对所述存储卡中信息进行备份。

在图1中，P12V_PCI为供电主板中P12V的输出端，P5V_STBY为超级电容的输入端，P12V为存储卡中P12V的输入端，CPLD1具体通过LOADSW与第一开关管3的控制端连接，以对第一开关管3的通断进行控制；P12V供电切换模块2的第一输出端与第二开关管4之间通过P12V_CTL_A连接，P12V供电切换模块2的第二输出端与第一开关管3之间通过P12V_CTL_B_L连接，第一开关管3与第三开关管5之间通过P12V_CTL_B连接。

在本发明实施例中，第二开关管4位于供电主板中P12V的输出端与存储卡中P12V的输入端之间，当第二开关管4开通时，供电主板对存储卡进行供电。第三开关管5位于超级电容的输出端与存储卡中P12V的输入端之间，当第三开关管5开通时，超级电容对存储卡进行供电。

上述P12V供电切换模块2的输入端与供电主板中P12V的输出端连接，该P12V供电切换模块2具有两个输出端，分别为第一输出端和第二输出端，该第一输出端会与第二开关管4的控制端连接，P12V供电切换模块2可以通过第一输出端输出第一电平信号控制第二开关管4的通断。上述第二输出端会经过第一开关管3与第二开关管4的控制端连接，P12V供电切换模块2可以通过第二输出端输出第二电平信号经过第一开关管3控制第三开关管5的通断。上述第一开关管3的控制端会与CPLD1连接，使得CPLD1可以控制第一开关管3的通断。

由于在本发明实施例中P12V供电切换模块2的输入端与供电主板中P12V的输出端连接，使得P12V供电切换模块2可以检测到供电主板中P12V是否正常供电。当供电主板中P12V正常供电时，P12V供电切换模块2用于发送使第二开关管4开通的第一电平信号使供电主板向存储卡供电，并发送使第三开关管5关断的第二电平信号使超级电容无法向存储卡供电。此时CPLD1当供电主板中P12V正常供电时，可以控制第一开关管3开通，以便第二电平信号可以传输至第三开关管5，关断第三开关管5。

当供电主板P12V供电异常时，P12V供电切换模块2用于发送使第二开关管4关断的第一电平信号使供电主板与存储卡断开，并发送使第三开关管5开通的第二电平信号使超级电容向存储卡供电。此时CPLD1当供电主板中P12V供电异常时，需要首先保持第一开关管3开通预设时间，在该预设时间内第二电平信号可以传输至第三开关管5，开通第三开关管5，以在预设时间内实现超级电容对存储卡的供电；同时在该预设时间内对存储卡中信息进行备份，以保护存储卡内存储信息的安全。在预设时间后，CPLD1会关断第一开关管3，以断开向存储卡的供电，使得存储卡处于关机状态。

需要说明的是，上述CPLD1可以检测供电主板的供电状态，例如检测供电主板中PGD_P12V，PGD_P12V会当供电主板中P12V电路稳定时，变为高电平；而当供电主板中P12V电路掉电后，变为低电平。CPLD1可以具体检测供电主板中PGD_P12V，以确定供电主板的供电状态。还需要说明的是，上述PGD_P12V不仅仅可以表示供电主板中P12V电路的供电状态，也可以表示供电主板中P3V3电路的供电状态。

具体的，在本发明实施例中，所述P12V供电切换模块2包括第一比较器21和第二比较器22，所述第一比较器21的正极以及所述第二比较器22的负极均连接超级电容的输出端，所述第一比较器21的负极以及所述第二比较器22的正极均连接供电主板中P12V的输出端；所述第一开关管3为nmos管，所述第二比较器22的输出端连接所述第一开关管3的s极；所述第二开关管4与所述第三开关管5均为pmos管；所述CPLD1具体用于当所述供电主板中P12V电信号为高电平时，向所述第一开关管3输出高电平；当所述供电主板中P12V电信号为低电平时，保持向所述第一开关管3输出高电平预设时间后向所述第一开关管3输出低电平，并在所述预设时间内对所述存储卡中信息进行备份。

上述第一比较器21的输出端即P12V供电切换模块2的第一输出端，第二比较器22的输出端即P12V供电切换模块2的第二输出端。由于在P12V供电切换模块2中第一比较器21的正极以及第二比较器22的负极均连接超级电容的输出端，第二比较器22的负极以及第二比较器22的正极均连接供电主板中P12V的输出端，使得第一比较器21以及第二比较器22分别输出的第一电平信号以及第二电平信号的状态正好相反，即当第一电平信号处于高电平时，第二电平信号则处于低电平。

在本发明实施例中，上述第一开关管3为nmos管，第二开关管4以及第三开关管5均为pmos管，第二比较器22的输出端会与第一开关管3的s极连接，第一开关管3的g极会与CPLD1连接，第一开关管3的d极会与第三开关管5的g极连接；第一比较器21的输出端具体会与第二开关管4的g极连接。

需要说明的是，在本发明实施例中当供电主板中P12V供电正常时，供电主板中P12V电信号通常为高电平，供电主板中P12V输出端的分压通常大于超级电容输出端的分压，此时第一比较器21会输出低电平，第二开关管4会处于开通状态；相应的，第二比较器22会输出高电平，第三开关管5会处于关断状态。当供电主板中P12V供电异常时，供电主板中P12V电信号通常为低电平，供电主板中P12V输出端的分压通常小于超级电容输出端的分压，此时第一比较器21会输出高电平，第二开关管4会处于关断状态；相应的，第二比较器22会输出低电平，第三开关管5会处于开通状态。

具体的，在本发明实施例中，CPLD1可以具体用于当供电主板中P12V电信号为高电平时，向所述第一开关管3输出高电平，即将LOADSW提拉至高电平，使得第一开关管3处于开通状态；当供电主板中P12V电信号为低电平时，需要保持向第一开关管3输出高电平长达预设时间，即保持LOADSW处于高电平长达预设时间，在该预设时间内第三开关管5会受到第二比较器22输出的第二电平信号处于开通状态，此时可以完成对存储卡内信息的备份；在预设时间过后，可以将LOADSW下拉至低电平，从而关断第一开关管3，使得存储卡处于关机状态。

参见图2，即在本发明实施例中，CPLD1的逻辑可以简化为：当PGD_P12V处于高电平时，提拉LOADSW至高电平；当PGD_P12V处于低电平时，保持LOADSW处于高电平预设时间，再将LOADSW下拉至低电平。

作为优选的，在本发明实施例中，所述第一开关管3可以为带有背靠背寄生ESD二极管的nmos管，从而防止第一开关管3从s极向g极漏电情况的发生。

作为优选的，在本发明实施例中，所述第三开关管5可以包括第一子开关管51和第二子开关管52，所述第一子开关管51的d极连接所述第二子开关管52的d极，所述第一子开关管51的g极与所述第二子开关管52的g极均与所述第一开关管3连接。上述第一子开关管51与第二子开关管52为背靠背设置，第一子开关管51的d极与第二子开关管52的d极连接，第一子开关管51的s极通常是与存储卡中P12V的输入端连接，第二子开关管52的s极通常是与超级电容的输出端连接，而第一子开关管51的g极与第二子开关管52的g极均与第一开关管3的d极连接。设置上述第一子开关管51与第二子开关管52可以防止电流倒灌情况的发生。

此时，在本发明实施例中整个供电切换电路在不同工作状态下逻辑判断如下表1：

表1.P12V供电切换电路逻辑判断表

本发明实施例所提供的供电切换电路依据上表1逻辑执行时，即可完成超级电容与供电主板对存储卡供电之间的切换。

本发明实施例所提供的一种存储卡上基于超级电容的供电切换电路，CPLD1仅需要当供电主板中P12V正常供电时，控制第一开关管3开通；而当供电主板供电异常时，保持第一开关管3开通预设时间后关断第一开关管3，并在预设时间内对所述存储卡中信息进行备份。CPLD1仅需要控制一个开关管，并且在需要切换成超级电容供电时仅需要保持第一开关管3开通一端时间即可实现超级电容供电，使得CPLD1的控制逻辑非常简单，可以有效节约CPLD1的资源以及降低设计成本；在超级电容供电期间可以对存储卡中存储的信息进行备份，即可实现对存储信息的保护。

有关本发明所提供的一种存储卡上基于超级电容的供电切换电路的具体内容将在下述发明实施例中做详细介绍。

请参考图3以及图4，图3为本发明实施例所提供的一种具体的存储卡上基于超级电容的供电切换电路的结构示意图；图4为本发明实施例所提供的一种具体的存储卡上基于超级电容的供电切换电路的电路图。

区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对供电切换电路的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍，在此不再进行赘述。

参见图3，在现阶段存储卡通常需要两路供电，一路为P12V，一路为P3V3，其中P12V主要用于对NAND闪存等供电，而P3V3通常是对存储卡中CPLD1、PU等供电。相应的存储卡通常具有P12V的输入端以及P3V3的输入端，而供电主板中也会具有两个输出端：供电主板中P12V的输出端，即P12V_PCI，以及供电主板中P3V3的输出端，即P3V3_PCI。当主板供电正常时，供电主板的输出端会与存储卡对应的输出端电连接；当供电主板供电异常，即掉电时，通常情况下P12V以及P3V3均需要切换成超级电容供电，上述超级电容通常指具有一个输出端，即P5V_STBY。具体的，在本发明实施例中供电主板通常包括主板本体和PCIe连接器，主板本体通过该PCIe连接器向储存卡供电，而从PCIe连接器中会具体分出上述P12V_PCI以及P3V3_PCI。上述超级电容也会通过一连接器向存储卡供电，以提供上述P5V_STBY。

参见图4，相应的，本发明实施例中所提供的供电切换电路，除了上述发明实施例中所述的用于切换P12V电路的结构之外，还需要具有用于切换P3V3电路的结构。具体的，在本发明实施例中，还包括P3V3供电切换模块6、第四开关管7、位于供电主板中P3V3的输出端与存储卡中P3V3的输入端之间的第五开关管8、以及位于超级电容的输出端与所述存储卡中P3V3的输入端之间的第六开关管9；所述第四开关管7的控制端与所述CPLD1连接，所述P3V3电压比较单元的输入端连接所述供电主板中P3V3的输出端，所述P3V3供电切换模块6的第三输出端与所述第五开关管8的控制端连接，所述P3V3供电切换模块6的第四输出端经所述第四开关管7与所述第六开关管9的控制端连接；所述P3V3供电切换模块6用于当所述供电主板中P3V3正常供电时，发送使所述第五开关管8开通的第三电平信号，使所述第六开关管9关断的第四电平信号；当所述供电主板中P3V3供电异常时，发送使所述第五开关管8关断的第三电平信号，使所述第六开关管9开通的第四电平信号；所述CPLD1用于当所述供电主板中P3V3正常供电时，控制所述第四开关管7开通；当所述供电主板中P3V3供电异常时，保持所述第四开关管7开通预设时间后关断所述第四开关管7，并在所述预设时间内对所述存储卡中信息进行备份。

在图4中，P3V3_PCI为供电主板中P3V3的输出端，P5V_STBY为超级电容的输入端，P3V3为存储卡中P3V3的输入端，CPLD1具体通过LOADSW与第四开关管7的控制端连接，以对第四开关管7的通断进行控制；P3V3供电切换模块6的第三输出端与第五开关管8之间通过P3V3_CTL_A连接，P3V3供电切换模块6的第四输出端与第四开关管7之间通过P3V3_CTL_B_L连接，第四开关管7与第六开关管9之间通过P3V3_CTL_B连接。

在本发明实施例中，第五开关管8位于供电主板中P3V3的输出端与存储卡中P3V3的输入端之间，当第五开关管8开通时，供电主板对存储卡进行供电。第六开关管9位于超级电容的输出端与存储卡中P3V3的输入端之间，当第六开关管9开通时，超级电容对存储卡进行供电。

上述P3V3供电切换模块6的输入端与供电主板中P3V3的输出端连接，该P3V3供电切换模块6具有两个输出端，分别为第三输出端和第四输出端，该第三输出端会与第五开关管8的控制端连接，P3V3供电切换模块6可以通过第三输出端输出第三电平信号控制第五开关管8的通断。上述第四输出端会经过第四开关管7与第五开关管8的控制端连接，P3V3供电切换模块6可以通过第四输出端输出第四电平信号经过第四开关管7控制第六开关管9的通断。上述第四开关管7的控制端会与CPLD1连接，使得CPLD1可以控制第四开关管7的通断。

由于在本发明实施例中P3V3供电切换模块6的输入端与供电主板中P3V3的输出端，使得P3V3供电切换模块6可以检测到供电主板中P3V3是否正常供电。当供电主板中P3V3正常供电时，P3V3供电切换模块6用于发送使第五开关管8开通的第三电平信号使供电主板向存储卡供电，并发送使第六开关管9关断的第四电平信号使超级电容无法向存储卡供电。此时CPLD1当供电主板中P3V3正常供电时，可以控制第四开关管7开通，以便第四电平信号可以传输至第六开关管9，关断第六开关管9。

当供电主板P3V3供电异常时，P3V3供电切换模块6用于发送使第五开关管8关断的第三电平信号使供电主板与存储卡断开，并发送使第六开关管9开通的第四电平信号使超级电容向存储卡供电。此时CPLD1当供电主板中P3V3供电异常时，需要首先保持第四开关管7开通预设时间，在该预设时间内第四电平信号可以传输至第六开关管9，开通第六开关管9，以在预设时间内实现超级电容对存储卡的供电；同时在该预设时间内对存储卡中信息进行备份，以保护存储卡内存储信息的安全。在预设时间后，CPLD1会关断第四开关管7，以断开向存储卡的供电，使得存储卡处于关机状态。

需要说明的是，上述CPLD1可以检测供电主板的供电状态，例如检测供电主板中PGD_P12V，PGD_P12V会当供电主板中P12V电路稳定时，变为高电平；而当供电主板中P12V电路掉电后，变为低电平。CPLD1可以具体检测供电主板中PGD_P12V，以确定供电主板的供电状态。还需要说明的是，由于供电主板中P3V3通常是由P12V衍生出来，上述PGD_P12V不仅仅可以表示供电主板中P12V电路的供电状态，也可以表示供电主板中P3V3电路的供电状态。

具体的，在本发明实施例中，所述P3V3供电切换模块6包括第三比较器61和第四比较器62，所述第三比较器61的正极以及所述第四比较器62的负极均连接存储卡中P3V3的输入端，所述第三比较器61的负极以及所述第四比较器62的正极均连接供电主板中P3V3的输出端；所述第四开关管7为nmos管，所述第四比较器62的输出端连接所述第四开关管7的s极；所述第五开关管8与所述第六开关管9均为pmos管；所述CPLD1具体用于当所述供电主板中P3V3电信号为高电平时，向所述第四开关管7输出高电平；当所述供电主板中P3V3电信号为低电平时，保持向所述第四开关管7输出高电平预设时间后向所述第四开关管7输出低电平，并在所述预设时间内对所述存储卡中信息进行备份。

上述第三比较器61的输出端即P3V3供电切换模块6的第三输出端，第四比较器62的输出端即P3V3供电切换模块6的第四输出端。由于在P3V3供电切换模块6中第三比较器61的正极以及第四比较器62的负极均连接存储卡中P3V3的输入端，第三比较器61的负极以及第四比较器62的正极均连接供电主板中P3V3的输出端，使得第三比较器61以及第四比较器62分别输出的第三电平信号以及第四电平信号的状态正好相反，即当第三电平信号处于高电平时，第四电平信号则处于低电平。

在本发明实施例中，上述第四开关管7为nmos管，第五开关管8以及第六开关管9均为pmos管，第四比较器62的输出端会与第四开关管7的s极连接，第四开关管7的g极会与CPLD1连接，第四开关管7的d极会与第六开关管9的g极连接；第三比较器61的输出端具体会与第五开关管8的g极连接。

需要说明的是，在本发明实施例中当供电主板中P3V3供电正常时，供电主板中P3V3电信号通常为高电平，供电主板中P3V3输出端的分压通常大于存储卡中P3V3输入端的分压，此时第三比较器61会输出低电平，第五开关管8会处于开通状态；相应的，第四比较器62会输出高电平，第六开关管9会处于关断状态。当供电主板中P3V3供电异常时，供电主板中P3V3电信号通常为低电平，供电主板中P3V3输出端的分压通常小于存储卡中P3V3输入端的分压，此时第三比较器61会输出高电平，第五开关管8会处于关断状态；相应的，第四比较器62会输出低电平，第六开关管9会处于开通状态。

具体的，在本发明实施例中，CPLD1可以具体用于当供电主板中P3V3电信号为高电平时，向所述第四开关管7输出高电平，即将LOADSW提拉至高电平，使得第四开关管7处于开通状态；当供电主板中P3V3电信号为低电平时，需要保持向第四开关管7输出高电平长达预设时间，即保持LOADSW处于高电平长达预设时间，在该预设时间内第六开关管9会受到第四比较器62输出的第四电平信号处于开通状态，此时可以完成对存储卡内信息的备份；在预设时间过后，可以将LOADSW下拉至低电平，从而关断第四开关管7，使得存储卡处于关机状态。

即在本发明实施例中，CPLD1的逻辑可以简化为：当PGD_P12V处于高电平时，提拉LOADSW至高电平；当PGD_P12V处于低电平时，保持LOADSW处于高电平预设时间，再将LOADSW下拉至低电平。需要说明的是，CPLD1在对P3V3以及P12V两路供电切换电路进行控制时，所使用的控制逻辑相同，即CPLD1只需要执行一边控制逻辑，同时控制上述第一开关管3以及第四开关管7即可。

作为优选的，在本发明实施例中，所述第四开关管7可以为带有背靠背寄生ESD二极管的nmos管，从而防止第四开关管7从s极向g极漏电情况的发生。

作为优选的，在本发明实施例中，所述第六开关管9可以包括第三子开关管91和第四子开关管92，所述第三子开关管91的d极连接所述第四子开关管92的d极，所述第三子开关管91的g极与所述第四子开关管92的g极均与所述第四开关管7连接。上述第三子开关管91与第四子开关管92为背靠背设置，第三子开关管91的d极与第四子开关管92的d极连接，第三子开关管91的s极通常是与存储卡中P3V3的输入端连接，第四子开关管92的s极通常是与超级电容的输出端连接，而第三子开关管91的g极与第四子开关管92的g极均与第四开关管7的d极连接。设置上述第三子开关管91与第四子开关管92可以防止电流倒灌情况的发生。

此时，在本发明实施例中整个供电切换电路在不同工作状态下逻辑判断如下表2：

表2.P3V3供电切换电路逻辑判断表

本发明实施例所提供的供电切换电路依据上表1逻辑执行时，即可完成超级电容与供电主板对存储卡供电之间的切换。具体的，在本发明实施例中，上述CPLD1保持第一开关管3以及第四开关管7开通的预设时间，即超级电容供电的预设时间，也是CPLD1用于备份存储卡中数据的预设时间的取值范围通常为26s至30s，包括端点值。

本发明实施例所提供的一种存储卡上基于超级电容的供电切换电路，CPLD1仅执行同一逻辑就可以完成同时对P12V电路以及P3V3电路的切换，极大的节约CPLD1的资源以及降低设计成本。

本发明还提供了一种存储卡上基于超级电容的供电切换系统，包括供电主板、超级电容、存储卡、以及如上述任一发明实施例所提供的供电切换电路。有关供电切换系统的其余结构可以参考现有技术，在此不再进行赘述。

由于上述发明实施例所提供的供电切换电路可以有效节约CPLD1的资源以及降低设计成本；在超级电容供电期间可以对存储卡中存储的信息进行备份，即可实现对存储信息的保护；相应的本发明实施例所提供的供电切换系统可以有效节约CPLD1的资源以及降低设计成本；在超级电容供电期间可以对存储卡中存储的信息进行备份，即可实现对存储信息的保护。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种存储卡上基于超级电容的供电切换电路以及一种存储卡上基于超级电容的供电切换系统进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种存储卡上基于超级电容的供电切换电路，其特征在于，包括CPLD、P12V供电切换模块、第一开关管、位于供电主板中P12V的输出端与存储卡中P12V的输入端之间的第二开关管、以及位于超级电容的输出端与所述存储卡中P12V的输入端之间的第三开关管；所述第一开关管的控制端与所述CPLD连接，所述P12V供电切换模块的输入端连接所述供电主板中P12V的输出端，所述P12V供电切换模块的第一输出端与所述第二开关管的控制端连接，所述P12V供电切换模块的第二输出端经所述第一开关管与所述第三开关管的控制端连接；

所述P12V供电切换模块用于当所述供电主板中P12V正常供电时，发送使所述第二开关管开通的第一电平信号，使所述第三开关管关断的第二电平信号；当所述供电主板供电异常时，发送使所述第二开关管关断的第一电平信号，使所述第三开关管开通的第二电平信号；

所述CPLD用于当所述供电主板中P12V正常供电时，控制所述第一开关管开通；当所述供电主板供电异常时，保持所述第一开关管开通预设时间后关断所述第一开关管，并在所述预设时间内对所述存储卡中信息进行备份。

2.根据权利要求1所述的电路，其特征在于，所述P12V供电切换模块包括第一比较器和第二比较器，所述第一比较器的正极以及所述第二比较器的负极均连接超级电容的输出端，所述第一比较器的负极以及所述第二比较器的正极均连接供电主板中P12V的输出端；所述第一开关管为nmos管，所述第二比较器的输出端连接所述第一开关管的s极；所述第二开关管与所述第三开关管均为pmos管；

所述CPLD具体用于当所述供电主板中P12V电信号为高电平时，向所述第一开关管输出高电平；当所述供电主板中P12V电信号为低电平时，保持向所述第一开关管输出高电平预设时间后向所述第一开关管输出低电平，并在所述预设时间内对所述存储卡中信息进行备份。

3.根据权利要求2所述的电路，其特征在于，所述第一开关管为带有背靠背寄生ESD二极管的nmos管。

4.根据权利要求3所述的电路，其特征在于，所述第三开关管包括第一子开关管和第二子开关管，所述第一子开关管的d极连接所述第二子开关管的d极，所述第一子开关管的g极与所述第二子开关管的g极均与所述第一开关管连接。

5.根据权利要求1所述的电路，其特征在于，还包括P3V3供电切换模块、第四开关管、位于供电主板中P3V3的输出端与存储卡中P3V3的输入端之间的第五开关管、以及位于超级电容的输出端与所述存储卡中P3V3的输入端之间的第六开关管；所述第四开关管的控制端与所述CPLD连接，所述P3V3电压比较单元的输入端连接所述供电主板中P3V3的输出端，所述P3V3供电切换模块的第三输出端与所述第五开关管的控制端连接，所述P3V3供电切换模块的第四输出端经所述第四开关管与所述第六开关管的控制端连接；

所述P3V3供电切换模块用于当所述供电主板中P3V3正常供电时，发送使所述第五开关管开通的第三电平信号，使所述第六开关管关断的第四电平信号；当所述供电主板中P3V3供电异常时，发送使所述第五开关管关断的第三电平信号，使所述第六开关管开通的第四电平信号；

所述CPLD用于当所述供电主板中P3V3正常供电时，控制所述第四开关管开通；当所述供电主板中P3V3供电异常时，保持所述第四开关管开通预设时间后关断所述第四开关管，并在所述预设时间内对所述存储卡中信息进行备份。

6.根据权利要求5所述的电路，其特征在于，所述P3V3供电切换模块包括第三比较器和第四比较器，所述第三比较器的正极以及所述第四比较器的负极均连接存储卡中P3V3的输入端，所述第三比较器的负极以及所述第四比较器的正极均连接供电主板中P3V3的输出端；所述第四开关管为nmos管，所述第四比较器的输出端连接所述第四开关管的s极；所述第五开关管与所述第六开关管均为pmos管；

所述CPLD具体用于当所述供电主板中P3V3电信号为高电平时，向所述第四开关管输出高电平；当所述供电主板中P3V3电信号为低电平时，保持向所述第四开关管输出高电平预设时间后向所述第四开关管输出低电平，并在所述预设时间内对所述存储卡中信息进行备份。

7.根据权利要求6所述的电路，其特征在于，所述第四开关管为带有背靠背寄生ESD二极管的nmos管。

8.根据权利要求7所述的电路，其特征在于，所述第六开关管包括第三子开关管和第四子开关管，所述第三子开关管的d极连接所述第四子开关管的d极，所述第三子开关管的g极与所述第四子开关管的g极均与所述第一开关管连接。

9.根据权利要求1所述的电路，其特征在于，所述预设时间的取值范围为26s至30s，包括端点值。

10.一种存储卡上基于超级电容的供电切换系统，其特征在于，包括供电主板、超级电容、存储卡、以及如权利要求1至6任一项所述的存储卡上基于超级电容的供电切换电路。