CN110324858A - 副链路缓存状态报告的上报方法和终端设备 - Google Patents

副链路缓存状态报告的上报方法和终端设备 Download PDF

Info

Publication number
CN110324858A
CN110324858A CN201810273355.6A CN201810273355A CN110324858A CN 110324858 A CN110324858 A CN 110324858A CN 201810273355 A CN201810273355 A CN 201810273355A CN 110324858 A CN110324858 A CN 110324858A
Authority
CN
China
Prior art keywords
channel group
logic channel
domain
destination address
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810273355.6A
Other languages
English (en)
Other versions
CN110324858B (zh
Inventor
周建萍
杨晓东
郑倩
马景智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201810273355.6A priority Critical patent/CN110324858B/zh
Priority to PCT/CN2019/080078 priority patent/WO2019184971A1/zh
Publication of CN110324858A publication Critical patent/CN110324858A/zh
Application granted granted Critical
Publication of CN110324858B publication Critical patent/CN110324858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/0278—Traffic management, e.g. flow control or congestion control using buffer status reports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
    • H04W28/065—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information using assembly or disassembly of packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种副链路缓存状态报告的传输方法和副链路终端设备，包括：发送副链路缓存状态报告，所述副链路缓存状态报告中包括：目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，其中，所述目的地址域和该逻辑信道组域中至少一个是基于比特图表示的。本发明实施例中，通过基于bitmap设计的per destination index和/或per LCG ID的Sidelink BSR格式，能够更加灵活指示基于近距离服务目的地址(ProSe Destination)的一个逻辑信道组内所有逻辑信道可用于传输的有效数据的Buffer Size。

Description

副链路缓存状态报告的上报方法和终端设备
技术领域
本发明涉及通信领域，尤其涉及一种副链路缓存状态报告的上报方法和终端设备。
背景技术
副链路缓存状态报告(Sidelink BSR)的作用是SidelinkUE告诉基站基于近距离服务目的地址(ProSe Destination)的一个逻辑信道组内所有逻辑信道待发的数据量(以字节为单位)。
LTE Sidelink BSR的格式是按照LCG ID顺序排列，当没有足够的资源上报资源需求情况，对于相同的LCG ID，可能上报一个或多个destination index相应的待传数据量。对于快速增长的V2X业务和用例，业务优先级划分也需要更加细致，LTE Sidelink BSR的LCG组数只有4组，不能满足当前的要求；LTE Sidelink的Buffer Size域占6比特，总共的index就64种，种类少，而eV2X业务类型急剧增加需要更大的数据量，如果还沿用LTE的64种index，eV2X每个级别指示的Buffer Size跨度就大，基站并不能精确的确认Sidelink UE对资源的需求，在资源调度过程中会造成一定程度的资源浪费。此外目前协议对于NR的Sidelink BSR格式也尚未作出定义。
发明内容
本发明实施例的目的是提供一种副链路缓存状态报告的传输方法、终端设备，能够更加灵活指示基于近距离服务目的地址的一个逻辑信道组内所有逻辑信道可用于传输的有效数据的Buffer Size。
第一方面，提供了一种副链路缓存状态报告的传输方法，该方法包括：发送副链路缓存状态报告，该副链路缓存状态报告中包括：目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，
其中，该目的地址域和该逻辑信道组域中的至少一个是基于比特图表示的。
第二方面，提供了一种终端设备，该终端设备包括：发送模块，发送副链路缓存状态报告，该副链路缓存状态报告中包括：目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，
其中，该目的地址域和该逻辑信道组域中的至少一个是基于比特图表示的。
第三方面，提供了一种终端设备，该终端设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如第一方面所述的方法的步骤。
第四方面，提供了一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的方法的步骤。
在本发明实施例中，通过基于bitmap设计的per destination index和/或perLCG ID的Sidelink BSR格式，从而能够更加灵活指示基于近距离服务目的地址的一个逻辑信道组内所有逻辑信道可用于传输的有效数据的Buffer Size。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明的一个实施例Sidelink BSR的发送方法流程图。
图2是本发明的一个实施例Sidelink BSR的MAC CE的示意图。
图3是本发明的另一个实施例Sidelink BSR的MAC CE的示意图。
图4是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。
图5是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。
图6是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。
图7是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。
图8是本发明的再一个实施例Sidelink BSR的MAC CE的子头的示意图。
图9是本发明的另一个实施例Sidelink BSR的MAC CE的子头的示意图。
图10是本发明的一个实施例终端设备的结构示意图。
图11是本发明的另一个实施例终端设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的技术方案，可以应用于各种通信系统，例如：全球移动通讯系统(GSM，Global System of Mobile communication)，码分多址(CDMA，Code Division MultipleAccess)系统，宽带码分多址(WCDMA，Wideband Code Division Multiple Access)，通用分组无线业务(GPRS，General Packet Radio Service)，长期演进(LTE，Long TermEvolution)/增强长期演进(LTE-A，Long Term Evolutionadvanced)，NR(New Radio)等。
用户端(UE，User Equipment)，也可称之为终端设备(Mobile Terminal)、移动用户设备等，可以经无线接入网(例如，RAN，Radio Access Network)与一个或多个核心网进行通信，用户设备可以是终端设备，如移动电话(或称为“蜂窝”电话)和具有终端设备的计算机，例如，可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置，它们与无线接入网交换语言和/或数据。
基站，可以是GSM或CDMA中的基站(BTS，Base Transceiver Station)，也可以是WCDMA中的基站(NodeB)，还可以是LTE中的演进型基站(eNB或e-NodeB，evolutional NodeB)及5G基站(gNB)，本发明并不限定，但为描述方便，下述实施例以gNB为例进行说明。
以下结合附图，详细说明本发明各实施例提供的技术方案。
R14及以前的Sidelink BSR是按照每个目的地址索引(Destination Index)+每个逻辑信道组索引(LCG ID)+待传数据量(Buffer Size Level)上报。其中，
Sidelink BSR的LCG(逻辑信道组)最多被分为4组，一个逻辑信道组索引的字段占2比特，指定上报的(缓存区域)对应的LCG(逻辑信道组)。
Destination Index长度可配置，最多有16个组，一个目的地址索引的字段占4比特，对应到通信的目标群组destination L2ID。
Buffer Size是以逻辑信道组包含副链路逻辑信道优先级递减的顺序排列。Buffer Size域长为6比特，指定了Sidelink UE在发送这个BSR的TTI内的所有媒体访问控制层(Media Access Control，MAC)MAC协议数据单元(Protocol Data Unit，PDU)都生成以后，对应近距离服务目的地址的LCG包含所有逻辑信道的无线链路层控制协议(Radio LinkControl，RLC)层和分组数据汇聚协议(Packet Data Convergence Protocol，PDCP)层中剩余的可用于传输的有效数据总和。
图1是本发明的一个实施例副链路缓存状态报告(Sidelink Buffer StatusReport，Sidelink BSR)的发送方法流程图。图1的方法由副链路终端设备执行。该方法可包括：
S110，发送副链路缓存状态报告。
其中，该副链路缓存状态报告中包括目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，其中，该目的地址域和该逻辑信道组域中的至少一个是基于比特图表示的。
应理解，Sidelink BSR的作用是：Sidelink UE将基于近距离服务目的地址(ProSeDestination)的一个逻辑信道组内所有逻辑信道的待发数据量，发送给基站。
其中，目的地址域为携带有副链路终端设备的目的地址信息的字段域，或者说，目的地址域为副链路终端设备的目的地址信息；
逻辑信道组域为携带有副链路终端设备的逻辑信道组信息的字段域，或者说，逻辑信道组域为副链路终端设备的逻辑信道组信息；
缓存大小域为携带有所述副链路终端设备的逻辑信道组的待发数据量信息的字段域，或者说，缓存大小域为副链路终端设备的逻辑信道组的待发数据量。
本发明实施例中，通过基于bitmap设计的per destination index和/或per LCGID的Sidelink BSR格式，能够更加灵活指示基于近距离服务目的地址(ProSeDestination)的一个逻辑信道组内所有逻辑信道待发可用于传输的有效数据的BufferSize。
下面，将对Sidelink BSR具体可能的实现方式，逐个进行说明。
可选地，在一些实施例中，该Sidelink BSR包括：目的地址域、逻辑信道组域和缓存大小域，其中，
该目的地址域为该副链路终端设备上报的至少一个目的地址的索引，该至少一个目的地址为该副链路终端设备的有数据可传的目的地址；
该逻辑信道组域为至少一个逻辑信道组bitmap，该至少一个逻辑信道组bitmap与该至少一个目的地址一一对应，一个逻辑信道组bitmap用于指示对应的目的地址中所有逻辑信道组是否有可传数据；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该逻辑信道组域的所有逻辑信道组bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于第一目的地址的索引对应的第一逻辑信道组bitmap中的第一比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，该第一逻辑信道组为该第一比特位对应的逻辑信道组。
应理解，在统计待发数据量时，包括RLC和PDCP层剩余待传数据，但不将RLC头部和MAC头部信息计算在内。后续实施例提到的待发数据量与此类似，不再赘述。
应理解，在这些实施例中，目的地址索引用于指示副链路终端设备的有数据可传的目的地址。
应理解，每一个目的地址索引在逻辑信道组域中对应于一个逻辑信道组bitmap，该逻辑信道组bitmap指示该目的地址对应的所有逻辑信道组是否有可传数据。例如，当一个目的地址对应的逻辑信道组为8个时，该逻辑信道组bitmap指示该目的地址对应的逻辑信道组LCG0-LCG7是否有可传数据。
进一步地，在这些实施例中，该Sidelink BSR依次包括：目的地址域、逻辑信道组域和缓存大小域，且该目的地址域是连续的，该逻辑信道组域是连续的，该缓存大小域是连续的。
优选地，在一些实施例中，一个目的地址索引占用4个比特，一个目的地址对应8个逻辑信道组(LCG0-LCG7)，且一个逻辑信道组上对应的待发数据量在缓存大小域中占用8个比特。
图2是本发明的一个实施例Sidelink BSR的MAC CE的示意图。图2中，目的地址域连续，逻辑信道组域连续，缓存大小域连续，且目的地址索引的个数为奇数，不妨设为2*N-1个，则在上述优选的实施例中，目的地址域的长度为Ceiling((2*N-1)*4/8)＝N个字节，逻辑信道组域的长度为2*N-1个字节，缓存大小域的长度为m个字节，其中，m为逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数。
从图2还可提看出，目的地址域的第一个字节的前4个比特为保留比特。当然，应理解，保留比特也可以位于目的地址域的最后一个字节的后4个比特。此外，也不排除保留比特位于目的地址域中的其它任意一个字节的前4个比特或后4个比特。
图3是本发明的一个实施例Sidelink BSR的MAC CE的示意图。图3中，目的地址域连续，逻辑信道组域连续，缓存大小域连续，且目的地址索引的个数为偶数，不妨设为2*N个，则在上述优选的实施例中，目的地址域的长度为N个字节，逻辑信道组域的长度为2*N个字节，缓存大小域的长度为m个字节，其中，m为逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数。
或者，进一步地，在这些实施例中，该目的地址域是连续的，该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个该逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数。
应理解，x的取值可以为0。例如，当一个目的地址对应的逻辑信道组为8个时，x的取值可以为0-8。
优选地，一个目的地址索引占用4个比特，一个目的地址对应8个逻辑信道组(LCG0-LCG7)，且一个逻辑信道组上对应的待发数据量在缓存大小域中占用8个比特。
如果目的地址索引的个数为奇数，不妨设为2*N-1个，则在上述优选的实施例中，目的地址域的长度为N个字节，逻辑信道组域的长度为2*N-1个字节，缓存大小域的长度为m个字节，其中，m为逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数。
此外，目的地址域的第一个字节的前4个比特为保留比特，或者，目的地址域的最后一个字节的后4个比特为保留比特。当然，也不排除保留比特位于目的地址域中的其它任意一个字节的前4个比特或后4个比特。
如果目的地址索引的个数为偶数，不妨设为2*N个，则在上述优选的实施例中，目的地址域的长度为N个字节，逻辑信道组域的长度为2*N个字节，缓存大小域的长度为m个字节，其中，m为逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数。
或者，进一步地，在这些实施例中，该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，该目的地址子域为一个目的地址索引，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数。
应理解，x的取值可以为0。例如，当一个目的地址对应的逻辑信道组为8个时，x的取值可以为0-8。
优选地，一个目的地址索引占用4个比特，一个目的地址对应8个逻辑信道组(LCG0-LCG7)，且一个逻辑信道组上对应的待发数据量在缓存大小域中占用8个比特。
在上述优选的实施例中，该目的地址域的长度为N个字节，该逻辑信道组域的长度为N个字节，该缓存大小域的长度为m个字节，m为该逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数，其中，该目的地址域中每个字节包括4个保留比特。
当然，应理解，Sidelink BSR的目的地址索引的长度可能不是4比特，一个目的地址对应的逻辑信道组也可能不是8个，一个待发数据量占用的比特数也可能不是8个。本领域的技术人员可以基于实际情况推导出前述场景中Sidelink BSR的各个域的长度。
此外，应理解，在前述实施例中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
可选地，在一些实施例中，该Sidelink BSR包括：目的地址域、逻辑信道组域和缓存大小域，其中，
该目的地址域为携带该副链路终端设备上报的目的地址bitmap，该目的地址bitmap用于指示副链路终端设备的目的地址是否有数据可传；
该逻辑信道组域为至少一个逻辑信道组bitmap，该至少一个逻辑信道组bitmap与该目的地址bitmap比特位被置为1的目的地址一一对应，一个逻辑信道组bitmap用于指示对应的目的地址的所有逻辑信道组是否有可传数据；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该逻辑信道组域的一个逻辑信道组bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于目的地址bitmap的第一比特位对应的第一逻辑信道组bitmap的第二比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，该第一目的地址为该目的地址bitmap的第一比特位指示的目的地址，该第一逻辑信道组为该第一逻辑信道组bitmap的第二比特位指示的逻辑信道组。
应理解，目的地址bitmap中每个被置为1的比特位对应于1个逻辑信道组bitmap，该逻辑信道组bitmap指示该被置为1的比特位对应的目的地址所对应的所有逻辑信道组是否有可传数据。例如，当第一目的地址在目的地址bitmap中对应的比特位被置为1，且该第一目的地址对应于第一逻辑信道组bitmap，且一个目的地址对应的逻辑信道组为8个时，则第一逻辑信道组bitmap指示第一目的地址对应的逻辑信道组LCG0-LCG7是否有可传数据。
进一步地，在这些实施例中，该逻辑信道组域是连续的，该缓存大小域是连续的。
优选地，目的地址总数为16个，一个目的地址对应8个逻辑信道组(LCG0-LCG7)，且一个逻辑信道组上对应的待发数据量在缓存大小域中占用8个比特。下面将基于此，对Sidelink BSR各个域在几种不同场景中的长度进行说明。
图4是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。图4中，目的地址域连续，逻辑信道组域连续，缓存大小域连续，并假设可以用2个字节指示副链路终端设备的目的地址是否有数据可传，且其中有数据可传的目的地址个数为N，逻辑信道组域的逻辑信道组bitmap中比特位被置为1的总数为m。
由图4可知，目的地址域的长度为2个字节，逻辑信道组域的长度为N个字节，N为目的地址域的目的地址bitmap中比特位被置为1的总数；缓存大小域的长度为m个字节，m为逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数。
或者，进一步地，在这些实施例中，该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个该逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数。
应理解，x的取值可以为0。例如，当一个目的地址对应的逻辑信道组为8个时，x的取值可以为0-8。
此时，目的地址域的长度为2个字节，逻辑信道组域的长度为N个字节，N为目的地址域的目的地址bitmap中比特位被置为1的总数；缓存大小域的长度为m个字节，m为逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数。
当然，应理解，目的地址总数可能不是16个4，一个目的地址对应的逻辑信道组也可能不是8个，一个待发数据量占用的比特数也可能不是8个。本领域的技术人员可以基于实际情况推导出前述场景中Sidelink BSR的各个域的长度。
此外，应理解，在前述实施例中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
可选地，在一些实施例中，该Sidelink BSR中包括逻辑信道组域和缓存大小域，其中，
该逻辑信道组域为该副链路终端设备的size of v2x-destinationInforist个目的地址对应的逻辑信道组bitmap，一个逻辑信道组bitmap用于指示对应的目的地址的所有逻辑信道组是否有数据可传；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该逻辑信道组域的所有逻辑信道组bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于第一逻辑信道组bitmap的第一比特位，且第一逻辑信道组bitmap对应于第一目的地址，则该第一待发数据量表示该副链路终端设备在该第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，该第一逻辑信道组为该第一逻辑信道组bitmap的第一比特位指示的逻辑信道组。
应理解，参数size of v2x-destinationInforist可以是协议规定的，或者是通过无线资源控制协议(Radio Resource Control，RRC)配置的。
例如，协议可以规定在16个目的地址中使用索引1、3、5、7的目的地址；又例如，可以通过RRC信令配置使用16个目的地址中的前6个目的地址，等等。
应理解，在这些实施例中，逻辑信道组域占用的字节个数与参数size of v2x-destinationInforist值相同；缓存大小域的长度为m个字节，m为该逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的逻辑信道组的总数。
进一步地，在这些实施例中，该逻辑信道组域是连续的，该缓存大小域是连续的。
图5是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。图5中，逻辑信道组域连续，缓存大小域连续。
如图5所示，逻辑信道组域中包括size of v2x-destinationInforist个连续的逻辑信道组bitmap，每个逻辑信道组bitmap对应于一个目的地址，每个逻辑信道组bitmap占据1个字节。缓存大小域的长度为m个字节，m为逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数。
或者，进一步地，在这些实施例中，该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个该逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数。
应理解，x的取值可以为0。例如，当一个目的地址对应的逻辑信道组为8个时，x的取值可以为0-8。
当然，应理解，一个目的地址对应的逻辑信道组也可能不是8个，一个待发数据量占用的比特数也可能不是8个。本领域的技术人员可以基于实际情况推导出前述场景中Sidelink BSR的各个域的长度。
此外，应理解，在前述实施例中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
可选地，在一些实施例中，该Sidelink BSR中包括：逻辑信道组域、目的地址域和缓存大小域，其中，
该逻辑信道组域为一个逻辑信道组bitmap，该一个逻辑信道组bitmap用于指示该副链路终端设备在所有逻辑信道组是否有数据可传；
该目的地址域为至少一个目的地址bitmap，该至少一个目的地址bitmap与该逻辑信道组bitmap中比特位被置为1的逻辑信道组一一对应，一个目的地址bitmap用于指示该副链路终端设备的所有目的地址在该目的地址bitmap对应的逻辑信道组上是否有数据可传；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该至少一个目的地址bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于逻辑信道组地址bitmap的第一比特位对应的第一目的地址bitmap的第二比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的第一逻辑信道组所有逻辑信道的待发数据量的总和，该第一目的地址为第一目的地址bitmap的第二比特位指示的目的地址，该第一逻辑信道组为该逻辑信道组地址bitmap的第一比特位指示的逻辑信道组。
优选地，逻辑信道组总数为8个、目的地址总数16个、一个逻辑信道组上对应的待发数据量在缓存大小域中占用8个比特。此时，该逻辑信道组域长度为1个字节；一个目的地址bitmap占用2字节，该目的地址域长度为2*N个字节，N为该逻辑信道组bitmap中被置为1的比特的总数；该缓存大小域长度为m个字节，m为该目的地址域中的所有目的地址bitmap中被置为1的比特的总数。
进一步地，在这些实施例中，目的地址域是连续的，且缓存大小域是连续的。
图6是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。图6中，目的地址域是连续的，且缓存大小域是连续的。
如图6所示，逻辑信道组域中包括1个逻辑信道组bitmap，即LCG0-LCG7共8个逻辑信道组的bitmap，且其中有数据可传的逻辑信道组个数为N，目的地址域中目的地址bitmap的比特位被置为1的总数为m。
由图6可知，逻辑信道组域的长度为1字节，一个目的地址bitmap占用2字节，目的地址域的长度为2*N个字节，缓存大小域的长度为m个字节，m为该目的地址域中的所有目的地址bitmap中被置为1的比特的总数。
或者，进一步地，在这些实施例中，该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，该目的地址子域为一个逻辑信道组对应的目的地址bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个目的地址子域中每个该目的地址子域之后跟随x个该缓存大小子域，x为被跟随的目的地址子域的一个目的地址bitmap中被置为1的比特的总数。
应理解，x的取值可以为0。例如，当目的地址总数为16个时，x的取值可以为0-16。
当然，应理解，如果该副链路终端设备的上行资源足以上传整个SidelinkBSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含该Sidelink BSR经截短处理后的信息
可选地，在一些实施例中，该Sidelink BSR中包括：逻辑信道组域、目的地址域和缓存大小域，其中，
该逻辑信道组域为该副链路终端设备的至少一个有数据可传的逻辑信道组的索引；
该目的地址域为至少一个目的地址bitmap，该至少一个目的地址bitmap与该至少一个有数据可传的逻辑信道组一一对应，一个目的地址bitmap用于指示该副链路终端设备的所有目的地址在该目的地址bitmap对应的逻辑信道组上是否有数据可传；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该至少一个目的地址bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于第一逻辑信道组对应的第一目的地址bitmap的第二比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的该第一逻辑信道组上所有逻辑信道的待发数据量的总和，该第一目的地址为第一逻辑信道组对应的第一目的地址bitmap的第二比特位所指示的目的地址。。
优选地，逻辑信道组索引占用3比特、目的地址总数16个，一个逻辑信道组上对应的待发数据量在缓存大小域中占用8个比特。下面基于此，对Sidelink BSR各个域在几种不同场景中的长度进行说明。
进一步地，在这些实施例中，该逻辑信道组域是连续的，该目的地址域是连续的，该缓存大小域是连续的。
图7是本发明的再一个实施例Sidelink BSR的MAC CE的示意图。图7中，逻辑信道组域是连续的，目的地址域是连续的，且缓存大小域是连续的。
如图7所示，逻辑信道组域中包括至少一个逻辑信道组的索引。当然，逻辑信道组域中还可能存在保留比特。不妨假设该至少一个逻辑信道组的索引个数为N，目的地址域的目的地址bitmap中比特位被置为1的总数为m。
由图7可知，目的地址域的长度为2*N个字节，缓存大小域的长度为m个字节，m为该目的地址域中的所有目的地址bitmap中被置为1的比特的总数。
逻辑信道组域的长度与一个逻辑信道组索引占用的比特数及所述至少一个逻辑信道组的索引的个数N相关，具体可为Ceiling(N*L/8)，其中，L表示一个逻辑信道组索引的占用的比特数，Ceiling(y)表示不小于y的最小整数。
或者，进一步地，在这些实施例中，该逻辑信道组域是连续的，该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，该目的地址子域为一个逻辑信道组对应的目的地址bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个目的地址子域中每个该目的地址子域之后跟随x个该缓存大小子域，x为被跟随的目的地址子域的一个目的地址bitmap中被置为1的比特的总数。
应理解，x的取值可以为0。例如，目的地址总数为16个时，x的取值可以为0-16。
此时，目的地址域的长度为2*N个字节，缓存大小域的长度为m个字节，m为该目的地址域中的所有目的地址bitmap中被置为1的比特的总数。逻辑信道组域的长度与一个逻辑信道组索引占用的比特数及所述至少一个逻辑信道组的索引的个数N相关，具体可为Ceiling(N*L/8)，其中，L表示一个逻辑信道组索引的占用的比特数，Ceiling(y)表示不小于y的最小整数。
或者，进一步地，在这些实施例中，该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，该逻辑信道组子域为一个逻辑信道组索引，该目的地址子域为一个逻辑信道组对应的目的地址bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个目的地址子域中每个目的地址子域之后跟随x个该缓存大小子域，x为被跟随的目的地址子域的一个目的地址bitmap中被置为1的比特的总数。
应理解，x的取值可以为0。例如，目的地址总数为16个时，x的取值可以为0-16。
当该逻辑信道组域不连续，且该至少一个逻辑信道组的索引的个数为N个，则该逻辑信道组域的长度为N个字节，一个目的地址bitmap占用2字节，该目的地址域的长度为2*N个字节，该缓存大小域的长度为m个字节，m为该目的地址域的目的地址bitmap中比特位被置为1的总数。
当然，应理解，其中，如果该副链路终端设备的上行资源足以上传整个SidelinkBSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
可选地，对于前述实施例的Sidelink BSR来说，该Sidelink BSR的MAC CE的子头可包括R域、F域、LCID域和L域，其中，
F域为0时表示L域长度为8比特，F域为1时表示L域长度为16比特；
LCID域用于指示跟随该子头的MAC CE类型为Sidelink BSR；
L域用于指示该Sidelink BSR的MAC CE的字节长度。
具体的，F域置为“0”，该Sidelink BSR的MAC CE的子头如图8所示，该域置为“1”时，该Sidelink BSR的MAC CE的子头如图9所示。
本申请实施例中，通过对于快速增长的V2X业务，通过基于bitmap设计的perdestination index和/或per LCG ID的Sidelink BSR格式能够更加灵活的指示可用于传输的有效数据的Buffer Size。
此外，当新设计的Sidelink BSR将逻辑信道组拓展为8，能将V2X业务优先级划分的更加清楚，Buffer Size由6比特拓展为8比特，相应的index总类由64增加到256种，以此给网络提供粒度更细、精度更高的Sidelink UE的Buffer Size信息。
本发明实施例提供的终端设备能够实现图1的各个实施例中终端设备实现的各个过程，并支持图2-7提供的Sidelink BSR格式，以及图8、图9提供的Sidelink BSR的MAC CE的子头格式，为避免重复，这里不再赘述。
当然，应理解，副链路终端设备在上报Sidelink BSR之后，即可将相应的目的地址和逻辑信道组上的缓存数据大小上报给基站。
相应地，网络设备如基站等，可相应地接收Sidelink BSR，并在Sidelink BSR指示的目的地址和逻辑信道组上接收副链路终端设备发送的缓存数据大小。
图10是本发明另一个实施例的终端设备的框图。图10所示的终端设备1000包括：至少一个处理器1001、存储器1002、至少一个网络接口1004和用户接口1003。终端设备1000中的各个组件通过总线系统1005耦合在一起。可理解，总线系统1005用于实现这些组件之间的连接通信。总线系统1005除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图10中将各种总线都标为总线系统1005。
其中，用户接口1003可以包括显示器、键盘或者点击设备(例如，鼠标，轨迹球(trackball)、触感板或者触摸屏等。
可以理解，本发明实施例中的存储器1002可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-OnlyMemory，ROM)、可编程只读存储器(ProgrammableROM，PROM)、可擦除可编程只读存储器(ErasablePROM，EPROM)、电可擦除可编程只读存储器(ElectricallyEPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(RandomAccessMemory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(StaticRAM，SRAM)、动态随机存取存储器(DynamicRAM，DRAM)、同步动态随机存取存储器(SynchronousDRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(DoubleDataRateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(SynchlinkDRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambusRAM，DRRAM)。本发明实施例描述的系统和方法的存储器1002旨在包括但不限于这些和任意其它适合类型的存储器。
在一些实施方式中，存储器1002存储了如下的元素，可执行模块或者数据结构，或者他们的子集，或者他们的扩展集：操作系统10021和应用程序10022。
其中，操作系统10021，包含各种系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序10022，包含各种应用程序，例如媒体播放器(MediaPlayer)、浏览器(Browser)等，用于实现各种应用业务。实现本发明实施例方法的程序可以包含在应用程序10022中。
在本发明实施例中，终端设备1000还包括：存储在存储器1002并可在处理器1001上运行的计算机程序，计算机程序被处理器1001执行时实现如下步骤：
发送副链路缓存状态报告；
其中，该副链路缓存状态报告中包括目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，其中，该目的地址域和该逻辑信道组域中的至少一个是基于比特图表示的。
上述本发明实施例揭示的方法可以应用于处理器1001中，或者由处理器1001实现。处理器1001可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器1001中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器1001可以是通用处理器、数字信号处理器(DigitalSignalProcessor，DSP)、专用集成电路(ApplicationSpecific IntegratedCircuit，ASIC)、现成可编程门阵列(FieldProgrammableGateArray，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的计算机可读存储介质中。该计算机可读存储介质位于存储器1002，处理器1001读取存储器1002中的信息，结合其硬件完成上述方法的步骤。具体地，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器1001执行时实现如上述图1所示方法实施例的各步骤。
可以理解的是，本发明实施例描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecificIntegratedCircuits，ASIC)、数字信号处理器(DigitalSignalProcessing，DSP)、数字信号处理设备(DSPDevice，DSPD)、可编程逻辑设备(ProgrammableLogicDevice，PLD)、现场可编程门阵列(Field-ProgrammableGateArray，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本发明所述功能的其它电子单元或其组合中。
对于软件实现，可通过执行本发明实施例所述功能的模块(例如过程、函数等)来实现本发明实施例所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
终端设备1000能够实现前述实施例中终端设备实现的各个过程，为避免重复，这里不再赘述。
本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述图1方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等。
图11是本发明的另一个实施例终端设备的结构示意图。如图11所示，终端设备1100可包括发送模块1110。其中，
发送模块1110，发送副链路缓存状态报告。
其中，该副链路缓存状态报告中包括目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，其中，该目的地址域和该逻辑信道组域中的至少一个是基于比特图表示的。
可选的，在一些实施例中，该Sidelink BSR包括：目的地址域、逻辑信道组域和缓存大小域，其中，
该目的地址域为该副链路终端设备上报的至少一个目的地址的索引，该至少一个目的地址为该副链路终端设备的有数据可传的目的地址；
该逻辑信道组域为至少一个逻辑信道组bitmap，该至少一个逻辑信道组bitmap与该至少一个目的地址一一对应，一个逻辑信道组bitmap用于指示对应的目的地址中所有逻辑信道组是否有可传数据；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该逻辑信道组域的所有逻辑信道组bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于第一目的地址的索引对应的第一逻辑信道组bitmap中的第一比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，该第一逻辑信道组为该第一比特位对应的逻辑信道组。
进一步地，在这些实施例中，该目的地址域是连续的，该逻辑信道组域是连续的，该缓存大小域是连续的；或者
该目的地址域是连续的，该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个该逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数；或者
该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，该目的地址子域为一个目的地址索引，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数；
其中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
更进一步地，一个该目的地址的索引的长度为4比特，一个该目的地址对应的逻辑信道组为8个，一个该待发数据量在该缓存大小域中占用8比特，其中，
当该目的地址域连续，且该至少一个目的地址索引的个数为2*N-1个，则该目的地址域的长度为N个字节，该逻辑信道组域的长度为2*N-1个字节，该缓存大小域的长度为m个字节，m为该逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数，其中，该目的地址域第一个字节的前4个比特为保留比特，或该目的地址域的最后一个字节的后4个比特为保留比特；或者
当该目的地址域连续，且该至少一个目的地址索引的个数为2*N个，则该目的地址域的长度为N个字节，该逻辑信道组域的长度为2*N个字节，该缓存大小域的长度为m个字节，m为该逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数；或者
当该目的地址域不连续，且该至少一个目的地址索引的个数为N个，则该目的地址域的长度为N个字节，该逻辑信道组域的长度为N个字节，该缓存大小域的长度为m个字节，m为该逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的总数，其中，该目的地址域中每个字节包括4个保留比特。
可选地，在一些实施例中，该Sidelink BSR包括：目的地址域、逻辑信道组域和缓存大小域，其中，
该目的地址域为携带该副链路终端设备上报的目的地址bitmap，该目的地址bitmap用于指示副链路终端设备的目的地址是否有数据可传；
该逻辑信道组域为至少一个逻辑信道组bitmap，该至少一个逻辑信道组bitmap与该目的地址bitmap比特位被置为1的目的地址一一对应，一个逻辑信道组bitmap用于指示对应的目的地址的所有逻辑信道组是否有可传数据；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该逻辑信道组域的一个逻辑信道组bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于目的地址bitmap的第一比特位对应的第一逻辑信道组bitmap的第二比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，该第一目的地址为该目的地址bitmap的第一比特位指示的目的地址，该第一逻辑信道组为该第一逻辑信道组bitmap的第二比特位指示的逻辑信道组。
进一步地，在这些实施例中，该逻辑信道组域是连续的，该缓存大小域是连续的；或者
该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个该逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数；
其中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该SidelinkBSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
更进一步地，一个该目的地址的索引的长度为4比特，一个该目的地址对应的逻辑信道组为8个，一个该待发数据量在该缓存大小域中占用8比特，其中，
该目的地址域的长度为2个字节；
该逻辑信道组域的长度为N个字节，N为该目的地址bitmap中比特位被置为1的总数；
该缓存大小域的长度为m个字节，m为该逻辑信道组域中所有逻辑信道组bitmap中比特位被置为1的总数。
可选地，在一些实施例中，该Sidelink BSR中包括逻辑信道组域和缓存大小域，
其中，
该逻辑信道组域为该副链路终端设备的size of v2x-destinationInforist个目的地址对应的逻辑信道组bitmap，一个逻辑信道组bitmap用于指示对应的目的地址的所有逻辑信道组是否有数据可传；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该逻辑信道组域的所有逻辑信道组bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于第一逻辑信道组bitmap的第一比特位，且第一逻辑信道组bitmap对应于第一目的地址，则该第一待发数据量表示该副链路终端设备在该第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，该第一逻辑信道组为该第一逻辑信道组bitmap的第一比特位指示的逻辑信道组。
进一步地，在这些实施例中，该逻辑信道组域是连续的，该缓存大小域是连续的；或者
该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，一个该逻辑信道组子域为一个目的地址对应的一个逻辑信道组bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个逻辑信道组子域中每个该逻辑信道组子域之后跟随x个该缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组bitmap中被置为1的比特的总数；
其中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该SidelinkBSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
一个该目的地址对应的逻辑信道组为8个，一个该待发数据量在该缓存大小域中占用8比特，其中，
该逻辑信道组域占用的字节个数与参数size of v2x-destinationInforist值相同；
该缓存大小域的长度为m个字节，m为该逻辑信道组域的所有逻辑信道组bitmap中比特位被置为1的逻辑信道组的总数。
其中，参数size of v2x-destinationInforist是通过无线资源控制RRC配置的，或者是协议规定的。
可选地，在一些实施例中，该Sidelink BSR中包括：逻辑信道组域、目的地址域和缓存大小域，其中，
该逻辑信道组域为一个逻辑信道组bitmap，该一个逻辑信道组bitmap用于指示该副链路终端设备在所有逻辑信道组是否有数据可传；
该目的地址域为至少一个目的地址bitmap，该至少一个目的地址bitmap与该逻辑信道组bitmap中比特位被置为1的逻辑信道组一一对应，一个目的地址bitmap用于指示该副链路终端设备的所有目的地址在该目的地址bitmap对应的逻辑信道组上是否有数据可传；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该至少一个目的地址bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于逻辑信道组地址bitmap的第一比特位对应的第一目的地址bitmap的第二比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的第一逻辑信道组所有逻辑信道的待发数据量的总和，该第一目的地址为第一目的地址bitmap的第二比特位指示的目的地址，该第一逻辑信道组为该逻辑信道组地址bitmap的第一比特位指示的逻辑信道组。
进一步地，在这些实施例中，该目的地址域是连续的，且该缓存大小域是连续的；或者
该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，该目的地址子域为一个逻辑信道组对应的目的地址bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个目的地址子域中每个该目的地址子域之后跟随x个该缓存大小子域，x为被跟随的目的地址子域的一个目的地址bitmap中被置为1的比特的总数；
其中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该SidelinkBSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
更进一步地，逻辑信道组的总数为8个，目的地址总数为16个，一个该待发数据量在该缓存大小域中占用8比特，其中，
该逻辑信道组域长度为1个字节；
该一个目的地址bitmap占用2字节；
该目的地址域长度为2*N个字节，N为该逻辑信道组bitmap中被置为1的比特的总数；
该缓存大小域长度为m个字节，m为该目的地址域的所有目的地址bitmap中被置为1的比特的总数。
可选地，在一些实施例中，该Sidelink BSR中包括：逻辑信道组域、目的地址域和缓存大小域，其中，
该逻辑信道组域为该副链路终端设备的至少一个有数据可传的逻辑信道组的索引；
该目的地址域为至少一个目的地址bitmap，该至少一个目的地址bitmap与该至少一个有数据可传的逻辑信道组一一对应，一个目的地址bitmap用于指示该副链路终端设备的所有目的地址在该目的地址bitmap对应的逻辑信道组上是否有数据可传；
该缓存大小域为至少一个待发数据量，该至少一个待发数据量与该至少一个目的地址bitmap中被置为1的比特位一一对应，其中，如果该至少一个待发数据量中的第一待发数据量对应于第一逻辑信道组对应的第一目的地址bitmap的第二比特位，则该第一待发数据量表示该副链路终端设备在第一目的地址的该第一逻辑信道组上所有逻辑信道的待发数据量的总和，该第一目的地址为第一逻辑信道组对应的第一目的地址bitmap的第二比特位所指示的目的地址。
进一步地，在这些实施例中，该逻辑信道组域是连续的，该目的地址域是连续的，该缓存大小域是连续的；或者
该逻辑信道组域是连续的，该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，该目的地址子域为一个逻辑信道组对应的目的地址bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个目的地址子域中每个该目的地址子域之后跟随x个该缓存大小子域，x为被跟随的目的地址子域的一个目的地址bitmap中被置为1的比特的总数；或者
该逻辑信道组域不连续，该逻辑信道组域包括至少一个逻辑信道组子域，该目的地址域不连续，该目的地址域包括至少一个目的地址子域，该缓存大小域不连续，该缓存大小域包括至少一个缓存大小子域，
该逻辑信道组子域为一个逻辑信道组索引，该目的地址子域为一个逻辑信道组对应的目的地址bitmap，一个该缓存大小子域为一个该待发数据量，该至少一个目的地址子域中每个目的地址子域之后跟随x个该缓存大小子域，x为被跟随的目的地址子域的一个目的地址bitmap中被置为1的比特的总数；
其中，如果该副链路终端设备的上行资源足以上传整个Sidelink BSR的大小，则该Sidelink BSR的MAC CE中包含整个该Sidelink BSR的信息；如果该副链路终端设备的上行资源不足以上传整个Sidelink BSR的大小，则该SidelinkBSR的MAC CE中包含该Sidelink BSR经截短处理后的信息。
更进一步地，目的地址总数为16个，一个该待发数据量在该缓存大小域中占用8比特，其中，
当该逻辑信道组域连续，该逻辑信道组域的长度与该至少一个逻辑信道组的索引的个数N相关，该目的地址域的长度为2*N个字节，该一个目的地址bitmap占用2字节，该缓存大小域的长度为m个字节，m为该目的地址域的所有目的地址bitmap中被置为1的比特的总数；或者
当该逻辑信道组域不连续，且该至少一个逻辑信道组的索引的个数为N个，则该逻辑信道组域的长度为N个字节，该目的地址域的长度为2*N个字节，该缓存大小域的长度为m个字节，m为该目的地址域的所有目的地址bitmap中被置为1的比特的总数。
可选地，在一些实施例中，该Sidelink BSR的MAC CE的子头包括R域、F域、LCID域和L域，其中，
F域为0时表示L域长度为8比特，F域为1时表示L域长度为16比特；
LCID域用于指示跟随该子头的MAC CE类型为Sidelink BSR；
L域用于指示该Sidelink BSR的MAC CE的字节长度。
终端设备1100能够实现前述实施例中终端设备实现的各个过程，为避免重复，这里不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (20)

1.一种副链路缓存状态报告的传输方法，其特征在于，应用于副链路终端设备，包括：
发送副链路缓存状态报告，所述副链路缓存状态报告中包括：目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，
其中，所述目的地址域和所述逻辑信道组域中的至少一个是基于比特图表示的。
2.如权利要求1所述的方法，其特征在于，
所述副链路缓存状态报告包括：目的地址域、逻辑信道组域和缓存大小域，其中，
所述目的地址域为所述副链路终端设备上报的至少一个目的地址的索引，所述至少一个目的地址为所述副链路终端设备的有数据可传的目的地址；
所述逻辑信道组域为至少一个逻辑信道组比特图，所述至少一个逻辑信道组比特图与所述至少一个目的地址一一对应，一个逻辑信道组比特图用于指示对应的目的地址中所有逻辑信道组是否有可传数据；
所述缓存大小域为至少一个待发数据量，所述至少一个待发数据量与所述逻辑信道组域的所有逻辑信道组比特图中被置为1的比特位一一对应，其中，如果所述至少一个待发数据量中的第一待发数据量对应于第一目的地址的索引对应的第一逻辑信道组比特图中的第一比特位，则所述第一待发数据量表示所述副链路终端设备在第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，所述第一逻辑信道组为所述第一比特位对应的逻辑信道组。
3.如权利要求2所述的方法，其特征在于，
所述目的地址域是连续的，所述逻辑信道组域是连续的，所述缓存大小域是连续的；或者
所述目的地址域是连续的，所述逻辑信道组域不连续，所述逻辑信道组域包括至少一个逻辑信道组子域，所述缓存大小域不连续，所述缓存大小域包括至少一个缓存大小子域，一个所述逻辑信道组子域为一个目的地址对应的一个逻辑信道组比特图，一个所述缓存大小子域为一个所述待发数据量，所述至少一个逻辑信道组子域中每个所述逻辑信道组子域之后跟随x个所述缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组比特图中被置为1的比特的总数；或者
所述目的地址域不连续，所述目的地址域包括至少一个目的地址子域，所述逻辑信道组域包括至少一个逻辑信道组子域，所述缓存大小域不连续，所述缓存大小域包括至少一个缓存大小子域，所述目的地址子域为一个目的地址索引，一个所述逻辑信道组子域为一个目的地址对应的一个逻辑信道组比特图，一个所述缓存大小子域为一个所述待发数据量，所述至少一个逻辑信道组子域中每个逻辑信道组子域之后跟随x个所述缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组比特图中被置为1的比特的总数；
其中，如果所述副链路终端设备的上行资源足以上传整个所述副链路缓存状态报告大小，则所述副链路缓存状态报告的媒体访问控制层控制元素MAC CE中包含整个所述副链路缓存状态报告的信息；如果所述副链路终端设备的上行资源不足以上传整个所述副链路缓存状态报告大小，则所述副链路缓存状态报告的MAC CE中包含所述副链路缓存状态报告经截短处理后的信息。
4.如权利要求3所述的方法，其特征在于，一个所述目的地址的索引的长度为4比特，一个所述目的地址对应的逻辑信道组为8个，一个所述待发数据量在所述缓存大小域中占用8比特，其中，
当所述目的地址域连续，且所述至少一个目的地址索引的个数为2*N-1个，则所述目的地址域的长度为N个字节，所述逻辑信道组域的长度为2*N-1个字节，所述缓存大小域的长度为m个字节，m为所述逻辑信道组域的所有逻辑信道组比特图中比特位被置为1的总数，其中，所述目的地址域第一个字节的前4个比特为保留比特，或所述目的地址域的最后一个字节的后4个比特为保留比特；或者
当所述目的地址域连续，且所述至少一个目的地址索引的个数为2*N个，则所述目的地址域的长度为N个字节，所述逻辑信道组域的长度为2*N个字节，所述缓存大小域的长度为m个字节，m为所述逻辑信道组域的所有逻辑信道组比特图中比特位被置为1的总数；或者
当所述目的地址域不连续，且所述至少一个目的地址索引的个数为N个，则所述目的地址域的长度为N个字节，所述逻辑信道组域的长度为N个字节，所述缓存大小域的长度为m个字节，m为所述逻辑信道组域的所有逻辑信道组比特图中比特位被置为1的总数，其中，所述目的地址域中每个字节包括4个保留比特。
5.如权利要求1所述的方法，其特征在于，
所述副链路缓存状态报告包括：目的地址域、逻辑信道组域和缓存大小域，其中，
所述目的地址域为携带所述副链路终端设备上报的目的地址比特图，所述目的地址比特图用于指示副链路终端设备的目的地址是否有数据可传；
所述逻辑信道组域为至少一个逻辑信道组比特图，所述至少一个逻辑信道组比特图与所述目的地址比特图比特位被置为1的目的地址一一对应，一个逻辑信道组比特图用于指示对应的目的地址的所有逻辑信道组是否有可传数据；
所述缓存大小域为至少一个待发数据量，所述至少一个待发数据量与所述逻辑信道组域的一个逻辑信道组比特图中被置为1的比特位一一对应，其中，如果所述至少一个待发数据量中的第一待发数据量对应于目的地址比特图的第一比特位对应的第一逻辑信道组比特图的第二比特位，则所述第一待发数据量表示所述副链路终端设备在第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，所述第一目的地址为所述目的地址比特图的第一比特位指示的目的地址，所述第一逻辑信道组为所述第一逻辑信道组比特图的第二比特位指示的逻辑信道组。
6.如权利要求5所述的方法，其特征在于，
所述逻辑信道组域是连续的，所述缓存大小域是连续的；或者
所述逻辑信道组域不连续，所述逻辑信道组域包括至少一个逻辑信道组子域，所述缓存大小域不连续，所述缓存大小域包括至少一个缓存大小子域，一个所述逻辑信道组子域为一个目的地址对应的一个逻辑信道组比特图，一个所述缓存大小子域为一个所述待发数据量，所述至少一个逻辑信道组子域中每个所述逻辑信道组子域之后跟随x个所述缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组比特图中被置为1的比特的总数；
其中，如果所述副链路终端设备的上行资源足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含整个所述副链路缓存状态报告的信息；如果所述副链路终端设备的上行资源不足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含所述副链路缓存状态报告经截短处理后的信息。
7.如权利要求5或6所述的方法，其特征在于，一个所述目的地址的索引的长度为4比特，一个所述目的地址对应的逻辑信道组为8个，一个所述待发数据量在所述缓存大小域中占用8比特，其中，
所述目的地址域的长度为2个字节；
所述逻辑信道组域的长度为N个字节，N为所述目的地址比特图中比特位被置为1的总数；
所述缓存大小域的长度为m个字节，m为所述逻辑信道组域中所有逻辑信道组比特图中比特位被置为1的总数。
8.如权利要求1所述的方法，其特征在于，
所述副链路缓存状态报告中包括逻辑信道组域和缓存大小域，
其中，
所述逻辑信道组域为所述副链路终端设备的size of v2x-destinationInforist个目的地址对应的逻辑信道组比特图，一个逻辑信道组比特图用于指示对应的目的地址的所有逻辑信道组是否有数据可传；
所述缓存大小域为至少一个待发数据量，所述至少一个待发数据量与所述逻辑信道组域的所有逻辑信道组比特图中被置为1的比特位一一对应，其中，如果所述至少一个待发数据量中的第一待发数据量对应于第一逻辑信道组比特图的第一比特位，且第一逻辑信道组比特图对应于第一目的地址，则所述第一待发数据量表示所述副链路终端设备在所述第一目的地址的第一逻辑信道组的所有逻辑信道的待发数据量的总和，所述第一逻辑信道组为所述第一逻辑信道组比特图的第一比特位指示的逻辑信道组。
9.如权利要求8所述的方法，其特征在于，
所述逻辑信道组域是连续的，所述缓存大小域是连续的；或者
所述逻辑信道组域不连续，所述逻辑信道组域包括至少一个逻辑信道组子域，所述缓存大小域不连续，所述缓存大小域包括至少一个缓存大小子域，一个所述逻辑信道组子域为一个目的地址对应的一个逻辑信道组比特图，一个所述缓存大小子域为一个所述待发数据量，所述至少一个逻辑信道组子域中每个所述逻辑信道组子域之后跟随x个所述缓存大小子域，x为被跟随的逻辑信道组子域的一个逻辑信道组比特图中被置为1的比特的总数；
其中，如果所述副链路终端设备的上行资源足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含整个所述副链路缓存状态报告的信息；如果所述副链路终端设备的上行资源不足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含所述副链路缓存状态报告经截短处理后的信息。
10.如权利要求8或9所述的方法，其特征在于，
一个所述目的地址对应的逻辑信道组为8个，一个所述待发数据量在所述缓存大小域中占用8比特，其中，
所述逻辑信道组域占用的字节个数与参数size of v2x-destinationInforist值相同；
所述缓存大小域的长度为m个字节，m为所述逻辑信道组域的所有逻辑信道组比特图中比特位被置为1的逻辑信道组的总数。
11.如权利要求1所述的方法，其特征在于，
所述副链路缓存状态报告中包括：逻辑信道组域、目的地址域和缓存大小域，其中，
所述逻辑信道组域为一个逻辑信道组比特图，所述一个逻辑信道组比特图用于指示所述副链路终端设备在所有逻辑信道组是否有数据可传；
所述目的地址域为至少一个目的地址比特图，所述至少一个目的地址比特图与所述逻辑信道组比特图中比特位被置为1的逻辑信道组一一对应，一个目的地址比特图用于指示所述副链路终端设备的所有目的地址在所述目的地址比特图对应的逻辑信道组上是否有数据可传；
所述缓存大小域为至少一个待发数据量，所述至少一个待发数据量与所述至少一个目的地址比特图中被置为1的比特位一一对应，其中，如果所述至少一个待发数据量中的第一待发数据量对应于逻辑信道组地址比特图的第一比特位对应的第一目的地址比特图的第二比特位，则所述第一待发数据量表示所述副链路终端设备在第一目的地址的第一逻辑信道组所有逻辑信道的待发数据量的总和，所述第一目的地址为第一目的地址比特图的第二比特位指示的目的地址，所述第一逻辑信道组为所述逻辑信道组地址比特图的第一比特位指示的逻辑信道组。
12.如权利要求11所述的方法，其特征在于，
所述目的地址域是连续的，且所述缓存大小域是连续的；或者
所述目的地址域不连续，所述目的地址域包括至少一个目的地址子域，所述缓存大小域不连续，所述缓存大小域包括至少一个缓存大小子域，所述目的地址子域为一个逻辑信道组对应的目的地址比特图，一个所述缓存大小子域为一个所述待发数据量，所述至少一个目的地址子域中每个所述目的地址子域之后跟随x个所述缓存大小子域，x为被跟随的目的地址子域的一个目的地址比特图中被置为1的比特的总数；
其中，如果所述副链路终端设备的上行资源足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含整个所述副链路缓存状态报告的信息；如果所述副链路终端设备的上行资源不足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含所述副链路缓存状态报告经截短处理后的信息。
13.如权利要求12的方法，其特征在于，
逻辑信道组的总数为8个，目的地址总数为16个，一个所述待发数据量在所述缓存大小域中占用8比特，其中，
所述逻辑信道组域长度为1个字节；
所述一个目的地址比特图占用2字节；
所述目的地址域长度为2*N个字节，N为所述逻辑信道组比特图中被置为1的比特的总数；
所述缓存大小域长度为m个字节，m为所述目的地址域的所有目的地址比特图中被置为1的比特的总数。
14.如权利要求1所述的方法，其特征在于，
所述副链路缓存状态报告中包括：逻辑信道组域、目的地址域和缓存大小域，其中，
所述逻辑信道组域为所述副链路终端设备的至少一个有数据可传的逻辑信道组的索引；
所述目的地址域为至少一个目的地址比特图，所述至少一个目的地址比特图与所述至少一个有数据可传的逻辑信道组一一对应，一个目的地址比特图用于指示所述副链路终端设备的所有目的地址在所述目的地址比特图对应的逻辑信道组上是否有数据可传；
所述缓存大小域为至少一个待发数据量，所述至少一个待发数据量与所述至少一个目的地址比特图中被置为1的比特位一一对应，其中，如果所述至少一个待发数据量中的第一待发数据量对应于第一逻辑信道组对应的第一目的地址比特图的第二比特位，则所述第一待发数据量表示所述副链路终端设备在第一目的地址的所述第一逻辑信道组上所有逻辑信道的待发数据量的总和，所述第一目的地址为第一逻辑信道组对应的第一目的地址比特图的第二比特位所指示的目的地址。
15.如权利要求14所述的方法，其特征在于，
所述逻辑信道组域是连续的，所述目的地址域是连续的，所述缓存大小域是连续的；或者
所述逻辑信道组域是连续的，所述目的地址域不连续，所述目的地址域包括至少一个目的地址子域，所述缓存大小域包括至少一个缓存大小子域，所述目的地址子域为一个逻辑信道组对应的目的地址比特图，一个所述缓存大小子域为一个所述待发数据量，所述至少一个目的地址子域中每个所述目的地址子域之后跟随x个所述缓存大小子域，x为被跟随的目的地址子域的一个目的地址比特图中被置为1的比特的总数；或者
所述逻辑信道组域不连续，所述逻辑信道组域包括至少一个逻辑信道组子域，所述目的地址域不连续，所述目的地址域包括至少一个目的地址子域，所述缓存大小域不连续，所述缓存大小域包括至少一个缓存大小子域，所述逻辑信道组子域为一个逻辑信道组索引，所述目的地址子域为一个逻辑信道组对应的目的地址比特图，一个所述缓存大小子域为一个所述待发数据量，所述至少一个目的地址子域中每个目的地址子域之后跟随x个所述缓存大小子域，x为被跟随的目的地址子域的一个目的地址比特图中被置为1的比特的总数；
其中，如果所述副链路终端设备的上行资源足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含整个所述副链路缓存状态报告的信息；如果所述副链路终端设备的上行资源不足以上传整个所述副链路缓存状态报告的大小，则所述副链路缓存状态报告的MAC CE中包含所述副链路缓存状态报告经截短处理后的信息。
16.如权利要求15所述的方法，其特征在于，
目的地址总数为16个，一个所述待发数据量在所述缓存大小域中占用8比特，其中，
当所述逻辑信道组域连续，所述逻辑信道组域的长度与所述至少一个逻辑信道组的索引的个数N相关，所述一个目的地址比特图占用2字节，所述目的地址域的长度为2*N个字节，所述缓存大小域的长度为m个字节，m为所述目的地址域的所有目的地址比特图中被置为1的比特的总数；或者
当所述逻辑信道组域不连续，且所述至少一个逻辑信道组的索引的个数为N个，则所述逻辑信道组域的长度为N个字节，所述目的地址域的长度为2*N个字节，所述缓存大小域的长度为m个字节，m为所述目的地址域的所有目的地址比特图中被置为1的比特的总数。
17.如权利要求1-16中任一项所述的方法，其特征在于，
所述副链路缓存状态报告的MAC CE的子头包括R域、F域、LCID域和L域，其中，
F域为0时表示L域长度为8比特，F域为1时表示L域长度为16比特；
LCID域用于指示跟随所述子头的MAC CE类型为副链路缓存状态报告；
L域用于指示所述副链路缓存状态报告的MAC CE的字节长度。
18.一种副链路终端设备，包括：
发送模块，发送副链路缓存状态报告，所述副链路缓存状态报告中包括：目的地址域、逻辑信道组域和缓存大小域，或者包括逻辑信道组域和缓存大小域，
其中，所述目的地址域和所述逻辑信道组域中的至少一个是基于比特图表示的。
19.一种终端设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至17中任一项所述的方法的步骤。
20.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至17中任一项所述的方法的步骤。
CN201810273355.6A 2018-03-29 2018-03-29 副链路缓存状态报告的上报方法和终端设备 Active CN110324858B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810273355.6A CN110324858B (zh) 2018-03-29 2018-03-29 副链路缓存状态报告的上报方法和终端设备
PCT/CN2019/080078 WO2019184971A1 (zh) 2018-03-29 2019-03-28 副链路缓存状态报告的上报方法和终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810273355.6A CN110324858B (zh) 2018-03-29 2018-03-29 副链路缓存状态报告的上报方法和终端设备

Publications (2)

Publication Number Publication Date
CN110324858A true CN110324858A (zh) 2019-10-11
CN110324858B CN110324858B (zh) 2020-08-25

Family

ID=68058569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810273355.6A Active CN110324858B (zh) 2018-03-29 2018-03-29 副链路缓存状态报告的上报方法和终端设备

Country Status (2)

Country Link
CN (1) CN110324858B (zh)
WO (1) WO2019184971A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106454687A (zh) * 2015-07-21 2017-02-22 电信科学技术研究院 一种分配资源的方法和设备
CN107347215A (zh) * 2016-05-06 2017-11-14 普天信息技术有限公司 在v2x网络中资源的分配方法及终端
CN107360591A (zh) * 2017-06-15 2017-11-17 电信科学技术研究院 一种上报缓存状态报告的方法和设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2584714B1 (en) * 2010-06-18 2019-05-01 LG Electronics Inc. Method for transmitting buffer state report from terminal in wireless communication system
CN105163346B (zh) * 2015-09-25 2018-04-10 宇龙计算机通信科技(深圳)有限公司 副链路缓冲状态报告的生成方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106454687A (zh) * 2015-07-21 2017-02-22 电信科学技术研究院 一种分配资源的方法和设备
CN107347215A (zh) * 2016-05-06 2017-11-14 普天信息技术有限公司 在v2x网络中资源的分配方法及终端
CN107360591A (zh) * 2017-06-15 2017-11-17 电信科学技术研究院 一种上报缓存状态报告的方法和设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HUAWEI, HISILICON: "R2-1707721，Flexible length BSR format", 《3GPP TSG-RAN WG2 NR #99》 *
HUAWEI, HISILICON: "R2-1710202，Design of BSR format and BS table", 《3GPP TSG-RAN WG2 #99BIS》 *

Also Published As

Publication number Publication date
WO2019184971A1 (zh) 2019-10-03
CN110324858B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
WO2019090522A1 (zh) D2d通信中资源配置的方法、终端设备和网络设备
CA2709601C (en) Dummy padding sub-header in mac protocol data units
ES2354311T3 (es) Asignación de recursos en un sistema de comunicaciones inalámbricas.
KR101185664B1 (ko) 확인 응답 시그널링을 제공하는 방법 및 장치와 컴퓨터 판독가능 매체
CN111263457B (zh) 一种副链路缓存状态报告发送、接收方法和设备
CN101682890A (zh) 用于提供系统信息的方法和装置
WO2019157663A1 (zh) 参考信号资源的发送位置的指示方法、装置及通信系统
CN103746936A (zh) 用于从wtru调度上行链路数据的方法以及wtru
CN101911795A (zh) 提供用于支持不同操作模式的帧结构的方法和设备
WO2018227814A1 (zh) 数据指示方法、装置、通信系统
CN109792765A (zh) 基于与特定逻辑信道优先级关联的上行链路许可的上行链路发送
US11026116B2 (en) Apparatus and method for generating a buffer status report
CN102638866A (zh) 一种基于m2m业务特征的移动通信网络接入方法
WO2017054777A1 (zh) 无线通信中的一种降低网络延迟的方法和装置
WO2008135820A2 (en) Method and apparatus for allocating resources using nested bit mapping
CN110381574A (zh) 旁链路通信中的开环功率控制方法和设备
CN105264979A (zh) 用于传输下行数据的方法、移动性管理网元、接入网设备和服务网关
CN110167103A (zh) 系统消息请求、发送方法，终端设备和网络设备
CN110324858A (zh) 副链路缓存状态报告的上报方法和终端设备
EP3619944B1 (en) Apparatus and method for transmitting a buffer status report
WO2020029297A1 (zh) 下行控制信息的发送方法、接收方法、装置和通信系统
US20230056864A1 (en) System and method for reference signaling design and configuration
WO2019084925A1 (zh) D2d通信中载波选取的方法和终端设备
CN102638781A (zh) 分流数据的计费方法及无线接入设备、网关设备
EP4280672A1 (en) Buffer status reporting method, and buffer status report configuration method and device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant