CN110321298B - 一种时间间隔确定方法、装置、电子设备及介质 - Google Patents

一种时间间隔确定方法、装置、电子设备及介质 Download PDF

Info

Publication number
CN110321298B
CN110321298B CN201910541003.9A CN201910541003A CN110321298B CN 110321298 B CN110321298 B CN 110321298B CN 201910541003 A CN201910541003 A CN 201910541003A CN 110321298 B CN110321298 B CN 110321298B
Authority
CN
China
Prior art keywords
cache
time
update
time interval
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910541003.9A
Other languages
English (en)
Other versions
CN110321298A (zh
Inventor
陈鹏礼
高恭顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing QIYI Century Science and Technology Co Ltd
Original Assignee
Beijing QIYI Century Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing QIYI Century Science and Technology Co Ltd filed Critical Beijing QIYI Century Science and Technology Co Ltd
Priority to CN201910541003.9A priority Critical patent/CN110321298B/zh
Publication of CN110321298A publication Critical patent/CN110321298A/zh
Application granted granted Critical
Publication of CN110321298B publication Critical patent/CN110321298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3452—Performance evaluation by statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明实施例提供了一种时间间隔确定方法、装置、电子设备及介质，涉及缓存技术领域，可以动态调整缓存的更新时间间隔，使得确定的更新时间间隔更合理。本发明的实施例包括：确定统计时间段内的读请求频率，读请求为缓存收到的读取数据的请求。然后确定统计时间段内的数据源更新频率，再根据读请求频率和数据源更新频率，计算缓存的更新时间间隔。

Description

一种时间间隔确定方法、装置、电子设备及介质
技术领域
本发明涉及缓存技术领域，特别是涉及一种时间间隔确定方法、装置、电子设备及介质。
背景技术
缓存是指可以进行高速数据交换的存储器，缓存先于数据源与中央处理器(Central Processing Unit，CPU)交换数据。CPU从缓存中读取数据的速度比从数据源中读取数据的速度快。缓存中记录了数据源的部分数据，CPU在寻找数据时，会先从缓存中查找，若缓存中没有记录，则再从数据源中查找，并将查找的数据复制到缓存中，以便下次再查找该数据时可以从缓存中读取。
缓存的命中率是指一段时间内CPU成功从缓存中读取数据的次数与CPU从缓存中读取数据总次数的比值。一致性是指缓存中记录的数据与在数据源中对应的数据的一致性。更新时间间隔是指相邻的两次更新缓存中的数据的时刻之间的间隔。
现有技术中，缓存的更新时间间隔是固定的，若更新时间间隔太小，则缓存的数据更新较快，在缓存更新时会删除到达失效时间的数据，在缓存中的数据更新后，若CPU仍需读取更新时删除的数据，将无法从缓存中读取到删除的数据，使得缓存的命中率较低，即CPU从缓存中读取数据成功率低。若更新时间间隔太大，则缓存的数据更新较慢，所以当数据源中存储的数据更新时，缓存中的数据还没有及时更新，使得缓存中的数据与数据源中的数据一致性较低，此时CPU从缓存中读取的数据是未更新的数据，所以可能存在读取的数据与数据源存储的数据不一致，即CPU从缓存中读取的数据准确率低。
发明内容
本发明实施例的目的在于提供一种时间间隔确定方法、装置、电子设备及介质，以实现动态调整缓存的更新时间间隔。具体技术方案如下：
第一方面，提供了一种时间间隔确定方法，所述方法包括：
确定统计时间段内的读请求频率，所述读请求为缓存收到的读取数据的请求；
确定所述统计时间段内的数据源更新频率；
根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔。
可选的，所述方法还包括：
根据缓存失效时长，确定统计时长，所述缓存失效时长为所述缓存中的各数据存储的最长时间；
确定所述统计时间段的起始时刻和结束时刻，所述起始时刻为在当前时刻之前且与当前时刻距离所述统计时长的时刻，所述结束时刻为当前时刻。
可选的，所述方法还包括：
根据预设时间段内的缓存命中率，确定所述缓存失效时长，所述缓存失效时长与所述缓存命中率成反比或成负相关。
可选的，所述根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔，包括：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt-γWt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
可选的，所述根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔，包括：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt+γ/Wt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
第二方面，提供了一种时间间隔确定装置，所述装置包括：
确定模块，用于确定统计时间段内的读请求频率，所述读请求为缓存收到的读取数据的请求；
所述确定模块，还用于确定所述统计时间段内的数据源更新频率；
计算模块，用于根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔。
可选的，所述确定模块，还用于根据缓存失效时长，确定统计时长，所述缓存失效时长为所述缓存中的各数据存储的最长时间；确定所述统计时间段的起始时刻和结束时刻，所述起始时刻为在当前时刻之前且与当前时刻距离所述统计时长的时刻，所述结束时刻为当前时刻。
可选的，所述确定模块，还用于根据预设时间段内的缓存命中率，确定所述缓存失效时长，所述缓存失效时长与所述缓存命中率成反比或成负相关。
可选的，所述计算模块，具体用于：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt-γWt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
可选的，所述计算模块，具体用于：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt+γ/Wt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
第三方面，本发明实施例提供了一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现上述任一时间间隔确定方法的步骤。
第四方面，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一时间间隔确定方法的步骤。
第五方面，本发明实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述任一时间间隔确定方法。
本发明实施例提供的时间间隔确定方法、装置、电子设备及介质，可以确定统计时间段内的读请求频率，读请求为缓存收到的读取数据的请求。然后确定统计时间段内的数据源更新频率，再根据读请求频率和数据源更新频率，计算缓存的更新时间间隔。由于当统计时间段内的读请求频率提高时，为提高缓存的命中率可以增大缓存的更新时间间隔。当数据源更新频率提高时，为提高缓存与数据源的一致性，可以减少缓存的更新时间间隔。所以本发明综合考虑读请求频率和数据源更新频率，动态调整缓存的更新时间间隔，使得确定的更新时间间隔更合理。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为本发明实施例提供的一种时间间隔确定方法流程图；
图2为本发明实施例提供的一种时间间隔确定方法示例性示意图；
图3为本发明实施例提供的一种时间间隔确定装置结构示意图；
图4为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述。
图1为本发明实施例提供的一种时间间隔确定方法，应用于电子设备，其中，本发明实施例中的电子设备可以为：手机、平板电脑、计算机或服务器等电子设备。如图1所示，本发明实施例提供的时间间隔确定方法包括如下步骤：
步骤101，确定统计时间段内的读请求频率。
其中，读请求为缓存收到的读取数据的请求。
可以理解的，为了更准确的确定更新时间间隔，每次确定更新时间间隔时，使用的统计时间段可以不同。
在本发明实施例中，可以确定统计时间段的起始时刻和结束时刻，其中，起始时刻为在当前时刻之前且与当前时刻距离统计时长的时刻，结束时刻为当前时刻。其中，当前时刻可以为当前更新缓存的时刻，确定的更新时间间隔为下一次更新缓存的时刻与当前更新缓存的时刻之间的时间间隔。
可选的，统计时长可以为预设的一段时间，例如：当前时刻为：12:00，统计时长为：30分钟，则将11:30-12:00之间的时间段确定为统计时间段。
或者，还可以通过公式(1)，根据缓存失效时长，确定统计时长：
Tt＝δ/St (1)
其中，Tt第t次统计时长，δ为预设的统计参数，St为第t次缓存失效时长。
可选的，δ的值可以为预设的，还可以为随机选取的。
在本发明实施例中，公式(1)仅为本发明实施例提供的确定统计时长的一个示例，其他使得统计时长与缓存失效时长成反比或成负相关的公式同样可以实现本发明，本发明对确定统计时长的公式不作具体限定。
可见，缓存失效时长越长，统计时长越短；缓存失效时长越短，统计时长越长。缓存失效时长较长，说明缓存中存储的数据变化较小，所以为提高计算速度，可以减少统计时长。缓存失效时长越长，说明缓存中存储的数据变化较大，所以较小的统计时长统计的数据可能无法反映数据的整体情况，所以增大统计时长，使得统计时间段内获取的数据反映的数据的整体情况更准确。
在本发明实施例中，可以通过公式(2)确定缓存失效时长St：
St＝ε/Pt (2)
其中，St为第t次缓存失效时长，ε为预设的缓存失效参数，Pt为预设时间段内的第t次缓存命中率。
可选的，ε的值可以为预设的，还可以为随机选取的。
在本发明实施例中，公式(2)仅为本发明实施例提供的确定缓存失效时长的一个示例，其他使得缓存失效时长与缓存命中率成反比或成负相关的公式同样可以实现本发明，本发明对确定缓存失效时长的公式不作具体限定。
可见，缓存的命中率越高，缓存失效时长越短；缓存的命中率越低，缓存失效时长越长。所以当缓存命中率较低时，增加缓存失效时长，使得数据在缓存中存储的时间增长，所以从缓存中成功读取数据的概率就会增加，即提高了缓存命中率。
在本发明实施例中，可以通过公式(3)确定缓存命中率Pt：
Pt＝Nt/Mt (3)
其中，Pt为第t次预设时间段内的缓存命中率，Nt为第t次预设时间段内从缓存中的成功读取数据的次数，Mt为第t次预设时间段内缓存共收到的读取数据的请求总数。
可以理解的，缓存中的数据以键值对(Key＝Value)的形式存储，读取数据的请求中携带Key。若缓存中存储了该Key对应的Value，则从缓存中成功读取数据；若缓存中没有存储该Key对应的Value，则从缓存中读取数据失败。
一种实施方式中，根据公式(4)确定统计时间段内的读请求频率：
Rt＝Ct/Tt (4)
其中，Rt为第t次统计时间段内的读请求频率，Ct为第t次统计时间段内收到的读请求数量，Tt为第t次统计时长。
步骤102，确定统计时间段内的数据源更新频率。
一种实施方式中，可以通过公式(5)，确定统计时间段内的数据源更新频率：
Wt＝Dt/Tt (5)
其中，Wt为第t次统计时间段内的数据源更新频率，Dt为第t次统计时间段内的数据源更新次数，Tt为第t次统计时长。
可选的，本发明实施例的电子设备可以在数据源更新时，收到数据源发送的携带更新时刻的信息，所以在确定统计时间段内的数据源更新频率时，可以根据收到的各个携带更新时刻的信息，确定统计时间段内的数据源更新次数。
本发明实施例的电子设备还可以在确定统计时间段内的数据源更新频率时，向统计数据源更新时刻的设备发送用于获取统计时间段内的数据源更新次数的请求，以获取统计时间段内的数据源更新次数。
上述两种获取统计时间段内的数据源更新次数的方法为本发明实施例提供的两个示例，其他获取统计时间段内的数据源更新次数的方法同样可以实现本发明，本发明对获取统计时间段内的数据源更新次数的方法不作具体限定。
步骤103，根据读请求频率和数据源更新频率，计算缓存的更新时间间隔。
一种实施方式中，可以设置缓存的更新时间间隔与统计时间段内的读请求频率成正相关，设置缓存的更新时间间隔与统计时间段内的数据源更新频率成负相关。
可选的，可以根据公式(6)计算缓存的更新时间间隔：
Lt+1＝αLt+βRt-γWt (6)
其中，Lt+1为缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为缓存的第t次更新时间间隔，β为第二预设参数，Rt为缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为缓存的第t次统计时间间隔内的数据源更新频率。
可选的，α、β和γ的值可以为预设的，还可以为随机选取的。
例如：当前时刻为：12:00，统计时间段为：11:30-12:00之间的时间段，统计时间段内的读请求频率Rt＝0.8，统计时间间隔内的数据源更新频率Wt＝0.1，上一次确定的更新时间间隔Lt＝30秒，α＝0.9，β＝3，γ＝4，则Lt+1＝0.9×30+3×0.8-4×0.1＝29秒。则该缓存在12:29时更新缓存。
可选的，还可以根据公式(7)计算缓存的更新时间间隔：
Lt+1＝αLt+βRt+γ/Wt (7)
其中，Lt+1为缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为缓存的第t次更新时间间隔，β为第二预设参数，Rt为缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为缓存的第t次统计时间间隔内的数据源更新频率。
本发明实施例提供的时间间隔确定方法，可以确定统计时间段内的读请求频率，读请求为缓存收到的读取数据的请求。然后确定统计时间段内的数据源更新频率，再根据读请求频率和数据源更新频率，计算缓存的更新时间间隔。由于当统计时间段内的读请求频率提高时，为提高缓存的命中率可以增大缓存的更新时间间隔。当数据源更新频率提高时，为提高缓存与数据源的一致性，可以减少缓存的更新时间间隔。所以本发明综合考虑读请求频率和数据源更新频率，动态调整缓存的更新时间间隔，使得确定的更新时间间隔更合理。
如图2所示(图2中缓存指向数据源的箭头表示缓存可以从数据源获取数据)，本发明实施例还提供了一种确定时间间隔的方法示例性示意图。
缓存的更新方式可以为：分别更新缓存中每个数据、分别更新缓存中每组数据、或者更新缓存中存储的整体数据。所以在计算缓存的更新时间间隔时，可以计算缓存中存储的每个数据的更新时间间隔；或者，若缓存中存储的Key中存在前缀，则可以计算每个前缀对应的更新时间间隔；或者，计算缓存中存储的数据的整体更新时间间隔。
可选的，缓存的更新方式与数据源的更新方式保持一致。
以下以计算缓存中存储的每个数据的更新时间间隔说明：
对缓存中的每个数据执行以下三个步骤：
第一步、确定统计时间段内的该数据的读请求频率。
第二步、确定统计时间段内的数据源中存储的该数据的更新频率。
第三步、根据第一步计算的读请求频率和第二步计算的更新频率，确定该数据的更新时间间隔，然后计算当前时刻加上更新时间间隔，将计算结果确定为该数据下一次更新时刻。在确定了该数据下一次更新时刻后，将确定的更新时刻与该数据的标识存入更新队列中。
其中，更新队列中存储了各数据的标识和各数据的更新时刻。
当达到更新队列中的一个更新时刻时，确定该更新时刻对应的数据的标识，然后从数据源中获取该数据的标识对应的数据，并用数据源中获取的数据替换缓存中该数据的标识对应的数据。
例如：缓存中包括：数据1、数据2和数据3。数据1的Key为1，Value为A；数据2的Key为2，Value为B；数据3的Key为3，Value为C。确定数据1的更新时刻为12:01，则将数据1的Key和更新时刻12:01存入更新队列中。确定数据2的更新时刻为12:02，则将数据2的Key和更新时刻12:02存入更新队列中。确定数据3的更新时刻为12:03，则将数据3的Key和更新时刻12:03存入更新队列中。
示例性的，缓存队列中存储的数据如表1所示：
表1
Key 更新时刻
1 12:01
2 12:02
3 12:03
若当前时刻为12:01，则确定12:01对应的数据的Key：1，然后从数据源中获取Key为1的数据对应的Value：A′，并用数据源中获取的A′替换缓存中Key为1的数据的Value。替换后缓存中的数据1的Key为1，Value为A′。
由于在更新缓存时，引入了队列，可以开一个新的线程去执行队列中的任务，所以可以与缓存中现有的功能(例如：读取数据功能)解耦，达到异步更新缓存的效果。
对应于上述方法实施例，如图3所示，本发明实施例提供了一种时间间隔确定装置，应用于电子设备，该装置包括：确定模块301和计算模块302。
确定模块301，用于确定统计时间段内的读请求频率，读请求为缓存收到的读取数据的请求；
确定模块301，还用于确定统计时间段内的数据源更新频率；
计算模块302，用于根据读请求频率和数据源更新频率，计算缓存的更新时间间隔。
可选的，确定模块301，还用于根据缓存失效时长，确定统计时长，缓存失效时长为缓存中的各数据存储的最长时间；确定统计时间段的起始时刻和结束时刻，起始时刻为在当前时刻之前且与当前时刻距离统计时长的时刻，结束时刻为当前时刻。
可选的，确定模块301，还用于根据预设时间段内的缓存命中率，确定缓存失效时长，缓存失效时长与缓存命中率成反比或成负相关。
可选的，计算模块302，可以具体用于：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt-γWt
其中，Lt+1为缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为缓存的第t次更新时间间隔，β为第二预设参数，Rt为缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为缓存的第t次统计时间间隔内的数据源更新频率。
可选的，计算模块302，可以具体用于：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt+γ/Wt
其中，Lt+1为缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为的第t次更新时间间隔，β为第二预设参数，Rt为缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为缓存的第t次统计时间间隔内的数据源更新频率。
本发明实施例还提供了一种电子设备，如图4所示，包括处理器401、通信接口402、存储器403和通信总线404，其中，处理器401，通信接口402，存储器403通过通信总线404完成相互间的通信，
存储器403，用于存放计算机程序；
处理器401，用于执行存储器403上所存放的程序时，实现上述方法实施例中由电子设备执行的步骤。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一时间间隔确定方法的步骤。
在本发明提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一时间间隔确定方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (12)

1.一种时间间隔确定方法，其特征在于，所述方法包括：
确定统计时间段内的读请求频率，所述读请求为缓存收到的读取数据的请求；
确定所述统计时间段内的数据源更新频率；
根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔，更新时间间隔为相邻的两次更新缓存中的数据的时刻之间的间隔，所述缓存的更新时间间隔与所述统计时间段内的读请求频率成正相关，所述缓存的更新时间间隔与所述统计时间段内的数据源更新频率成负相关。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据缓存失效时长，确定统计时长，所述缓存失效时长为所述缓存中的各数据存储的最长时间；
确定所述统计时间段的起始时刻和结束时刻，所述起始时刻为在当前时刻之前且与当前时刻距离所述统计时长的时刻，所述结束时刻为当前时刻。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
根据预设时间段内的缓存命中率，确定所述缓存失效时长，所述缓存失效时长与所述缓存命中率成反比或成负相关。
4.根据权利要求3所述的方法，其特征在于，所述根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔，包括：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt-γWt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
5.根据权利要求3所述的方法，其特征在于，所述根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔，包括：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt+γ/Wt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
6.一种时间间隔确定装置，其特征在于，所述装置包括：
确定模块，用于确定统计时间段内的读请求频率，所述读请求为缓存收到的读取数据的请求；
所述确定模块，还用于确定所述统计时间段内的数据源更新频率；
计算模块，用于根据所述读请求频率和所述数据源更新频率，计算所述缓存的更新时间间隔，更新时间间隔为相邻的两次更新缓存中的数据的时刻之间的间隔，所述缓存的更新时间间隔与所述统计时间段内的读请求频率成正相关，所述缓存的更新时间间隔与所述统计时间段内的数据源更新频率成负相关。
7.根据权利要求6所述的装置，其特征在于，
所述确定模块，还用于根据缓存失效时长，确定统计时长，所述缓存失效时长为所述缓存中的各数据存储的最长时间；确定所述统计时间段的起始时刻和结束时刻，所述起始时刻为在当前时刻之前且与当前时刻距离所述统计时长的时刻，所述结束时刻为当前时刻。
8.根据权利要求7所述的装置，其特征在于，
所述确定模块，还用于根据预设时间段内的缓存命中率，确定所述缓存失效时长，所述缓存失效时长与所述缓存命中率成反比或成负相关。
9.根据权利要求8所述的装置，其特征在于，所述计算模块，具体用于：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt-γWt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
10.根据权利要求8所述的装置，其特征在于，所述计算模块，具体用于：
根据以下公式计算缓存的更新时间间隔：
Lt+1＝αLt+βRt+γ/Wt
其中，Lt+1为所述缓存的第(t+1)次更新时间间隔，α为第一预设参数，Lt为所述缓存的第t次更新时间间隔，β为第二预设参数，Rt为所述缓存的第t次统计时间间隔内的读请求频率，γ为第三预设参数，Wt为所述缓存的第t次统计时间间隔内的数据源更新频率。
11.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求1-5任一所述的方法步骤。
12.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-5任一所述的方法步骤。
CN201910541003.9A 2019-06-21 2019-06-21 一种时间间隔确定方法、装置、电子设备及介质 Active CN110321298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910541003.9A CN110321298B (zh) 2019-06-21 2019-06-21 一种时间间隔确定方法、装置、电子设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910541003.9A CN110321298B (zh) 2019-06-21 2019-06-21 一种时间间隔确定方法、装置、电子设备及介质

Publications (2)

Publication Number Publication Date
CN110321298A CN110321298A (zh) 2019-10-11
CN110321298B true CN110321298B (zh) 2021-10-22

Family

ID=68119956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910541003.9A Active CN110321298B (zh) 2019-06-21 2019-06-21 一种时间间隔确定方法、装置、电子设备及介质

Country Status (1)

Country Link
CN (1) CN110321298B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124952B (zh) * 2019-12-04 2022-09-30 北京奇艺世纪科技有限公司 一种数据管理方法、装置、电子设备及可读存储介质
CN113779079A (zh) * 2020-11-19 2021-12-10 北京沃东天骏信息技术有限公司 用于缓存数据的方法及装置
CN114968108A (zh) * 2022-05-30 2022-08-30 平安科技（深圳）有限公司 缓存数据的保存期限设置方法、装置、设备和存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5590308A (en) * 1993-09-01 1996-12-31 International Business Machines Corporation Method and apparatus for reducing false invalidations in distributed systems
CN101887396A (zh) * 2009-05-14 2010-11-17 灰熊(北京)科技有限公司 一种实现可配置缓存的方法
CN103631727B (zh) * 2012-08-27 2017-03-01 阿里巴巴集团控股有限公司 用于缓存服务器的缓存管理方法及缓存管理系统
CN102932352B (zh) * 2012-11-02 2015-11-25 北京奇虎科技有限公司 和客户端进行通信的方法以及服务器
WO2015152857A1 (en) * 2014-03-29 2015-10-08 Empire Technology Development Llc Energy-efficient dynamic dram cache sizing
CN105450579B (zh) * 2014-05-30 2019-03-29 广州市动景计算机科技有限公司 网络资源预加载方法、客户端及中间件服务器
CN105718291B (zh) * 2016-01-25 2020-07-07 山东蓝创网络技术有限公司 一种混合桌面应用的多级缓存加速方法
CN106021468B (zh) * 2016-05-17 2019-11-19 上海携程商务有限公司 分布式缓存和本地缓存的更新方法和系统
CN106815287A (zh) * 2016-12-06 2017-06-09 中国银联股份有限公司 一种缓存管理方法及装置
CN106649145B (zh) * 2016-12-15 2021-02-19 Tcl科技集团股份有限公司 一种自适应更新缓存策略的方法及系统

Also Published As

Publication number Publication date
CN110321298A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN110321298B (zh) 一种时间间隔确定方法、装置、电子设备及介质
US10067958B2 (en) Supporting transient snapshot with coordinated/uncoordinated commit protocol
EP3433747B1 (en) Adaptive extension of leases for entries in a translation lookaside buffer
CN107491523B (zh) 存储数据对象的方法及装置
CN109299144B (zh) 一种数据处理方法、装置、系统及应用服务器
CN107301215B (zh) 一种搜索结果缓存方法及装置、搜索方法及装置
CN108153783B (zh) 一种数据缓存的方法和装置
CN109213604B (zh) 一种数据源的管理方法和装置
CN115061972B (zh) 处理器、数据读写方法、装置和存储介质
US20210286730A1 (en) Method, electronic device and computer program product for managing cache
CN110321367B (zh) 一种数据存储方法、数据查询方法及相关装置、电子设备
CN111124952B (zh) 一种数据管理方法、装置、电子设备及可读存储介质
CN111159160B (zh) 一种版本回滚方法、装置、电子设备及存储介质
US20160041926A1 (en) Balanced cache for recently frequently used data
CN111488736B (zh) 自学习分词方法、装置、计算机设备和存储介质
CN107577775B (zh) 一种读取数据方法、装置、电子设备及可读存储介质
CN110910249B (zh) 一种数据处理方法、装置、节点设备及存储介质
CN114691611A (zh) 目录刷新的处理方法及装置、电子设备和存储介质
CN111414383A (zh) 数据请求方法、数据处理系统及计算设备
CN110019362B (zh) 一种访问数据库的方法及装置
CN110727895A (zh) 一种敏感词发送方法、装置、电子设备及存储介质
CN112214178B (zh) 一种存储系统、数据读取方法及数据写入方法
US10204052B2 (en) Directory maintenance method and apparatus
CN113076067A (zh) 淘汰缓存数据的方法和装置
CN110889053B (zh) 一种接口数据的缓存方法、装置及计算设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant