CN110311747A - 抗大频偏帧同步方法、装置及系统 - Google Patents

Abstract

本申请涉及一种抗大频偏帧同步方法、装置及系统。其中，抗大频偏帧同步方法，包括步骤：根据系统最大频率偏差值，确定帧同步参数；帧同步参数包括帧同步序列和分段数；根据分段数对帧同步序列进行分段，得到各分段帧序列；将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值；对各相关峰值相加求和，比较和与阈值，得到帧同步结果。本申请利用分段互相关，采用将分段互相关的结果聚合的方式来实施帧同步，可以保证在选用较长帧同步序列的同时，保证能抵抗的频率偏差值(即能明显提高帧同步所能抵抗频偏的上限)，提高了系统的鲁棒性和性能，提供了可观的帧同步成功率。

Description

抗大频偏帧同步方法、装置及系统

技术领域

本申请涉及无线通信技术领域，特别是涉及一种抗大频偏帧同步方法、装置及系统。

背景技术

为了满足现代社会高带宽、高速率的通信需求，由于高频带上丰富的频谱资源，各国研究人员开始研究微波频带和毫米波频段上的通信技术。在3GPP(3rd GenerationPartnership Project)所制定的5G(5th-Generation)标准中，也有相当一部分是关于毫米波通信的内容。然而随着载波频率的提高，晶振或者时钟源的偏差给系统带来的频率偏差也会随之增大，增大了系统帧同步的难度和性能。目前，业界为了对抗大频偏，常采用的技术之一就是扫频技术。

扫频技术的主要思想是在预期的频点处，对信号强度进行检测，如果信号强度不符合预期值，则以约定的频率偏移步进，向正方向或者负方向偏移，继续检测信号强度。当信号强度符合预期值时，则开展传统的帧同步流程。此时扫频技术相当于在同步开始前纠正了大部分的频率偏差，使得传统的帧同步能够正常工作。扫频技术，主要包含两个关键技术点：1、信号强度预期值的确定；2、扫频步进的确定。

在实现过程中，发明人发现传统技术中至少存在如下问题：传统扫频技术中信号强度预期值的确定及扫频步进的确定，易出现漏检或误检，进而导致帧同步失败与帧同步时延过长，降低系统整体性能。

发明内容

基于此，有必要针对上述技术问题，提供一种抗大频偏帧同步方法、装置及系统。

为了实现上述目的，一方面，本发明实施例提供了一种抗大频偏帧同步方法，包括步骤：

根据系统最大频率偏差值，确定帧同步参数；帧同步参数包括帧同步序列和分段数；

根据分段数对帧同步序列进行分段，得到各分段帧序列；

将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值；

对各相关峰值相加求和，比较和与阈值，得到帧同步结果。

在其中一个实施例中，根据分段数对帧同步序列进行分段，得到各分段帧序列的步骤包括：

根据分段数，将帧同步序列进行平均分割，得到各分段帧序列。

在其中一个实施例中，还包括步骤：

基于系统最大频率偏差值，确定帧同步序列的序列种类和序列长度；序列种类包括伪随机序列和Zadoff-Chu序列。

在其中一个实施例中，系统最大频率偏差值为微波系统最大频率偏差值或毫米波系统最大频率偏差值。

在其中一个实施例中，将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值，对各相关峰值相加求和的步骤中，基于以下公式，得到各相关峰值的和：

其中，P(n)表示帧同步序列，y(n)表示接收信号，m表示接收信号的起点，T表示接收信号的周期，K_s表示分段数，K表示分段号，n表示符号计数号，P^*(n)表示帧同步序列的共轭。

另一方面，本发明实施例还提供了一种抗大频偏帧同步装置，包括：

帧同步参数确定模块，用于根据系统最大频率偏差值，确定帧同步参数；帧同步参数包括帧同步序列和分段数；

分段相关模块，用于根据分段数对帧同步序列进行分段，得到各分段帧序列；以及将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值；

帧同步模块，用于对各相关峰值相加求和，比较和与阈值，得到帧同步结果。

一种微波系统，微波系统在对抗大频偏时实现上述任一项抗大频偏帧同步方法的步骤。

一种毫米波系统，毫米波系统在对抗大频偏时实现上述任一项抗大频偏帧同步方法的步骤。

一种无线通信系统，无线通信系统在对抗大频偏时实现上述任一项抗大频偏帧同步方法的步骤。

一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任一项抗大频偏帧同步方法的步骤。

上述技术方案中的一个技术方案具有如下优点和有益效果：

本申请在充分考虑系统所可能面对的最大频率偏差的基础上，确定帧同步参数(即帧同步序列和分段数)，进而采用分段互相关的方法来抵抗大频偏，具体的，将接收数据(即接收信号)与本地序列(即分段后的帧同步序列)进行互相关处理，根据分段相关后的统计结果判断帧同步是否成功，在不增加帧同步流程时延的同时，提高了系统所能抵抗的频率偏差上限，确保在大频偏情况下的帧同步成功率。本申请利用分段互相关，采用将分段互相关的结果聚合的方式来实施帧同步，可以保证在选用较长帧同步序列的同时，保证能抵抗的频率偏差值(即能明显提高帧同步所能抵抗频偏的上限)，提高了系统的鲁棒性和性能，提供了可观的帧同步成功率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为一个实施例中抗大频偏帧同步方法的第一示意性流程图；

图2为一个实施例中抗大频偏帧同步方法的第二示意性流程图；

图3为一个实施例中抗大频偏帧同步方法的示例性流程图；

图4为一个实施例中抗大频偏帧同步装置的结构框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供的抗大频偏帧同步方法，适用于无线通信系统中，尤其适用于微波系统和毫米波系统中的抗大频偏帧同步。具体地，本申请改进了原有的帧同步方法，不再使用扫频技术，提供了一种抗大频偏帧同步方法。

在一个实施例中，如图1所示，提供了一种抗大频偏帧同步方法，以该方法应用于无线通信系统、微波系统或毫米波系统为例进行说明，包括以下步骤：

步骤102，根据系统最大频率偏差值，确定帧同步参数。

其中，帧同步参数包括帧同步序列和分段数；

具体而言，系统最大频率偏差值可以指的是应用本申请的方法的系统所要面对的最大频率偏差；例如，无线通信系统、微波系统或毫米波系统；这些系统在对抗大频偏时，所可能面对的最大频率偏差。

而根据系统最大频率偏差值，所需要确定的参数包括：帧同步所使用的帧同步序列的种类，以及进行帧同步时所需的分段数。

在一个具体的实施例中，还包括步骤：

基于系统最大频率偏差值，确定帧同步序列的序列种类和序列长度；序列种类包括伪随机序列和Zadoff-Chu序列。

需要说明的是，所使用的帧同步序列表示使用怎样的序列来进行帧同步，可以包括序列的种类(即序列种类)和序列的长度(即序列长度)。本申请可采用的序列的种类有很多，例如伪随机序列和4G(the 4th Generation mobile communication technology)中的CHU序列(即Zadoff-Chu序列)；进一步的，本申请采用自相关性高和互相关性低的帧同步序列；

而序列的长度会影响能抵抗的频偏偏移值和帧同步的精度，长度越长，能抵抗的频偏偏移值越小，帧同步精度越高，长度越短，能抵抗的频偏偏移值约大，帧同步的精度越低。对此，本申请提出根据系统最大频率偏差值来确定帧同步序列的序列长度。

例如：在微波系统中，所可能面临的最大频偏(即最大频率偏差值)为200KHz，可以选用长度为128的CHU序列来进行帧同步，进而保证相应的正确率。

同时，帧同步时所需的分段数表示在进行帧同步处理时，需要对其序列的分段数。分段数越多，能承受的频率偏差值就越大，但是在帧同步处理时得到的相关峰值就越低。本申请提出根据系统最大频率偏差值来确定分段数。

例如：在微波系统中，所可能面临的最大频偏为200KHz，本申请选用长度为128的CHU序列来进行帧同步(从而保证相应的正确率)；同时，本申请提出将其分为2段进行互相关(即分段数为2段)，进而使得微波系统能抵抗的频率偏差值为250KHz，符合系统性能的要求。

步骤104，根据分段数对帧同步序列进行分段，得到各分段帧序列；并将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值；

具体而言，根据分段数将本地帧同步序列切割为数段；然后将分段后的本地帧同步序列(即各分段帧序列)与接收数据(即接收信号)进行分段互相关处理，得到各分段的相关峰值(即各分段帧序列的相关峰值)。

其中，在信号传输的过程中，不可避免会受到收发双方时钟不同源的影响，从而导致频率偏移的现象。在频偏的影响下，帧同步序列(例如Zadoff-Chu序列)的相关峰会变得较小，从而导致漏检或者误检的结果。而本申请能够解决上述问题；本申请提出可以对帧同步序列的相关峰计算进行分段处理，例如可以将长度为128的Zadoff-Chu序列序列分为两段，对前面64个符号进行相关峰计算后，再加上后面64个符号的相关峰值，进而大大降低频偏的影响。

步骤106，对各相关峰值相加求和，比较和与阈值，得到帧同步结果。

具体而言，将各分段的相关峰值相加并与阈值比较，得到帧同步结果；本申请采用分段互相关，将分段互相关的结果进行聚合的方式来实施帧同步，可以保证在选用较长帧同步序列的同时，保证能抵抗的频率偏差值，提高了系统的鲁棒性和性能。

以上，传统扫频技术，主要包含两个关键技术点：信号强度预期值的确定和扫频步进的确定。然而信号强度预期值的确定会涉及信号误检和漏检的概率，该值越大，在整体信号强度较弱的情况下容易漏检，可能出现无法检测到信号的情况；该值越小，容易出现误检的情况，在残留频偏还未满足要求的情况下开始了帧同步，导致帧同步的失败。信号强度预期值需要根据传输环境和通信系统的整体指标才能较好确定下来。此外，在扫频步进的确定中，扫频步进的大小会直接影响帧同步的性能。步进过大，容易造成残留频偏过大，导致帧同步失败；步进过小，造成扫频流程时间长，导致帧同步成功时延过长，降低系统整体性能。

而本申请在充分考虑系统所可能面对的最大频率偏差的基础上，利用分段互相关的方法来抵抗大频偏，舍弃了传统的扫频技术，在不增加额外时延的基础上，能在存在大频率偏差的时候准确完成帧同步，提高了系统的性能。

在一个实施例中，如图2所示，提供了一种抗大频偏帧同步方法，以该方法应用于无线通信系统、微波系统或毫米波系统为例进行说明，包括以下步骤：

步骤S202，根据系统最大频率偏差值，确定帧同步参数；

其中，帧同步参数包括帧同步序列和分段数；在一个具体的示例中，系统最大频率偏差值为微波系统最大频率偏差值或毫米波系统最大频率偏差值。

在一个具体的实施例中，还包括步骤：

基于系统最大频率偏差值，确定帧同步序列的序列种类和序列长度；序列种类包括伪随机序列和Zadoff-Chu序列。

步骤S204，根据分段数对帧同步序列进行分段，得到各分段帧序列；将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值；

在一个具体的实施例中，步骤S204中的根据分段数对帧同步序列进行分段，得到各分段帧序列的步骤包括：

根据分段数，将帧同步序列进行平均分割，得到各分段帧序列；

在一个具体的实施例中，将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值，对各相关峰值相加求和的步骤中，基于以下公式，得到各相关峰值的和：

其中，P(n)表示帧同步序列，y(n)表示接收信号，m表示接收信号的起点，T表示接收信号的周期，K_s表示分段数，K表示分段号，n表示符号计数号，P^*(n)表示帧同步序列的共轭。

步骤S206，对各相关峰值相加求和，比较和与阈值，得到帧同步结果。

以上，本申请在充分考虑系统所可能面对的最大频率偏差的基础上，确定帧同步参数(即帧同步序列和分段数)，进而采用分段互相关的方法来抵抗大频偏，具体的，将接收数据(即接收信号)与本地序列(即平均分割后的帧同步序列)进行互相关处理，根据分段相关后的统计结果判断帧同步是否成功，在不增加帧同步流程时延的同时，提高了系统所能抵抗的频率偏差上限，确保在大频偏情况下的帧同步成功率。本申请利用分段互相关，采用将分段互相关的结果聚合的方式来实施帧同步，可以保证在选用较长帧同步序列的同时，保证能抵抗的频率偏差值(即能明显提高帧同步所能抵抗频偏的上限)，提高了系统的鲁棒性和性能，提供了可观的帧同步成功率。

下面结合一个具体的实例进行说明，如图3所示，本发明提供一种抗大频偏帧同步方法，包括：

步骤S302，根据所可能面对的最大频率偏差值确定帧同步参数；

而步骤S302中，所需要确定的参数有两个，所使用的帧同步序列，以及进行帧同步时所需的分段数；

其中，所使用的帧同步序列表示使用怎样的序列来进行帧同步，包括了序列的种类和序列的长度。序列的种类有很多，例如伪随机序列和4G中的Zadoff-Chu序列；序列的长度会影响能抵抗的频偏偏移值和帧同步的精度；

帧同步时所需的分段数表示在进行帧同步处理时，需要对其序列的分段数。

步骤S304：根据帧同步参数对接收信号进行分段相关并判断帧同步结果；

所述步骤S304中根据帧同步参数对接收信号进行分段相关并判断帧同步结果的方法包括：

1)根据分段数将本地帧同步序列(即帧同步序列)平均切割为数段；

2)将分段后的本地帧同步序列(即各分段帧序列)与接收数据(即接收信号)进行分段互相关处理，得到各分段的相关峰值；

例如：假设P(n)表示帧同步序列，y(n)表示接收信号，那么分段互相关后得到的判断值可以根据下面式子求得：

其中，m表示接收信号的起点，T表示接收信号的周期，K_s表示分段数，K表示分段号，n表示符号计数号，P^*(n)表示帧同步序列的共轭。

如上式所示，本申请可以对帧同步序列的相关峰计算进行分段处理，例如可以将长度为128的Zadoff-Chu序列分为两段，对前面64个符号进行相关峰计算后，再加上后面64个符号的相关峰值，进而能大大降低频偏的影响。

3)将各分段的相关峰值相加并与阈值比较，得到帧同步结果。

以上，本申请利用分段相关方法，对存在大频偏情况下的数据帧进行帧同步检测；放弃传统的扫频技术，本申请提出用序列分段相关的方式来抵抗大频偏，在不增加帧同步耗时的同时，保证了在大频偏信道下的帧同步成功率，能明显提高帧同步所能抵抗频偏的上限。

其中，本申请提出采用分段相关的技术，将接收数据与本地序列进行互相关处理，根据分段相关后的统计结果判断帧同步是否成功，在不增加帧同步流程时延的同时，提高了系统所能抵抗的频率偏差上限，确保了在大频偏情况下的帧同步成功率。

此外，本申请提出的帧同步实现框架，着重于对抗毫米波信道固有的大频偏干扰。其中，本申请利用分段相关的方法，对抗毫米波信道中的大频偏干扰，在不增加帧同步时延的同时，提高系统所能抵抗频偏最大值的上限，从而提高帧同步成功率。本申请可以显著提高毫米波系统所能抵抗的频偏最大值的上行，提高帧同步成功率，能有效推广毫米波系统的应用。

应该理解的是，虽然图1-3的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-3中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，如图4所示，提供了一种抗大频偏帧同步装置，包括：

帧同步参数确定模块410，用于根据系统最大频率偏差值，确定帧同步参数；帧同步参数包括帧同步序列和分段数；

分段相关模块420，用于根据分段数对帧同步序列进行分段，得到各分段帧序列；以及将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值；

帧同步模块430，用于对各相关峰值相加求和，比较和与阈值，得到帧同步结果。

在一个具体的实施例中，分段相关模块，用于根据分段数，将帧同步序列进行平均分割，得到各分段帧序列。

在一个具体的实施例中，帧同步参数确定模块，用于基于系统最大频率偏差值，确定帧同步序列的序列种类和序列长度；序列种类包括伪随机序列和Zadoff-Chu序列。

在一个具体实施例中，系统最大频率偏差值为微波系统最大频率偏差值或毫米波系统最大频率偏差值。

在一个具体实施例中，分段相关模块，用于基于以下公式，得到各相关峰值的和：

其中，P(n)表示帧同步序列，y(n)表示接收信号，m表示接收信号的起点，T表示接收信号的周期，K_s表示分段数，K表示分段号，n表示符号计数号，P^*(n)表示帧同步序列的共轭。

关于抗大频偏帧同步装置的具体限定可以参见上文中对于抗大频偏帧同步方法的限定，在此不再赘述。上述抗大频偏帧同步装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个实施例中，提供了一种微波系统，微波系统在对抗大频偏时上述任一项抗大频偏帧同步方法的步骤。

在一个实施例中，提供了一种毫米波系统，毫米波系统在对抗大频偏时实现上述任一项抗大频偏帧同步方法的步骤。

在一个实施例中，提供了一种无线通信系统，无线通信系统在对抗大频偏时实现上述任一项抗大频偏帧同步方法的步骤。

本领域技术人员可以理解，上述阐述的系统，仅仅是与本申请方案相关的部分系统产品，并不构成对本申请方案所应用于其上的设备的限定，具体的设备可以包括更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：

根据系统最大频率偏差值，确定帧同步参数；帧同步参数包括帧同步序列和分段数；

根据分段数对帧同步序列进行分段，得到各分段帧序列；

将各分段帧序列与接收信号进行分段互相关处理，得到各分段帧序列的相关峰值；

对各相关峰值相加求和，比较和与阈值，得到帧同步结果。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

根据分段数，将帧同步序列进行平均分割，得到各分段帧序列。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

基于系统最大频率偏差值，确定帧同步序列的序列种类和序列长度；序列种类包括伪随机序列和Zadoff-Chu序列。

在一个实施例中，系统最大频率偏差值为微波系统最大频率偏差值或毫米波系统最大频率偏差值。

在一个实施例中，计算机程序被处理器执行时还实现以下步骤：

基于以下公式，得到各相关峰值的和：

其中，P(n)表示帧同步序列，y(n)表示接收信号，m表示接收信号的起点，T表示接收信号的周期，K_s表示分段数，K表示分段号，n表示符号计数号，P^*(n)表示帧同步序列的共轭。

以上，本申请在充分考虑系统所可能面对的最大频率偏差的基础上，确定帧同步参数(即帧同步序列和分段数)，进而采用分段互相关的方法来抵抗大频偏，具体的，将接收数据(即接收信号)与本地序列(即分段后的帧同步序列)进行互相关处理，根据分段相关后的统计结果判断帧同步是否成功，在不增加帧同步流程时延的同时，提高了系统所能抵抗的频率偏差上限，确保在大频偏情况下的帧同步成功率。本申请利用分段互相关，采用将分段互相关的结果聚合的方式来实施帧同步，可以保证在选用较长帧同步序列的同时，保证能抵抗的频率偏差值(即能明显提高帧同步所能抵抗频偏的上限)，提高了系统的鲁棒性和性能，提供了可观的帧同步成功率。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种抗大频偏帧同步方法，其特征在于，包括步骤：

根据系统最大频率偏差值，确定帧同步参数；所述帧同步参数包括帧同步序列和分段数；

根据所述分段数对所述帧同步序列进行分段，得到各分段帧序列；

将各所述分段帧序列与接收信号进行分段互相关处理，得到各所述分段帧序列的相关峰值；

对各所述相关峰值相加求和，比较所述和与阈值，得到帧同步结果。

2.根据权利要求1所述的抗大频偏帧同步方法，其特征在于，根据所述分段数对所述帧同步序列进行分段，得到各分段帧序列的步骤包括：

根据所述分段数，将所述帧同步序列进行平均分割，得到各所述分段帧序列。

3.根据权利要求1所述的抗大频偏帧同步方法，其特征在于，还包括步骤：

基于所述系统最大频率偏差值，确定所述帧同步序列的序列种类和序列长度；所述序列种类包括伪随机序列和Zadoff-Chu序列。

4.根据权利要求1至3任一项所述的抗大频偏帧同步方法，其特征在于，

所述系统最大频率偏差值为微波系统最大频率偏差值或毫米波系统最大频率偏差值。

5.根据权利要求1所述的抗大频偏帧同步方法，其特征在于，将各所述分段帧序列与接收信号进行分段互相关处理，得到各所述分段帧序列的相关峰值，对各所述相关峰值相加求和的步骤中，基于以下公式，得到各所述相关峰值的和：

其中，P(n)表示所述帧同步序列，y(n)表示所述接收信号，m表示所述接收信号的起点，T表示所述接收信号的周期，K_s表示所述分段数，K表示分段号，n表示符号计数号，P^*(n)表示所述帧同步序列的共轭。

6.一种抗大频偏帧同步装置，其特征在于，包括：

帧同步参数确定模块，用于根据系统最大频率偏差值，确定帧同步参数；所述帧同步参数包括帧同步序列和分段数；

分段相关模块，用于根据所述分段数对所述帧同步序列进行分段，得到各分段帧序列；以及将各所述分段帧序列与接收信号进行分段互相关处理，得到各所述分段帧序列的相关峰值；

帧同步模块，用于对各所述相关峰值相加求和，比较所述和与阈值，得到帧同步结果。

7.一种微波系统，其特征在于，所述微波系统在对抗大频偏时实现权利要求1至5中任一项所述的方法的步骤。

8.一种毫米波系统，其特征在于，所述毫米波系统在对抗大频偏时实现权利要求1至5中任一项所述的方法的步骤。

9.一种无线通信系统，其特征在于，所述无线通信系统在对抗大频偏时实现权利要求1至5中任一项所述的方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的方法的步骤。