CN110300450B - 一种利用自适应滤波器校正ieee 1588协议的时钟伺服方法 - Google Patents

一种利用自适应滤波器校正ieee 1588协议的时钟伺服方法 Download PDF

Info

Publication number
CN110300450B
CN110300450B CN201910432559.4A CN201910432559A CN110300450B CN 110300450 B CN110300450 B CN 110300450B CN 201910432559 A CN201910432559 A CN 201910432559A CN 110300450 B CN110300450 B CN 110300450B
Authority
CN
China
Prior art keywords
slave
master
clock
delay
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910432559.4A
Other languages
English (en)
Other versions
CN110300450A (zh
Inventor
王健
顾薇雯
刘磊
嵇牵语
颜云松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
NARI Group Corp
Original Assignee
Nanjing University
NARI Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University, NARI Group Corp filed Critical Nanjing University
Priority to CN201910432559.4A priority Critical patent/CN110300450B/zh
Publication of CN110300450A publication Critical patent/CN110300450A/zh
Application granted granted Critical
Publication of CN110300450B publication Critical patent/CN110300450B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/001Synchronization between nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/0035Synchronisation arrangements detecting errors in frequency or phase

Abstract

本发明公开了一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,用于解决无线自组织网络下利用纯软件方式进行时钟同步的同步精度差的问题。该方法将系统计算出的时延和偏移通过自适应滤波器处理,并将滤波输出结果反馈到系统中,并结合PID控制器,形成一个闭环的时钟伺服方法。自适应滤波器不断调整滤波器系数,因而能够随着无线环境波动而达到唯一的目标:时延最小化,同时还能一定程度上加快系统收敛速度。从而在不增加额外的硬件条件下解决无线自组织网络下延时的不稳定性问题和过长的问题。

Description

一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法
技术领域
本发明涉及无线通信技术领域,尤其涉及一种利用自适应滤波器校正IEEE1588协议的时钟伺服方法。
背景技术
IEEE 1588协议是一种高精度网络时钟同步协议,理论上它的同步精度可以达到亚微秒级别。值得注意的是,传统的IEEE 1588协议将时间戳选在物理层,并且配备额外的时钟晶振,同时基于路径对称的有线环境,这些条件保证了同步精度。但是在无线自组织网络环境下,由于网络波动大、通信路径不对称、资源限制等问题,无线环境的IEEE 1588协议的同步精度只能达到秒级。考虑到无线自组织网络中加入额外的硬件设备带来的成本开销较大,我们采用纯软件的方式来提高同步精度。通过含有自适应滤波器的时钟伺服系统,将整个同步系统形成一个有反馈的闭环同步更新系统,从而减小波动、不对称等问题的影响,提高同步精度。
由于IEEE 1588协议具有很高的时钟同步精度,因此有很多关于该协议在无线自组织网络下的研究,但是大部分都着眼于采用硬件的方式来提高IEEE 1588协议与网络的适应度,少数通过软件方式来提高同步精度的研究,但是都只是考虑了时间偏移和频率偏移中的一个,并不能最大限度地提高同步精度。
我们的伺服系统主要由自适应滤波器和PID控制器构成,对系统的时间偏移和频率偏移同时进行修正,两者互相影响,通过不断迭代,最终达到较高的同步精度。自适应滤波器是通过调节系统参数来达到由系统自身状态和外围参数所确定的具有某些理想特性输出的系统。相比于维纳滤波器、卡尔曼滤波器,自适应滤波器最大的特点是在输出与滤波系统之间存在反馈通道,根据某一时刻滤波器的输出与期望信号的误差调整滤波器的系数,从而实现滤波器系数的动态调整,实现最优滤波,这一点非常契合时延波动大的无线自组织网络。同时,PID控制器不仅考虑了过去以及当前的误差,同时能够预测未来的误差,一定程度上能够帮助提高同步精度并加快系统收敛。
发明内容
发明目的:为了解决无线自组织网络下由于网络波动大、通信路径不对称、网络资源有限等原因导致的时钟同步精度低的问题,本发明提出了一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,对每一次同步产生的时间偏移和频率偏移都通过由自适应滤波器、PID控制器等组成的时钟伺服系统,通过反馈、迭代、修正来达到更高的同步精度。
发明内容:为实现上述效果,本发明解决其技术问题所采用的技术方案是:
一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,包括步骤:
(1)全网初始化,通过最佳主时钟算法判断出系统中的主时钟节点和从时钟节点;
(2)通过系统中主从节点间交互时间戳消息,利用本地时钟同步算法计算出主从节点间的主从延时、从主延时和单向延迟;
(3)将步骤(2)中得到的单向延迟通过无限冲激响应滤波器,得到一个波动更小的单向延迟;再利用滤波后得到的单向延迟和步骤(2)中计算出的主从延迟,计算出主从时间偏移和频率偏移;
(4)将步骤(3)中的主从时间偏移和频率偏移同时输入到PID控制器,通过PID控制实现从时钟对主时钟的跟踪,PID控制器输出主从偏移信号;
(5)将PID控制器输出的主从偏移信号和期望信号输入自适应滤波器,自适应滤波器根据输入的数据预测误差值,并将预测出的误差值反馈给从时钟节点,从时钟节点根据误差值更新自身时钟,然后返回步骤(2);自适应滤波器在预测误差值的同时,以时延最小化为目标调整滤波器系数;
(6)重复执行步骤(2)至(5),直至满足预设的终止条件。
进一步的,所述主从节点间交互时间戳消息的具体过程包括:
(2-1)主时钟发送Sync消息的时间记为TM1,消息到达从时钟的时间记为TS1;如果传输的消息只有Sync消息,那么Sync消息中有发送时间戳TM1,但是如果有Follow_Up消息,那么发送时间戳就不会在Sync消息中,而会存在Follow_Up消息中,至此,从时钟将拥有两个时间戳信息,即发送时间TM1和到达时间TS1
(2-2)从时钟发送Delay_Req消息的时间记为TS2,且发送时间戳也会包含在内,主时钟收到该消息的时间记为TM2,主时钟在收到消息后会发送包含TM2时间戳的Delay_Resp消息到从时钟,这样,从时钟拥有完整的4个时间戳信息,即TM1、TM2、TS1和TS2
进一步的,所述主从延时、从主延时和单向延迟的计算公式分别为:
主从时延:delayms[n]=TS1[n]-TM1[n];
从主时延:delaysm[n]=TM2[n]-TS2[n];
单向延迟:
Figure BDA0002068240840000031
进一步的,所述一阶低通无限冲激响应滤波器的公式为:
Figure BDA0002068240840000032
其中,ddlay[n]为单向延迟信号,即
Figure BDA0002068240840000033
y[n]为经过滤波器的单向延迟输出,n-1为前一时刻的值,s为滤波器的控制变量。
进一步的,所述计算出主从时间偏移和频率偏移的公式为:
主从时间偏移:
Figure BDA0002068240840000034
主从频率偏移:
Figure BDA0002068240840000035
进一步的,所述PID控制器方程式为:
Figure BDA0002068240840000036
Figure BDA0002068240840000037
其中,x[n]为输入的主从偏移,z[n]为PID控制器输出的主从偏移,dt为主从偏移的采样间隔时间,KP、KI和KD分别为比例、积分、微分调试参数,
Figure BDA0002068240840000038
进一步的,所述期望信号
Figure BDA0002068240840000039
其中,
Figure BDA00020682408400000310
Figure BDA00020682408400000311
Figure BDA00020682408400000312
式中,Δd[n]表示路径不对称造成的时延差值,Δγ表示零均值的高斯噪声。
有益效果:本方法针对无线自组织网络波动大、资源限制、链路不对称的问题,提出了利用自适应滤波器校正IEEE 1588协议的时钟伺服方法。纯软件的方法解决了资源限制的问题,利用IIR滤波器解决了网络波动大的问题,而PID控制器和自适应滤波器联合解决了链路不对称的问题,通过时钟伺服系统提高了无线自组织网络下的时钟同步精度。
附图说明
图1是本发明方法中时钟伺服方法的系统结构图;
图2是IEEE 1588协议中数据集比较算法流程图;
图3是IEEE 1588协议本地时钟同步算法的示意图;
图4是时钟伺服方法中PID控制器的结构图;
图5是时钟伺服方法中自适应滤波器的结构图。
具体实施方式
为了解决无线自组织网络下由于网络波动大、通信路径不对称、网络资源有限等原因导致的时钟同步精度低的问题,本发明提出了一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,对每一次同步产生的时间偏移和频率偏移都通过由自适应滤波器、PID控制器等组成的时钟伺服系统,通过反馈、迭代、修正来达到更高的同步精度。
本发明解决其技术问题所采用的技术方案是:一种利用自适应滤波器校正IEEE1588协议的时钟伺服方法,包括以下步骤:
步骤1,全网初始化,通过最佳主时钟方法判断系统中的节点是主时钟还是从时钟。
步骤1.1,在无线自组织网络中,通过比较各个节点端口的数据集进行计算,比较两者的二进制关系,如图2所示,按照等级、层次、标识符、时间进度等属性分层次逐级比较分析,最后在整个网络中综合计算出最精确的时钟节点。
步骤1.2,判断网络是否发生变化,如果各个节点的属性随着网络拓扑发生了变化,那么重新判断整个网络中最精确的时钟节点作为主时钟。
步骤2,通过系统中主从节点间的时间戳消息,利用本地时钟同步算法计算出主从节点间的主从延时、从主延时和单向延迟;
具体的本地时钟同步算法如图3所示。主时钟发送Sync消息的时间记为TM1,消息到达从时钟的时间记为TS1;如果传输的消息只有Sync消息,那么Sync消息中有发送时间戳TM1,但是如果有Follow_Up消息,那么发送时间戳就不会在Sync消息中,而会存在Follow_Up消息中,而且Follow_Up消息中的时间戳信息相对来说更加准确,这样,从时钟将会拥有两个时间戳信息即发送时间TM1和到达时间TS1
从时钟发送Delay_Req消息的时间记为TS2,且发送时间戳也会包含在内,主时钟收到该消息的时间记为TM2,主时钟在收到消息后会发送包含TM2时间戳的Delay_Resp消息到从时钟,这样,从时钟就能够拥有完整的4个时间戳信息,即TM1、TM2、TS1和TS2
根据四个时间信息,我们可以计算得,
主从时延:delayms[n]=TS1[n]-TM1[n];
从主时延:delaysm[n]=TM2[n]-TS2[n];
单向延迟:
Figure BDA0002068240840000051
步骤3,将步骤2中的单向延迟通过无限冲激响应(IIR)滤波器,得到一个波动更小的单向延迟,再利用滤波后得到的单向延迟和步骤2中的主从延迟,计算出主从时间偏移和频率偏移;
步骤3.1,将单向延迟作为输入信号传入到一阶低通无限冲激响应滤波器中,该滤波器帮助滤除输入中混杂的持续性噪声和脉冲噪声,使得单向延迟更加稳定,从而达到协议要求的理想情况即单向延迟不变。这里的一阶低通无限冲激响应滤波器的公式为:
Figure BDA0002068240840000052
其中delay[n]为单向延迟信号即
Figure BDA0002068240840000053
y[n]为经过滤波器的单向延迟输出,n-1为前一时刻的值,s为滤波器的控制变量。控制变量s决定了低通滤波器的截止频率以及后期偏移的收敛效果,在系统中,我们将变量s初始化为1到216之间的任意值,当输入信号不同时,变量s也会跟着相应改变,随着变量s的变大,截止频率逐渐降低,单向延迟信号逐渐平滑。这里的变量s的选择我们采用的也是自适应的方式,根据输入和反馈来自动调整。
步骤3.2,利用滤波后的单向延迟计算出主从时间偏移和频率偏移。
主从时间偏移:
Figure BDA0002068240840000061
主从频率偏移:
Figure BDA0002068240840000062
值得注意的是,由于系统含有闭环伺服时钟,因此上一时刻的offset已经经过修正,可以认为达到了最理想的修正效果即offset[n-1]=0。因此,主从频率偏移
Figure BDA0002068240840000063
步骤4,对步骤3中的主从时间偏移和频率偏移同时输入到PID控制器,以达到更好的从时钟对主时钟的跟踪。
PID控制器由比例P、积分I和微分D共同组成,通过KP、KI和KD三个参数设定,可以保持系统的稳定和准确。比例P的作用是减小系统偏差,跟踪纠正输入,利用的是当前的值;积分I的作用是消除系统稳态误差(效果与积分大小成反比),跟踪纠正稳态误差,利用的是过去的值;微分D的作用是预报偏差的未来变化趋势,通过提供超前控制的作用,使得被控过程趋于稳定,用来抵消积分控制产生的不稳定趋势,利用的是未来的值。PID控制器方程式为:
Figure BDA0002068240840000064
Figure BDA0002068240840000065
其中,x[n]为输入的主从偏移,z[n]为PID控制器输出的主从偏移,dt为主从偏移的采样间隔时间,KP、KI和KD分别为比例、积分、微分调试参数,
Figure BDA0002068240840000066
通过调整KP、KI和KD三个参数的大小,平衡系统的敏感度和稳定度,使得系统达到最佳的控制效果,保证从时钟对主时钟的跟踪。
步骤5,将PID控制器的输出和观测得到的主从时间和频率偏移输入到自适应滤波器的入口,对误差进行估计预测,并将预测结果反馈到PID控制器中。同时,通过闭环的迭代的方式,调整自适应滤波器的系数,从而达到最小误差,最终提高时钟同步的精度。
我们利用自适应滤波器的预测、跟随、干扰消除三种特性,以达到主从偏移最小化的目的。自适应滤波器分为统计类和确定性算法类,统计类自适应滤波器的设计基于最小化均方误差这一统计量,是基于维纳滤波器的改进,其中子带自适应滤波器由于计算复杂度比传统的自适应滤波器低得多同时收敛性能显著提升,更加适合用于本系统;而确定性自适应滤波器则是基于最小二乘方法的改进,利用从滤波器起始时刻到当前时刻的所有观测数据,且通过最小化滤波器输出误差样本的平方和来优化滤波器参数,是一种基于观测数据的对滤波器参数的确定性优化,拥有快速收敛能力,但是计算复杂度太高,不适用于资源受限制的无线自组织网络,在资源更加充沛的网络条件下,该自适应滤波器的效果会更好。因此,本系统采用的是子带自适应滤波器。
两个子带分解的自适应滤波时域结构如图5所示,输入信号z[n]和期望信号d[n]分别进行子带分解,抽取,在子带上进行自适应滤波,再将子带上的估计信号s0[n]和s1[n]经内插和合成滤波器组得到最后的合成信号s[n]。s0[n]和d0[n]比较得到误差信号e0[n]更新调整自适应滤波器的权值W0[z],s1[n]和d1[n]比较得到误差信号e1[n]更新调整自适应滤波器的权值W1[z]。子带Wa[z]是为了辅助子带W0[z]和子带W1[z],抑制滤波器H0[z]和H1[z]之间的混叠成分,Ha[z]的频谱至少包括分析滤波器H0[z]和H1[z]的交叉部分,输入信号z[n]和期望信号d[n]经过Ha[z]后得到za[n]和da[n],得到的za[n]不再进行抽取,而是直接通过自适应滤波器Wa[z]得到的sa[n],za[n]和da[n]比较得到的误差信号ea[n]调整辅助子带Wa[z]的权值。其中输入信号z[n]为PID控制器输出的主从偏移值,期望信号
Figure BDA0002068240840000071
其中,
Figure BDA0002068240840000072
Figure BDA0002068240840000073
Figure BDA0002068240840000074
式中,Δd[n]表示路径不对称造成的时延差值,Δγ表示零均值的高斯噪声。
本发明所描述的一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,针对无线自组织网络波动大、资源限制、链路不对称的问题,对IEEE 1588协议进行了相应的改进。纯软件的方法解决了资源限制的问题,利用IIR滤波器解决了网络波动大的问题,而PID控制器和自适应滤波器联合解决了链路不对称的问题,通过时钟伺服系统提高了无线自组织网络下的时钟同步精度。

Claims (3)

1.一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,其特征在于,包括步骤:
(1)全网初始化,通过最佳主时钟算法判断出系统中的主时钟节点和从时钟节点;
(2)系统中主从节点间交互时间戳消息:
(2-1)主时钟发送Sync消息的时间记为TM1,消息到达从时钟的时间记为TS1;如果传输的消息只有Sync消息,那么Sync消息中有发送时间戳TM1,但是如果有Follow_Up消息,那么发送时间戳就不会在Sync消息中,而会存在Follow_Up消息中,至此,从时钟将拥有两个时间戳信息,即发送时间TM1和到达时间TS1
(2-2)从时钟发送Delay_Req消息的时间记为TS2,且发送时间戳也会包含在内,主时钟收到该消息的时间记为TM2,主时钟在收到消息后会发送包含TM2时间戳的Delay_Resp消息到从时钟,这样,从时钟拥有完整的4个时间戳信息,即TM1、TM2、TS1和TS2
利用本地时钟同步算法计算出主从节点间的主从延时、从主延时和单向延时:
主从时延:delayms[n]=TS1[n]-TM1[n];
从主时延:delaysm[n]=TM2[n]-TS2[n];
单向延迟:
Figure FDA0002812037370000011
(3)将步骤(2)中得到的单向延迟通过无限冲激响应滤波器,得到一个波动更小的单向延迟;再利用滤波后得到的单向延迟和步骤(2)中计算出的主从延迟,计算出主从时间偏移和频率偏移:
主从时间偏移:
Figure FDA0002812037370000012
主从频率偏移:
Figure FDA0002812037370000013
(4)将步骤(3)中的主从时间偏移和频率偏移同时输入到PID控制器,通过PID控制实现从时钟对主时钟的跟踪,PID控制器输出主从偏移信号;
(5)将PID控制器输出的主从偏移信号和期望信号输入自适应滤波器,自适应滤波器根据输入的数据预测误差值,并将预测出的误差值反馈给从时钟节点,从时钟节点根据误差值更新自身时钟,然后返回步骤(2);自适应滤波器在预测误差值的同时,以时延最小化为目标调整滤波器系数;
所述期望信号
Figure FDA0002812037370000021
其中,
Figure FDA0002812037370000022
Figure FDA0002812037370000023
Figure FDA0002812037370000024
式中,Δd[n]表示路径不对称造成的时延差值,Δγ表示零均值的高斯噪声;
(6)重复执行步骤(2)至(5),直至满足预设的终止条件。
2.根据权利要求1所述的一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,其特征在于,所述一阶低通无限冲激响应滤波器的公式为:
Figure FDA0002812037370000025
其中,delay[n]为单向延迟信号,即
Figure FDA0002812037370000026
y[n]为经过滤波器的单向延迟输出,n-1为前一时刻的值,s为滤波器的控制变量。
3.根据权利要求2所述的一种利用自适应滤波器校正IEEE 1588协议的时钟伺服方法,其特征在于,所述PID控制器方程式为:
Figure FDA0002812037370000027
Figure FDA0002812037370000028
其中,x[n]为输入的主从偏移,z[n]为PID控制器输出的主从偏移,dt为主从偏移的采样间隔时间,KP、KI和KD分别为比例、积分、微分调试参数,
Figure FDA0002812037370000029
CN201910432559.4A 2019-05-22 2019-05-22 一种利用自适应滤波器校正ieee 1588协议的时钟伺服方法 Expired - Fee Related CN110300450B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910432559.4A CN110300450B (zh) 2019-05-22 2019-05-22 一种利用自适应滤波器校正ieee 1588协议的时钟伺服方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910432559.4A CN110300450B (zh) 2019-05-22 2019-05-22 一种利用自适应滤波器校正ieee 1588协议的时钟伺服方法

Publications (2)

Publication Number Publication Date
CN110300450A CN110300450A (zh) 2019-10-01
CN110300450B true CN110300450B (zh) 2021-03-19

Family

ID=68027138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910432559.4A Expired - Fee Related CN110300450B (zh) 2019-05-22 2019-05-22 一种利用自适应滤波器校正ieee 1588协议的时钟伺服方法

Country Status (1)

Country Link
CN (1) CN110300450B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110806291B (zh) * 2019-11-25 2021-06-08 杭州绿洁环境科技股份有限公司 一种管网噪声记录仪的网络时间同步方法
CN111682919A (zh) * 2020-06-25 2020-09-18 安徽理工大学 一种基于时间敏感网络的井下传感设备时间同步方法
CN112702105B (zh) * 2020-12-09 2022-10-21 成都天奥信息科技有限公司 一种地空通信电台时频校准系统及方法
CN115333662A (zh) * 2022-07-18 2022-11-11 哈尔滨工业大学 一种提高ieee1588网络时间同步精度的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260906A1 (en) * 2006-05-08 2007-11-08 Corredoura Paul L Clock synchronization method and apparatus
DE102010022525A1 (de) * 2010-02-11 2012-05-10 Siemens Aktiengesellschaft Verfahren zur Zeitsynchronisation in einem Kommunikationsnetz
CN103166730A (zh) * 2013-03-13 2013-06-19 西北工业大学 基于ieee1588协议的无线自组织网络时钟同步方法
JP2014238357A (ja) * 2013-06-10 2014-12-18 ソニー株式会社 受信装置、時刻差算出方法、およびプログラム
EP3053288A1 (en) * 2013-10-02 2016-08-10 Khalifa University of Science, Technology and Research Method and devices for time and frequency synchronization
EP3089386A1 (en) * 2015-04-29 2016-11-02 ABB Technology AG Method, system and device for clock synchronization over time-varying and lossy networks
CN104993900B (zh) * 2015-07-06 2018-03-09 江苏省电力公司南京供电公司 一种基于ieee1588时钟模型的同步校正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Comments on IEEE 1588 Clock Synchronization Using Dual Slave Clocks In a Slave;Kyeong Soo Kim等;《IEEE Communications Letters》;20140416;全文 *

Also Published As

Publication number Publication date
CN110300450A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110300450B (zh) 一种利用自适应滤波器校正ieee 1588协议的时钟伺服方法
US8483244B2 (en) Timing recovery over packet networks
US8693608B2 (en) Frequency synchronization using clock recovery loop with adaptive packet filtering
CN108205259B (zh) 基于线性扩张状态观测器的复合控制系统及其设计方法
CN105911869B (zh) 一种基于干扰观测的快速反射镜扰动抑制方法
EP3053287B1 (en) Method and devices for time and frequency synchronization using a phase locked loop
US9167545B2 (en) Receiver, method of calculating time difference, and program
CN111245544A (zh) 一种非合作通信系统中存在符号率偏差的定时同步改进方法
Schmalenstroeer et al. A combined hardware–software approach for acoustic sensor network synchronization
WO2015049480A1 (en) Method and devices for time and frequency synchronization
CN114205045B (zh) 一种tte网络时钟校准方法及系统
Fontanelli et al. A servo-clock model for chains of transparent clocks affected by synchronization period jitter
WO2013163793A1 (en) Automatic time and frequency synchronization over an asynchronous network
CN112468281B (zh) 一种高精度符号同步系统
Wolfrum et al. An optimal control approach to clock synchronization
Shan et al. Research on high-accuracy clock synchronization based on IEEE 1588 protocol
CN114520703B (zh) 用于工业网络设备间时间同步的时钟漂移补偿方法及电路
CN109525349B (zh) 一种基于噪声估计与信任加权的分布式时间同步方法
Macii et al. A master-slave synchronization model for enhanced servo clock design
CN114710252A (zh) 一种用于精密时钟同步的滤波方法及系统
Na et al. Optimal estimation and control of clock synchronization following the precision time protocol
CN113608437A (zh) 具有丢包和多时滞的网络控制系统的最优控制研究方法
EP4189861A1 (en) State estimation for time synchronization
Fan et al. A servo design for slave clock in IEEE 1588 synchronization networks
Liu et al. A Time Synchronization Algorithm with Delay Jitter Tolerance in Single Twisted Pair Ethernet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210319