CN110297732B - 一种fpga状态的检测方法及装置 - Google Patents

Abstract

本申请提供一种FPGA状态的检测方法及装置。一种FPGA状态的检测方法，包括：当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；统计所述存储地址的被占用时长；判断所述存储地址的被占用时长是否超过预设阈值；若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；若所述存储地址未被释放，确定所述FPGA状态异常。

Description

一种FPGA状态的检测方法及装置

技术领域

本申请涉及通信技术领域，尤其涉及一种FPGA状态的检测方法及装置。

背景技术

目前，在网络设备中大都采用CPU和FPGA的异构架构，属于网络设备中一种常用架构，这种架构充分利用了FPGA可编程、高吞吐率和低时延的特点。使用FPGA对报文进行逻辑快速转发，以分担CPU的报文分析和转发的工作量，提高报文转发性能。对于网络设备而言，最致命的问题就是FPGA出现挂死，造成整体网络的中断。对于FPGA而言，其本身是硬件电路，无法判断自身的工作状态是正常状态还是挂死状态。因此急需一种可以检测FPGA状态的解决方案。

目前可以在预设时间段内，对网络设备中交换芯片每个端口进行收发报文统计，同时对与该端口连接的FPGA的端口的丢弃报文进行统计，判断该发送报文统计数值是否不为零，且该接收报文统计数值与该丢弃报文统计数值之和是否小于预设阈值，如果该发送报文统计数值不为零，且该接收报文统计数值与该丢弃报文统计数值之和不小于预设阈值，则确定FPGA处于挂死状态。

由于现有技术中需要在预设时间段内对端口收发、丢弃报文进行统计，这本身需要经过一定的时间跨度，然后判断该发送报文统计数值是否不为零，且该接收报文统计数值与该丢弃报文统计数值之和是否小于预设阈值，根据判断结果来确定FPGA状态，存在较长时延，不利于FPGA故障的快速反馈。

发明内容

有鉴于此，本申请提供一种FPGA状态的检测方法及装置。

具体地，本申请是通过如下技术方案实现的：

一种FPGA状态的检测方法，所述方法包括：

当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；

统计所述存储地址的被占用时长；

判断所述存储地址的被占用时长是否超过预设阈值；

若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；

若所述存储地址未被释放，确定所述FPGA状态异常。

一种FPGA状态的检测装置，所述装置包括：

地址分配模块，用于当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；

时长统计模块，用于统计所述存储地址的被占用时长；

时长判断模块，用于判断所述存储地址的被占用时长是否超过预设阈值；

地址检测模块，用于若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；

状态确定模块，用于若所述存储地址未被释放，确定所述FPGA状态异常。

本申请实施例提供的技术方案，通过为接收到的报文分配存储地址，并统计该存储地址的被占用时长，判断该存储地址的被占用时长是否超过预设阈值，在该存储地址的被占用时长超过预设阈值的情况下，检测该存储地址是否被释放，根据检测结果确定FPGA状态。由于存储地址的被占用时长一般较短，可以快速反馈FPGA状态，缩短FPGA状态的反馈时间。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1是本申请一示例性实施例示出的一种网络设备内部硬件连接示意图；

图2是本申请一示例性实施例示出的另一种网络设备内部硬件连接示意图；

图3是本申请一示例性实施例示出的一种FPGA状态的检测方法的实施流程示意图；

图4是本申请一示例性实施例示出的一种FPGA状态的检测装置的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

如图1所示，为本申请实施例提供的一网络设备内部硬件连接示意图，现有技术中可以在预设时间段内，对网络设备中交换芯片每个端口进行收发报文统计，同时对与该端口连接的FPGA的端口的丢弃报文进行统计，判断该发送报文统计数值是否不为零，且该接收报文统计数值与该丢弃报文统计数值之和是否小于预设阈值，如果该发送报文统计数值不为零，且该接收报文统计数值与该丢弃报文统计数值之和不小于预设阈值，则确定FPGA状态异常。

由于现有技术中在预设时间段内对端口收发、丢弃报文进行统计，这本身需要经过一定的时间跨度，然后判断该发送报文统计数值是否不为零，且该接收报文统计数值与该丢弃报文统计数值之和是否小于预设阈值，根据判断结果来确定FPGA状态，存在较长时延，不利于FPGA故障的快速反馈。

针对上述技术问题，本申请实施例提供一种技术方案，如图2所示的一网络设备内部硬件连接示意图，当通过FPGA任一接收端口接收到报文时，为该报文分配存储地址，统计该存储地址的被占用时长，判断该存储地址的被占用时长是否超过预设阈值，在该存储地址的被占用时长超过预设阈值的情况下，检测该存储地址是否被释放，根据检测结果确定FPGA状态。由于存储地址的被占用时长一般较短，可以快速反馈FPGA状态，缩短FPGA状态的反馈时间。

为了对本申请实施例提供的技术方案进行详细说明，提供下列实施例：

如图3所示，为本申请实施例提供的一种FPGA状态的检测方法的实施流程示意图，该方法具体可以包括以下步骤：

S301，当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；

在本申请实施例中，对于FPGA，其存在多个报文接收端口，和与报文接收端口一一对应的报文发送端口，如图2所示。对于通过FPGA任一接收端口接收到的报文，为该报文分配存储地址，该存储地址是唯一的。例如该存储地址可以是RAM存储地址。

例如，对于通过FPGA接收端口1接收到的报文，为该报文分配唯一的存储地址1，对于通过FPGA接收端口2接收到的报文，为该报文分配唯一的存储地址2……，以此类推。

另外，为了更好地管理存储地址，可以将一定数量的存储地址放入存储地址队列中、存储地址池中或者存储地址集中，对于存储地址的数量，可以根据实际情况而定。初始化存储地址队列、存储地址池或者存储地址集，在网络设备上电复位后，将预设数量的存储地址写入存储地址队列中、存储地址池中或者存储地址集中。

对于通过FPGA任一接收端口接收到的报文，可以从存储地址队列中、存储地址池中或者存储地址集中获取存储地址，其中可以随机、轮询获取存储地址，具体获取存储地址的实现方式还存在很多种，本申请实施例在此不再一一赘述。对于所获取的存储地址，可以将其分配给该报文。

例如，对于通过FPGA接收端口1接收到的报文，从存储队列中随机获取一个存储地址1，将其分配给该报文，对于通过FPGA接收端口2接收到的报文，从存储队列中随机获取一个存储地址2，将其分配给该报文。

为了确保可以为每个报文分配唯一的报文，在为报文分配存储地址之前，可以判断该存储地址是否已被其他报文占用；若该存储地址已被其他报文占用，则从上述存储地址队列中、存储地址池中或者存储地址集中重新获取存储地址，重新为该报文分配存储地址；若该存储地址未被其他报文占用，将该存储地址分配给该报文。

S302，统计所述存储地址的被占用时长；

对于为该报文分配的存储地址，可以将该存储地址添加至该报文中，可以对添加该存储地址的该报文进行解析，以得到该报文在携带的报文信息，例如该报文信息可以是报文五元组信息，并将该报文信息存储到与该存储地址对应的存储空间中，例如RAM存储空间。

可以进一步对该报文信息进行处理，从该存储空间中读取该报文信息进行处理，例如查表等操作，在对该报文信息处理完之后，可以将该存储地址释放至上述存储地址队列中、存储地址池中或者存储地址集中。后续可以将该报文通过对应发送端口发送出去。

对于上述该存储地址被占用的过程，本申请实施例可以统计该存储地址的被占用时长，例如该存储地址的被占用时长为10S。其中从该存储地址被分配至该报文时开始计时。

S303，判断所述存储地址的被占用时长是否超过预设阈值；

对于步骤S302中所统计的该存储地址的被占用时长，可以判断其是否超过预设阈值，其中预设阈值可以根据FPGA业务处理的时钟频率以及每个处理步骤的处理时延等得到。

例如，上述步骤S302中所统计的该存储地址的被占用时长为10S，可以判断其是否超过预设阈值。

S304，若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；

若该存储地址的被占用时长超过预设阈值，进一步检测该存储地址是否被释放，具体是检测该存储地址是否被释放至上述存储地址队列中、存储地址池中或者存储地址集中。

例如，若该存储地址的被占用时长超过预设阈值，表示该存储地址理论上被占用的时长达到上限，可以进一步检测该存储地址是否被释放至上述存储地址队列中、存储地址池中或者存储地址集中。

若该存储地址的被占用时长未超过预设阈值，表示该存储地址理论上被占用的时长未达到上限，则可以继续统计该存储地址的被占用时长。

S305，若所述存储地址未被释放，确定所述FPGA状态异常。

对于该存储地址，若检测到其未被释放至上述存储地址队列中、存储地址池中或者存储地址集中，则表示在预设时间段内，该存储地址未被释放至上述存储地址队列中、存储地址池中或者存储地址集中，则可以确定该FPGA状态异常，意味着该FPGA处于挂死状态。

对于该存储地址，若检测到其被释放至上述存储地址队列中、存储地址池中或者存储地址集中，则表示在预设时间段内，该存储地址被释放至上述存储地址队列中、存储地址池中或者存储地址集中，则可以确定该FPGA状态正常，可以清除对该存储地址统计的被占用时长。

另外，在确定所述FPGA状态异常之后，向CPU发送所述FPGA状态异常的消息，以使CPU对所述FPGA执行复位操作，进而可以使FPGA状态恢复正常。

通过上述对本申请实施例提供的技术方案的描述，通过为接收到的报文分配存储地址，并统计该存储地址的被占用时长，判断该存储地址的被占用时长是否超过预设阈值，在该存储地址的被占用时长超过预设阈值的情况下，检测该存储地址是否被释放，根据检测结果确定FPGA状态。由于存储地址的被占用时长一般较短，可以快速反馈FPGA状态，缩短FPGA状态的反馈时间。

与上述FPGA状态的检测方法的实施例相对应，本申请实施例还提供了一FPGA状态的检测装置，参见图4所示，该装置可以包括：地址分配模块410、时长统计模块420、时长判断模块430、地址检测模块440、状态确定模块450。

地址分配模块410，用于当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；

时长统计模块420，用于统计所述存储地址的被占用时长；

时长判断模块430，用于判断所述存储地址的被占用时长是否超过预设阈值；

地址检测模块440，用于若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；

状态确定模块450，用于若所述存储地址未被释放，确定所述FPGA状态异常。

在本申请实施例的一种具体实施方式中，所述地址分配模块410包括：

地址获取子模块411，用于当通过FPGA任一接收端口接收到报文时，从预设的存储地址队列中、存储地址池中或者存储地址集中获取存储地址；

地址分配子模块412，用于为所述报文分配所述存储地址；

所述地址检测模块440具体用于：

若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放至预设的存储地址队列中、存储地址池中或者存储地址集中；

所述状态确定模块450具体用于：

若所述存储地址未被释放至预设的存储地址队列中、存储地址池中或者存储地址集中，确定所述FPGA状态异常。

在本申请实施例的一种具体实施方式中，所述地址分配子模块412具体用于：

判断所述存储地址是否被其它报文占用；

若所述存储地址未被其它报文占用，为所述报文分配所述存储地址。

在本申请实施例的一种具体实施方式中，所述装置还包括：

地址添加模块460，用于将所述存储地址添加至所述报文中；

信息存储模块470，用于对添加所述存储地址的所述报文进行解析，得到所述报文中携带的报文信息，并将所述报文信息存储到与所述存储地址对应的存储空间中；

地址释放模块480，用于从所述存储空间读取所述报文信息进行处理，并在对所述报文信息处理完之后释放所述存储地址至预设的存储地址队列中、存储地址池中或者存储地址集中。

上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。

通过上述对本申请实施例提供的技术方案的描述，通过为接收到的报文分配存储地址，并统计该存储地址的被占用时长，判断该存储地址的被占用时长是否超过预设阈值，在该存储地址的被占用时长超过预设阈值的情况下，检测该存储地址是否被释放，根据检测结果确定FPGA状态。由于存储地址的被占用时长一般较短，可以快速反馈FPGA状态，缩短FPGA状态的反馈时间。

对于系统实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

本发明可以在由计算机执行的计算值可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

以上所述仅是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种FPGA状态的检测方法，其特征在于，所述FPGA用于配合CPU进行报文处理，所述方法包括：

当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；

统计所述存储地址的被占用时长；

判断所述存储地址的被占用时长是否超过预设阈值；

若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；

若所述存储地址未被释放，确定所述FPGA状态异常；

将所述存储地址添加至所述报文中；

对添加所述存储地址的所述报文进行解析，得到所述报文中携带的报文信息，并将所述报文信息存储到与所述存储地址对应的存储空间中；

从所述存储空间读取所述报文信息进行处理，并在对所述报文信息处理完之后释放所述存储地址至预设的存储地址队列中、存储地址池中或者存储地址集中。

2.根据权利要求1所述的方法，其特征在于，所述当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址，包括：

当通过FPGA任一接收端口接收到报文时，从预设的存储地址队列中、存储地址池中或者存储地址集中获取存储地址；

为所述报文分配所述存储地址；

所述若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放，包括：

若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放至预设的存储地址队列中、存储地址池中或者存储地址集中；

所述若所述存储地址未被释放，确定所述FPGA状态异常，包括：

若所述存储地址未被释放至预设的存储地址队列中、存储地址池中或者存储地址集中，确定所述FPGA状态异常。

3.根据权利要求2所述的方法，其特征在于，所述为所述报文分配所述存储地址，包括：

判断所述存储地址是否被其它报文占用；

若所述存储地址未被其它报文占用，为所述报文分配所述存储地址。

4.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：

在确定所述FPGA状态异常之后，向CPU发送所述FPGA状态异常的消息，以使CPU对所述FPGA执行复位操作。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括：

若所述存储地址被释放，确定所述FPGA状态正常。

6.一种FPGA状态的检测装置，其特征在于，所述FPGA用于配合CPU进行报文处理，所述装置包括：

地址分配模块，用于当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；

时长统计模块，用于统计所述存储地址的被占用时长；

时长判断模块，用于判断所述存储地址的被占用时长是否超过预设阈值；

地址检测模块，用于若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；

状态确定模块，用于若所述存储地址未被释放，确定所述FPGA状态异常；

地址添加模块，用于将所述存储地址添加至所述报文中；

信息存储模块，用于对添加所述存储地址的所述报文进行解析，得到所述报文中携带的报文信息，并将所述报文信息存储到与所述存储地址对应的存储空间中；

地址释放模块，用于从所述存储空间读取所述报文信息进行处理，并在对所述报文信息处理完之后释放所述存储地址至预设的存储地址队列中、存储地址池中或者存储地址集中。

7.根据权利要求6所述的装置，其特征在于，所述地址分配模块包括：

地址获取子模块，用于当通过FPGA任一接收端口接收到报文时，从预设的存储地址队列中、存储地址池中或者存储地址集中获取存储地址；

地址分配子模块，用于为所述报文分配所述存储地址；

所述地址检测模块具体用于：

若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放至预设的存储地址队列中、存储地址池中或者存储地址集中；

所述状态确定模块具体用于：

若所述存储地址未被释放至预设的存储地址队列中、存储地址池中或者存储地址集中，确定所述FPGA状态异常。

8.根据权利要求7所述的装置，其特征在于，所述地址分配子模块具体用于：

判断所述存储地址是否被其它报文占用；

若所述存储地址未被其它报文占用，为所述报文分配所述存储地址。