CN110276106A - 一种基于数模混合仿真平台的射频soc芯片的检测电路 - Google Patents
一种基于数模混合仿真平台的射频soc芯片的检测电路 Download PDFInfo
- Publication number
- CN110276106A CN110276106A CN201910441680.3A CN201910441680A CN110276106A CN 110276106 A CN110276106 A CN 110276106A CN 201910441680 A CN201910441680 A CN 201910441680A CN 110276106 A CN110276106 A CN 110276106A
- Authority
- CN
- China
- Prior art keywords
- circuit
- capacitor
- soc chip
- pin
- rfid label
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 22
- 238000004458 analytical method Methods 0.000 title claims abstract description 20
- 230000008878 coupling Effects 0.000 claims abstract description 21
- 238000010168 coupling process Methods 0.000 claims abstract description 21
- 238000005859 coupling reaction Methods 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 21
- 230000010355 oscillation Effects 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 70
- 230000003068 static effect Effects 0.000 claims description 8
- 239000010453 quartz Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 101100074846 Caenorhabditis elegans lin-2 gene Proteins 0.000 claims description 6
- 101100497386 Mus musculus Cask gene Proteins 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- MEGPURSNXMUDAE-RLMOJYMMSA-N scopoline Chemical compound C([C@H](O1)C2)[C@@H]3N(C)[C@H]2[C@H]1[C@H]3O MEGPURSNXMUDAE-RLMOJYMMSA-N 0.000 claims description 6
- 101000768061 Escherichia phage P1 Antirepressor protein 1 Proteins 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 101500000138 Escherichia phage P1 Antirepressor protein 2 Proteins 0.000 claims description 2
- 238000010200 validation analysis Methods 0.000 abstract description 5
- 238000012827 research and development Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008447 perception Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 101150041689 SLC25A5 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Near-Field Transmission Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于数模混合仿真平台的射频SOC芯片的检测电路,包括:晶振模型,用于为所述检测电路提供振荡频率;待测SOC芯片模拟前端电路,用于与SOC芯片挂载MCU和数字电路连接;待测SOC芯片挂载MCU和数字电路,用于生成读取信号,并对RFID标签数字电路的调制信号进行解码;射频天线模型,包括SOC芯片天线、RFID标签天线和耦合因子,所述耦合因子为数模混合仿真平台的耦合因子模型mind,用于调整SOC芯片天线与RFID标签天线的耦合系数;RFID标签模拟前端电路,用于与RFID标签数字电路连接;RFID标签数字电路模型,用于生成所述调制信号。本发明缩短了研发时间,简化了验证难度。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种基于数模混合仿真平台的射频SOC芯片的检测电路。
背景技术
近年来智能卡应用系统大规模铺开,其中金融IC卡的大力推广和网络身份管理制度的普及将会给物联网智能终端SOC芯片专用处理芯片带来巨大的市场需求。
以物联网智能终端(以下简称读写器)SOC芯片(System on Chip,系统级芯片)为代表的物联网技术,当今迫切需要应用于人的身份识别,或者作为交通、物流应用中的个体识别,或者作为电子钱包替代现金使用,其中的智能标签,更有望担当替代条形码作为商品标识的技术角色,物联网智能终端SOC芯片技术不仅关系着如何保持并提升传统制造业的产业优势,而且将极大的推动现代物流业、现代贸易、现代商业的技术创新与产业升级,现代会展业、现代体育产业、现代文化旅游产业、现代信息消费产业等新型的现代服务业也是其服务对象。其自动识别与自动支付功能,将是推动传统服务业向现代服务业进军的标志性技术与关键手段。
然而,若要实现RFID(Radio Frequency Identification,射频识别) 的读写器SOC芯片和标签的广泛制造和应用,需要提供相应的高频射频SOC 芯片的快速验证方式,现有的验证方式存在研发时间长,验证难度大,产业化缓慢的缺陷。
发明内容
为克服现有的RFID的读写器SOC芯片研发时间长,验证难度大,产业化缓慢的缺陷的问题,本发明实施例提供了一种基于数模混合仿真平台的射频SOC芯片的检测电路,包括:
晶振模型,用于为所述检测电路提供振荡频率,包括XIN引脚和XOUT 引脚;
待测SOC芯片模拟前端电路,用于与SOC芯片挂载MCU和数字电路连接,包括OSCIN引脚和OSCOUT引脚,所述OSCIN引脚与XIN引脚连接,所述XOUT 引脚与OSCOUT引脚连接;
待测SOC芯片挂载MCU和数字电路,用于生成读取信号,并对RFID标签数字电路的调制信号进行解码;
射频天线模型,包括SOC芯片天线、RFID标签天线和耦合因子,所述 SOC芯片天线包括TX1、TX2、RX和VMID引脚,用于与所述待测SOC芯片模拟前端电路连接,所述RFID标签天线包括ANTENNA1和ANTENNA2引脚,用于与RFID标签模拟前端电路连接,所述耦合因子为数模混合仿真平台的耦合因子模型mind,用于调整SOC芯片天线与RFID标签天线的耦合系数;
RFID标签模拟前端电路,用于与RFID标签数字电路连接;
RFID标签数字电路模型,用于生成所述调制信号。
进一步,上述所述晶振模型包括片外电路和片内电路,所述片内电路包括反相器,所述反相器包括所述XIN引脚和XOUT引脚,所述片外电路包括电容C1和电容C2,所述电容C1第一端与XIN引脚连接,所述电容C2第一端与XOUT引脚连接,所述电容C1和C2的第二端均接地,所述电容C1第一端和C2第二端之间还连接有石英晶振等效电路。
进一步,上述所述石英晶振等效电路包括并联连接的静态电容C3和串联振荡回路,所述串联振荡回路包括串联连接的等效电阻R0、等效电感L0 和等效电容C0。
进一步,上述所述SOC芯片天线的TX1和TX2为信号发射引脚、所述RX 为信号接收引脚、所述VMID为基准电平;
所述TX1通过依次串联电阻R4、电感Lin1、电容C4、电阻R6、电感L1 接地、所述TX2通过依次串联电阻R5、电感Lin2、电容C5、电阻R7、电感 L2接地;所述电感Lin1和电容C4之间还连接有电容C6,电感Lin2和电容 C5之间还连接有电容C7、电容C4和电阻R6之间还连接有电容C8、电容C5 和电阻R7之间还连接有电容C9,所述电容C6、电容C7、电容C8、电容C9 的另一端接地;
所述RX依次与电阻RRX1和电感CRX1串联连接,所述CRX1的另一端连接于电阻R6和电感L1之间;
所述VMID与电阻RRX2串联连接,电阻RRX2的另一端连接于RX和电阻 RRX1之间,所述VMID和电阻RRX1之间还连接有电感CVMID,所述电感CVMID 另一端接地。
进一步,上述所述RFID标签天线包括串联连接的电容C10和电感Lcard,所述电容C10第一端引出ANTENNA1引脚,所述电容C10另一端引出ANTENNA2 引脚,所述ANTENNA1引脚用于连接RFID标签模拟前端电路的ant1接口,所述ANTENNA2引脚用于连接RFID标签模拟前端电路的ant2接口。
进一步,上述所述耦合因子包括耦合因子mind1和耦合因子mind2,其中,mind1用于调整电感L1和电感LCARD耦合系数,mind2用于调整电感L2 和电感Lcard的耦合系数。
进一步,上述所述RFID标签模拟前端电路包括整流电路和负载调制电路。
进一步,上述所述整流电路包括限制器、静电释放电路和多级场效应管电路,所述负载调制线路包括静电释放电路和多级场效应管电路。
进一步,上述所述SOC芯片天线和RFID标签天线的工作频率为13.56MHZ。
本发明实施例通过搭建数模混合仿真平台的射频SOC芯片的检测电路,使得高频射频SOC芯片的可以在仿真平台上实现验证,缩短了研发时间,简化了验证难度,利于实现SOC芯片的快速产业化。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是RFID技术中模拟前端电路的结构图;
图2是RFID标签芯片的结构图;
图3是读写器射频SOC芯片总体架构;
图4是本发明实施例的基于数模混合仿真平台的射频SOC芯片的检测电路的结构框图;
图5是本发明实施例的射频天线模型的电路图;
图6是本发明实施例的RFID标签模拟前端电路中的整流电路的电路图;
图7是本发明实施例的RFID标签模拟前端电路中的负载调制电路的电路图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
当本发明实施例提及“第一”、“第二”(若存在)等序数词时,除非根据上下文其确实表达顺序之意,应当理解为仅仅是起区分之用。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”(若存在)应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在RFID技术中,读写器SOC和RFID标签通常建立通讯采用半双工的方式,即两者只能有一个发送,另一个接收。读写器SOC负责发送载波信号启动RFID标签芯片和发射指令,RFID标签只响应读写器SOC所发出的指令,不主动发送指令询问读写器SOC。根据国际标准ISO/IEC14443规定,读写器SOC发射载波频率为13.56MHz的调制深度为10%和100%的ASK信号,标签芯片接收并解调该信号后送入数字状态机进行处理,返回 MANCHESTER信号。返回的MANCHESTER信号经负载调制后从标签天线发射;读写器天线接收该信号并进行解调后送入数字部分,完成信号的接收。RFID 技术中模拟前端电路的结构图请参照图1所示。
读写器SOC的模拟前端(Analog Front-End)必须具有以下几个方面的功能:(1)产生高频的发射功率,以启动RFID标签芯片并为它提供能量; (2)对发射信号调制后通过天线将其发送出去;(3)正确接收并解调来自 RFID标签的高频信号。
AMS-Design是ADE仿真环境中的数模混合仿真工具,本发明实施例优选采用AMS-Design搭建上述射频SOC芯片的检测电路。
请参照图2所示,RFID标签主要包括模拟电路、数字电路以及存储器,本发明实施例的模拟电路主要是为安全算法提供功耗载体,提供稳定可靠的电源以及电流,并为芯片可靠性提供保护电路,包括天线接口、整流和滤波电路、三级限幅电路、LDO稳压电路、真随机源、下电复位电路、时钟产生电路、解调和负载调制电路;数字电路集成对应的算法以及硬件实现,包括协议处理相关电路,主要有编码、解码、CRC校验、防冲突以及数据转发等电路,包括8051MCU处理器相关电路,主要有算术逻辑运算单元,中断、定时器和计数器以及存储管理等电路,还包括RNG随机数处理电路、DES/3DES 以及RSA安全算法电路等;存储器主要有存放程序的ROM、中间数据的RAM 和密钥、文件等用户信息的EEPROM。
请参照图3所示,读写器SOC芯片总体架构主要包括两部分:数字基带电路和模拟前端电路。其中,数字基带电路主要包括:微控制器模拟单元,包括与系统总线连接的存储介质管理模块、静态随机数存储器、程序存储器和Cortex-M0内核模块;
RFID单元,包括与系统总线连接的RFID阅读器,以及与所述RFID阅读器连接的模拟前端控制模块、RFID发送模块、RFID接收模块、CRC校验模块;
模拟前端模块,与所述模拟前端控制模块、RFID发送模块、RFID接收模块连接,用于外接数字电路;
辅助计算模块,所述辅助计算模块与随机生成模块和M1加密算法模块连接。
射频模拟前端电路主要包括数据调制、解调模块、LDO、IQ时钟产生器、射频发射、四相时钟采样、VGA等相应电路功能模块。
从而完成协议所要求的功能,实现对用户数据、程序的存放,可以根据具体要求对外界卡片进行数据交互操作。
基于上述结构,本发明实施例将芯片分别将读写器SOC和RFID标签的模拟电路形成schematic模块,数字电路用Verilog-Editor搭建成模块。形成AMS混合仿真平台的总框架,请参照图4所示,本发明实施例公开了一种基于数模混合仿真平台的射频SOC芯片的检测电路,包括:
晶振模型,用于为所述检测电路提供振荡频率,包括XIN引脚和XOUT 引脚;
待测SOC芯片模拟前端电路,用于与SOC芯片挂载MCU和数字电路连接,包括OSCIN引脚和OSCOUT引脚,所述OSCIN引脚与XIN引脚连接,所述XOUT 引脚与OSCOUT引脚连接;
待测SOC芯片挂载MCU和数字电路,用于生成读取信号,并对RFID标签数字电路的调制信号进行解码;
射频天线模型,包括SOC芯片天线、RFID标签天线和耦合因子,所述 SOC芯片天线包括TX1、TX2、RX和VMID引脚,用于与所述待测SOC芯片模拟前端电路连接,所述RFID标签天线包括ANTENNA1和ANTENNA2引脚,用于与RFID标签模拟前端电路连接,所述耦合因子为数模混合仿真平台的耦合因子模型mind,用于调整SOC芯片天线与RFID标签天线的耦合系数;
RFID标签模拟前端电路,用于与RFID标签数字电路连接;
RFID标签数字电路模型,用于生成所述调制信号。
请参照图5所示,上述晶振模型包括片外电路和片内电路,所述片内电路包括反相器,所述反相器包括所述XIN引脚和XOUT引脚,所述片外电路包括电容C1和电容C2,所述电容C1第一端与XIN引脚连接,所述电容C2 第一端与XOUT引脚连接,所述电容C1和C2的第二端均接地,所述电容C1 第一端和C2第二端之间还连接有石英晶振等效电路。
反相器提供了必要的增益并产生180°相移,电容C1和电容C2设置电路的反馈因子,结合晶振的感抗产生振荡所需的另外180°相移,再加上反相器提供的180°相移,电路环路增益满足“巴克豪森准则”:
那么电路就会在ω0处起振。这两个条件是必须的但还不充分,在存在温度和工艺变化的情况下为了确保振荡,典型地,环路增益可以选定为两倍或三倍于额定值。
本实施例中,可以通过增大反相器的PMOS和NMOS管的W/L的值来实现缩短晶振起振时间。
上述石英晶振等效电路包括并联连接的静态电容C3和串联振荡回路,所述串联振荡回路包括串联连接的等效电阻R0、等效电感L0和等效电容C0。
石英晶振由等效电阻R0、等效电感L0和等效电容C0组成的串联振荡回路与静态电容C3并联组成。在等效电路中,L0、C0组成串联谐振电路,谐振频率为:
而L0、C0又与C3组成并联谐振回路,谐振频率为:
当工作频率f<f0时,晶体呈容性;当工作频率f0<f<f∞时,晶体呈感性;而当工作频率f>f∞时,晶体呈容性。晶体在晶体振荡器主振级的振荡电路中呈现感性,即工作频率满足f0<f<f∞。
上述SOC芯片天线的TX1和TX2为信号发射引脚、所述RX为信号接收引脚、所述VMID为基准电平;
所述TX1通过依次串联电阻R4、电感Lin1、电容C4、电阻R6、电感L1 接地、所述TX2通过依次串联电阻R5、电感Lin2、电容C5、电阻R7、电感 L2接地;所述电感Lin1和电容C4之间还连接有电容C6,电感Lin2和电容 C5之间还连接有电容C7、电容C4和电阻R6之间还连接有电容C8、电容C5 和电阻R7之间还连接有电容C9,所述电容C6、电容C7、电容C8、电容C9 的另一端接地;
所述RX依次与电阻RRX1和电感CRX1串联连接,所述CRX1的另一端连接于电阻R6和电感L1之间;
所述VMID与电阻RRX2串联连接,电阻RRX2的另一端连接于RX和电阻 RRX1之间,所述VMID和电阻RRX1之间还连接有电感CVMID,所述电感CVMID 另一端接地。
在本实施例中,电阻RRX1和电感CRX1组成接收端分压电路,用于将电感L1两端接收到的信号进行分压降幅到合适的电压域范围内,TX1、TX2可以单端驱动或者双端同时驱动都可以满足天线匹配条件,匹配到13.56MHZ。
上述RFID标签天线包括串联连接的电容C10和电感Lcard,所述电容 C10第一端引出ANTENNA1引脚,所述电容C10另一端引出ANTENNA2引脚,所述ANTENNA1引脚用于连接RFID标签模拟前端电路的ant1接口,所述 ANTENNA2引脚用于连接RFID标签模拟前端电路的ant2接口。
上述耦合因子包括耦合因子mind1和耦合因子mind2,其中,mind1用于调整电感L1和电感LCARD耦合系数,mind2用于调整电感L2和电感Lcard 的耦合系数。
由于AMS数模仿真平台主要是用于射频SOC芯片的功能性能仿真,所以对本仿真平台的RFID标签模拟前端电路进行了简化,主要是搭建了整流电路和负载调制电路,使得RFID标签模拟前端电路可以接收和发射信号。
请参照图6所示,上述整流电路包括限制器、静电释放电路和多级场效应管电路,请参照图7所示,所述负载调制线路包括静电释放电路和多级场效应管电路。RFID标签数字电路模型用于输出负载调制电路中的dout信号。
本发明实施例通过搭建数模混合仿真平台的射频SOC芯片的检测电路,使得高频射频SOC芯片的可以在仿真平台上实现验证,缩短了研发时间,简化了验证难度,利于实现SOC芯片的快速产业化。
以上仅为本发明的较佳实施例而已,并不用以限制本发明。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,包括:
晶振模型,用于为所述检测电路提供振荡频率,包括XIN引脚和XOUT引脚;
待测SOC芯片模拟前端电路,用于与SOC芯片挂载MCU和数字电路连接,包括OSCIN引脚和OSCOUT引脚,所述OSCIN引脚与XIN引脚连接,所述XOUT引脚与OSCOUT引脚连接;
待测SOC芯片挂载MCU和数字电路,用于生成读取信号,并对RFID标签数字电路的调制信号进行解码;
射频天线模型,包括SOC芯片天线、RFID标签天线和耦合因子,所述SOC芯片天线包括TX1、TX2、RX和VMID引脚,用于与所述待测SOC芯片模拟前端电路连接,所述RFID标签天线包括ANTENNA1和ANTENNA2引脚,用于与RFID标签模拟前端电路连接,所述耦合因子为数模混合仿真平台的耦合因子模型mind,用于调整SOC芯片天线与RFID标签天线的耦合系数;
RFID标签模拟前端电路,用于与RFID标签数字电路连接;
RFID标签数字电路模型,用于生成所述调制信号。
2.如权利要求1所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述晶振模型包括片外电路和片内电路,所述片内电路包括反相器,所述反相器包括所述XIN引脚和XOUT引脚,所述片外电路包括电容C1和电容C2,所述电容C1第一端与XIN引脚连接,所述电容C2第一端与XOUT引脚连接,所述电容C1和C2的第二端均接地,所述电容C1第一端和C2第二端之间还连接有石英晶振等效电路。
3.如权利要求2所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述石英晶振等效电路包括并联连接的静态电容C3和串联振荡回路,所述串联振荡回路包括串联连接的等效电阻R0、等效电感L0和等效电容C0。
4.如权利要求3所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述SOC芯片天线的TX1和TX2为信号发射引脚、所述RX为信号接收引脚、所述VMID为基准电平;
所述TX1通过依次串联电阻R4、电感Lin1、电容C4、电阻R6、电感L1接地、所述TX2通过依次串联电阻R5、电感Lin2、电容C5、电阻R7、电感L2接地;所述电感Lin1和电容C4之间还连接有电容C6,电感Lin2和电容C5之间还连接有电容C7、电容C4和电阻R6之间还连接有电容C8、电容C5和电阻R7之间还连接有电容C9,所述电容C6、电容C7、电容C8、电容C9的另一端接地;
所述RX依次与电阻RRX1和电感CRX1串联连接,所述CRX1的另一端连接于电阻R6和电感L1之间;
所述VMID与电阻RRX2串联连接,电阻RRX2的另一端连接于RX和电阻RRX1之间,所述VMID和电阻RRX1之间还连接有电感CVMID,所述电感CVMID另一端接地。
5.如权利要求4所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述RFID标签天线包括串联连接的电容C10和电感Lcard,所述电容C10第一端引出ANTENNA1引脚,所述电容C10另一端引出ANTENNA2引脚,所述ANTENNA1引脚用于连接RFID标签模拟前端电路的ant1接口,所述ANTENNA2引脚用于连接RFID标签模拟前端电路的ant2接口。
6.如权利要求5所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述耦合因子包括耦合因子mind1和耦合因子mind2,其中,mind1用于调整电感L1和电感LCARD耦合系数,mind2用于调整电感L2和电感Lcard的耦合系数。
7.如权利要求6所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述RFID标签模拟前端电路包括整流电路和负载调制电路。
8.如权利要求7所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述整流电路包括限制器、静电释放电路和多级场效应管电路,所述负载调制线路包括静电释放电路和多级场效应管电路。
9.如权利要求8所述的基于数模混合仿真平台的射频SOC芯片的检测电路,其特征在于,所述SOC芯片天线和RFID标签天线的工作频率为13.56MHZ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910441680.3A CN110276106B (zh) | 2019-05-24 | 2019-05-24 | 一种基于数模混合仿真平台的射频soc芯片的检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910441680.3A CN110276106B (zh) | 2019-05-24 | 2019-05-24 | 一种基于数模混合仿真平台的射频soc芯片的检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110276106A true CN110276106A (zh) | 2019-09-24 |
CN110276106B CN110276106B (zh) | 2024-02-13 |
Family
ID=67960132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910441680.3A Active CN110276106B (zh) | 2019-05-24 | 2019-05-24 | 一种基于数模混合仿真平台的射频soc芯片的检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110276106B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101363899A (zh) * | 2008-06-26 | 2009-02-11 | 复旦大学 | 电子标签测试系统及其测试方法 |
CN102184442A (zh) * | 2011-04-26 | 2011-09-14 | 胡建国 | 射频识别系统电路仿真模型 |
CN105158681A (zh) * | 2015-08-07 | 2015-12-16 | 广州中大微电子有限公司 | 一种射频识别读写器芯片的验证方法及系统 |
CN207965940U (zh) * | 2018-01-04 | 2018-10-12 | 谢亮 | 基于引脚互连状态检测电路的射频识别标签 |
CN109684893A (zh) * | 2019-01-29 | 2019-04-26 | 杰创智能科技股份有限公司 | 一种应用于射频识别技术的芯片 |
CN209746550U (zh) * | 2019-05-24 | 2019-12-06 | 杰创智能科技股份有限公司 | 一种基于数模混合仿真平台的射频soc芯片的检测电路 |
-
2019
- 2019-05-24 CN CN201910441680.3A patent/CN110276106B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101363899A (zh) * | 2008-06-26 | 2009-02-11 | 复旦大学 | 电子标签测试系统及其测试方法 |
CN102184442A (zh) * | 2011-04-26 | 2011-09-14 | 胡建国 | 射频识别系统电路仿真模型 |
CN105158681A (zh) * | 2015-08-07 | 2015-12-16 | 广州中大微电子有限公司 | 一种射频识别读写器芯片的验证方法及系统 |
CN207965940U (zh) * | 2018-01-04 | 2018-10-12 | 谢亮 | 基于引脚互连状态检测电路的射频识别标签 |
CN109684893A (zh) * | 2019-01-29 | 2019-04-26 | 杰创智能科技股份有限公司 | 一种应用于射频识别技术的芯片 |
CN209746550U (zh) * | 2019-05-24 | 2019-12-06 | 杰创智能科技股份有限公司 | 一种基于数模混合仿真平台的射频soc芯片的检测电路 |
Non-Patent Citations (1)
Title |
---|
贾永明: "13.56MHz无源RFID电子标签模拟前端电路设计及验证", 《中国优秀硕士学位论文全文数据库 信息科技辑》, pages 273 - 277 * |
Also Published As
Publication number | Publication date |
---|---|
CN110276106B (zh) | 2024-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8704641B2 (en) | Method and communication system for controlling communication distance of RF SIM card with the aid of tag identification | |
CN103210597B (zh) | 应答器、rfid系统以及操作方法 | |
CN101976746B (zh) | Rfid电池追踪回收系统及电池追踪回收方法 | |
CN103929526A (zh) | 用于射频识别的手机、方法以及系统 | |
CN205176868U (zh) | 用于管理能够与读取器非接触式通信的对象的操作的装置以及对象 | |
CN104052587B (zh) | 在配备rfid设备中的时钟同步 | |
US20130243436A1 (en) | Contactless chip card, contactless chip card reading device and contactless communication system including a plurality of communication interfaces | |
CN104063739B (zh) | 一种基于远程控制的射频卡 | |
CN103218594A (zh) | 一种射频识别终端 | |
CN103971145A (zh) | 手持式物联网终端 | |
CN102682250B (zh) | 一种电池辅助式rfid标签芯片信号反射方法 | |
KR100474473B1 (ko) | 능동형 비접촉 식별장치 | |
CN102222210A (zh) | 基于低频触发的rfid通讯装置及通讯方法 | |
CN105989379A (zh) | 一种校园验证系统的无线射频识别读写器 | |
CN110276106A (zh) | 一种基于数模混合仿真平台的射频soc芯片的检测电路 | |
CN209746550U (zh) | 一种基于数模混合仿真平台的射频soc芯片的检测电路 | |
CN104579870A (zh) | 一种基于rfid芯片的快速组网方法及专用装置 | |
CN101615307A (zh) | 基于pic单片机的rfid门禁管理系统 | |
CN103489016A (zh) | Rfid防冲突读写装置及其控制方法 | |
US10083386B2 (en) | Smart objects | |
CN202650024U (zh) | 一种51单片机的射频识别装置 | |
CN101957926B (zh) | 一种由支持纳瓦技术mcu控制和组成的射频卡读写电路 | |
CN108197516A (zh) | 近距离无线通信读卡设备及系统 | |
CN204706047U (zh) | 一种用于高安全计算机的rfid读卡器 | |
CN104251933A (zh) | 新型智能电能表 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |