CN110275841A - 访问请求处理方法、装置、计算机设备和存储介质 - Google Patents
访问请求处理方法、装置、计算机设备和存储介质 Download PDFInfo
- Publication number
- CN110275841A CN110275841A CN201910537769.XA CN201910537769A CN110275841A CN 110275841 A CN110275841 A CN 110275841A CN 201910537769 A CN201910537769 A CN 201910537769A CN 110275841 A CN110275841 A CN 110275841A
- Authority
- CN
- China
- Prior art keywords
- request
- access request
- access
- data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims description 49
- 238000004590 computer program Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005291 magnetic effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明实施例公开了一种访问请求处理方法、装置、计算机设备和存储介质。所述方法包括：获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址；如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中；如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则更新与所述目标缓存单元中缓存的数据；重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。本发明实施例可以减少内存的访问次数，提高内存访问效率。
Description
技术领域
本发明实施例涉及数据处理技术，尤其涉及一种访问请求处理方法、装置、计算机设备和存储介质。
背景技术
随着大数据和云计算的高速发展，文本处理和图像处理等技术对加速运算的需求越来越多。通常可以采用加速卡集成电路实现加速运算。
因为内存映射简单和高效调度考虑，加速卡集成电路往往不存在高速缓存(cache)，而是通过加速卡集成电路上的处理器直接访问片上共享存储(shared memory)实现读写操作。
此类加速卡集成电路中的处理器，如中央处理器、数字信号处理器或微控制单元等，需要频繁的对共享存储设备进行读写操作，以存取指令或者数据。读写操作通常会按照字节，双字节，4字节，整个数据线(data line)进行读写。当存在多个读写操作时，通常的做法是：将存储设备分成多个宏块(bank)，使得多个读写操作能够并发，同时读取和存储数据；由于读请求的延迟需要小于写请求，需要设置仲裁器使得读请求的优先级高于写请求。
上述方法存在以下问题：每个请求只是被延迟了参与访存竞争的时间，最终每个请求都会产生一个对宏块的访问。
发明内容
本发明实施例提供一种访问请求处理方法、装置、计算机设备和存储介质，可以减少内存的访问次数，提高内存访问效率。
第一方面，本发明实施例提供了一种访问请求处理方法，包括：
获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址；
如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配；
如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据；
重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
第二方面，本发明实施例还提供了一种访问请求处理装置，包括：
访问请求处理模块，用于获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址；
写缓存单元模块，用于如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配；
更新缓存单元模块，用于如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据；
缓存弹出模块，用于重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
第三方面，本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如本发明实施例中任一所述的访问请求处理方法。
第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明实施例中任一所述的访问请求处理方法。
本发明实施例通过在处理访问请求时，将写访问请求匹配的内存访问地址，命中缓存单元时将写访问请求写入该缓存单元中，将访问同一内存访问地址范围的写访问请求进行合并，并存入相同的缓存单元中，实现写访问请求的合并，同时将未命中任一缓存单元的写访问请求同样写入其他缓存单元中，并在满足数据一次性写入条件时，将缓存空间的全部缓存单元写入内存空间中，解决了现有技术中每个写访问请求均需要产生对内存空间的访问操作的问题，减少写访问请求对内存空间的访问次数，从而提高内存访问效率。
附图说明
图1是本发明实施例一中的一种访问请求处理方法的流程图；
图2a是本发明实施例二中的一种访问请求处理方法的流程图；
图2b是本发明实施例二所适用的应用场景的示意图；
图3是本发明实施例三中的一种访问请求处理方法的流程图；
图4是本发明实施例四中的一种访问请求处理装置的结构示意图；
图5是本发明实施例五中的一种计算机设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一中的一种访问请求处理方法的流程图，本实施例可应用于对内存空间的访问情况。该方法可以由本发明实施例提供的访问请求处理装置来执行，该装置可采用软件和/或硬件的方式实现，并一般可集成在用于提供该方法的计算机设备中，例如终端设备或服务器等。如图1所示，本实施例的方法具体包括：
S110，获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址。
其中，访问请求用于访问内存空间，将数据存入内存空间或者从内存空间中读取数据，数据具体可以包括读访问请求和写访问请求，内存空间可以具体是指存储设备划分的某个宏块。示例性的，读访问请求可以是读指令和预取指令，写访问请求可以是写指令。通常，访问请求包括内存访问地址。而且，写访问请求还包括待写数据，待写数据可以是指待存入内存空间的数据，可以通过判断访问请求是否包括待写数据来确定写访问请求或读访问请求。
实际上，内存访问地址分为高位地址和低位地址；高位地址用于确定待访问的宏块，低位地址用于确定待访问的宏块内的地址。
待处理的访问请求的获取方式可以是获取一个时钟周期内的所有访问请求，并从中选择一个作为待处理的访问请求进行处理。
可选的，所述获取一条待处理的访问请求，包括：获取并发接收的至少一个访问请求，并放入请求队列中，获取所述请求队列中各所述访问请求的请求类型；根据所述访问请求的请求类型，以及预设的请求类型与优先级等级对应关系，确定与所述访问请求对应的优先级等级；根据与各所述访问请求对应的优先级等级，从所述请求队列中获取一条待处理的访问请求。
具体的，并发接收的至少一个访问请求可以是指在设定时间段内接收的全部访问请求，示例性的，设定时间段为一个时钟周期。请求队列用于存放并发接收的至少一个访问请求。获取并发接收的访问请求并进行统一处理，可以合并接收时间相近的访问请求，从而有效减少访问请求对内存的访问次数。
其中，请求类型包括写访问请求和读访问请求，此外还可以根据需要对写访问请求和读访问请求进行具体划分，对此，本发明实施例不做具体限制。优先级等级用于判断访问请求的处理顺序。通常，读取数据的操作对延迟的要求较高，而存储数据的操作对延迟的要求较低，从而，读访问请求的优先级通常高于写访问请求的优先级，示例性的，读访问请求的优先级等级为2，写访问请求的优先级等级为1。
根据请求队列中的访问请求的类型确定各访问请求的优先级等级，实现按照优先级等级的高低顺序对各访问请求进行处理，提高访问效率。
通过获取并发接收的多个访问请求，并根据请求类型确定各访问请求的优先级等级，同时根据优先级等级确定处理顺序，并按照处理顺序对各访问请求进行处理，提高访问请求处理的灵活性，同时可以对优先级高的访问请求优先处理，提高对内存的访问效率。
S120，如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配。
缓存空间用于缓存写访问请求中待写入内存空间的待写数据，缓存单元可以是指将缓存空间划分形成的单元，其中，一个缓存空间中的缓存单元的数量可以根据需要调整配置。缓存空间中包括至少一个缓存单元，每个缓存单元存储有至少一个数据存储地址，每个数据存储地址用于指向内存空间的数据存储地址，缓存单元存储的数据存储地址用于指示缓存单元的缓存数据存入内存空间中匹配的数据存储地址中。
内存访问地址未命中缓存空间中的任一缓存单元，表明缓存空间缓存的数据对应的待存入的数据存储地址均与该内存访问地址不同，也即确定当前处理的写访问请求的内存访问地址与历史写入缓存空间的写访问请求的内存访问地址不同，即当前写访问请求无法与历史写入缓存空间的写访问请求进行合并。此时，可以选择空白的缓存单元缓存当前处理的写访问请求，或者选择缓存数据量最小的缓存单元缓存当前处理的写访问请求，还可以选择编号最小的缓存单元缓存当前处理的写访问请求，此外可以按照预设选择规则选择其他缓存单元缓存当前处理的写访问请求，对此，本发明实施例不作具体限制。
S130，如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据。
内存访问地址命中缓存空间中的目标缓存单元，表明缓存空间缓存的数据对应的待存入的数据存储地址包括该内存访问地址，也即确定当前处理的写访问请求的内存访问地址与历史写入缓存空间的某个写访问请求的内存访问地址相同，即当前写访问请求可以与历史写入缓存空间的写访问请求进行合并。
目标缓存单元更新的方式具体可以是：可以将待写数据覆盖历史缓存数据，也可以将待写数据与历史缓存数据进行合并，还可以将该待写数据与历史缓存数据比邻存放，还可以有其他更新方式，对此，本发明实施例不作具体限制。
需要说明的是，内存访问地址、缓存空间中的数据存储地址和内存空间中的数据存储地址均包括高位地址和低位地址，或者说均包括高位地址信息和低位地址信息。其中，低位地址信息可以包括数据线(data line)等可以确定低位地址的信息。其中，一个缓存单元可以包括一个高位地址和/或至少一个低位地址。将该待写数据与历史缓存数据比邻存放可以是：将指向同一高位地址的多个写访问请求的待写数据分别存放至连续且相邻的低位地址中。
可选的，每个所述缓存单元包括单元有效标识信息、所述数据存储地址和缓存数据；所述数据存储地址包括至少一个访问地址和各所述访问地址匹配的地址有效标识信息。
单元有效标识信息用于判断该缓存单元是否存储有缓存数据；缓存数据用于存储写访问请求的待写数据。访问地址用于指向内存空间中的数据存储地址。地址有效标识信息用于判断缓存单元中是否存储有待写入与该访问地址对应的数据存储地址的缓存数据。
示例性的，缓存单元A存放TagVld、TagAddress、TagBytes和Data信息。其中，若TagVld为1，表示缓存单元A包含有未写入内存空间(如下游存储设备)的数据；若TagVld为0，表示缓存单元A不包含有未写入内存空间(如下游存储设备)的数据。TagAddress表示访问请求的高位地址，以及Data line的长度，根据高位地址和Data line的长度可以确定缓存单元包括的低位地址以及低位地址的数量。若TagBytes中的某一位对应的标识为1，表示缓存单元A中存储的Data line中该位对应的字节的最新数据是存放在缓存单元A中的，而不是存放在内存空间中的；如果某一位标识为0，表示对应的字节的最新数据并未存储在缓存单元A中，最新数据可能是存在内存空间中或者从未更新过。Data存放最新的数据，即写访问请求的待写数据。
相应的，将待处理的写访问请求的内存访问地址与缓存单元A的TagAddress进行比对，若相同，更新缓存单元A中缓存的数据，具体是更新缓存单元A的TagVld、TagAddress、TagBytes和Data信息。如果缓存单元A之前并未存储任何缓存数据，缓存单元A中，TagVld由0更新为1，至少一个TagBytes由0更新为1，Data添加待写数据，TagAddress添加缓存单元A的数据存储地址。如果缓存单元A存储有历史缓存数据，缓存单元A的TagVld继续保持为1，缓存单元A的至少一个TagBytes由0更新为1，或者继续保持为1，缓存单元A的Data被覆盖。由此，将多个写访问请求可以合并成一个对宏块的写访问操作，即缓存单元A的对宏块的写访问操作。
通过为每个缓存单元配置单元有效标识信息、缓存数据、至少一个访问地址和各访问地址匹配的地址有效标识信息，可以实现缓存单元缓存指向同一数据存储地址范围的写访问请求的待写数据，从而实现对写访问请求的合并，提高写访问的效率。
S140，重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
数据一次性写入条件用于判断在何种条件下将缓存空间中缓存的数据写入内存空间中。例如，数据一次性写入条件限定了具体的时间，如指设定数量(如1个)的时钟周期。或者数据一次性写入条件限定了具体的阶段，如在写访问请求均处理完成时。此外，数据一次性写入条件还可以是其他内容，对此，本发明实施例不做具体限制。
本发明实施例通过在处理访问请求时，将写访问请求匹配的内存访问地址，命中缓存单元时将写访问请求写入该缓存单元中，将访问同一内存访问地址范围的写访问请求进行合并，并存入相同的缓存单元中，实现写访问请求的合并，同时将未命中任一缓存单元的写访问请求同样写入其他缓存单元中，并在满足数据一次性写入条件时，将缓存空间的全部缓存单元写入内存空间中，解决了现有技术中每个写访问请求均需要产生对内存空间的访问操作的问题，减少写访问请求对内存空间的访问次数，从而提高内存访问效率。
实施例二
图2a为本发明实施例二中的一种访问请求处理方法的流程图，本实施例以上述实施例为基础进行具体化，将获取一条待处理的访问请求具体化为：获取并发接收的至少一个访问请求，并放入请求队列中，获取所述请求队列中各所述访问请求的请求类型；根据所述访问请求的请求类型，以及预设的请求类型与优先级等级对应关系，确定与所述访问请求对应的优先级等级；根据与各所述访问请求对应的优先级等级，从所述请求队列中获取一条待处理的访问请求。同时，将获取所述请求队列中各所述访问请求的请求类型，具体化为：如果确定所述访问请求为读访问请求，且所述访问请求匹配的每个内存访问地址均未命中所述缓存空间中的任一缓存单元，则确定所述访问请求为全不读请求；如果确定所述访问请求为读访问请求，且所述访问请求匹配的内存访问地址均命中所述缓存空间中的缓存单元，则确定所述访问请求为全读请求；如果确定所述访问请求为除所述全不读请求和全读请求之外的读访问请求，则确定所述访问请求为部分读请求。该方法具体包括：
S201，获取并发接收的至少一个访问请求，并放入请求队列中，获取所述请求队列中各所述访问请求的请求类型。
本实施例中的访问请求、请求队列、请求类型、缓存空间、缓存单元和数据一次性写入条件等均可以参考上述实施例的描述。
S202，如果确定所述访问请求为读访问请求，且所述访问请求匹配的每个内存访问地址均未命中所述缓存空间中的任一缓存单元，则确定所述访问请求为全不读请求。
访问请求匹配的每个内存访问地址均未命中缓存空间中的任一缓存单元，表示该读访问请求无法从缓存空间中直接读取数据。
可选的，每个所述缓存单元包括单元有效标识信息、所述数据存储地址和缓存数据；所述数据存储地址包括至少一个访问地址和各所述访问地址匹配的地址有效标识信息。
示例性的，读访问请求未命中缓存单元是指，如前例，读访问请求要读取的数据没有任何部分与TagAddress与TagBytes指向的数据重合，此时，确定该读访问请求为全不读请求。具体的，读访问请求要读取的数据没有任何部分与TagAddress与TagBytes指向的数据重合具体可以是指，读访问请求的内存访问地址的高位地址与缓存单元TagAddress中的高位地址不相同；或者读访问请求的内存访问地址的高位地址与TagAddress中的高位地址相同，TagBytes中与读访问请求的内存访问地址的低位地址匹配的位的标识信息为0。
需要说明的是，读访问请求的请求类型需要根据匹配的内存访问地址针对各缓存单元的命中情况确定，此时，可以先将访问请求的内存访问地址分别与各缓存单元的访问地址进行比较，确定各访问请求针对各缓存单元的命中情况，并返回。由此，访问请求的发出方可以根据返回的命中情况确定各访问请求的请求类型，以及匹配的优先级等级，并将请求类型和匹配的优先级等级存入请求队列中，以便对请求队列中的各访问请求进行后续的先后处理操作。
S203，如果确定所述访问请求为读访问请求，且所述访问请求匹配的内存访问地址均命中所述缓存空间中的缓存单元，则确定所述访问请求为全读请求。
访问请求匹配的内存访问地址均命中缓存空间中的缓存单元，表示该读访问请求可以直接从缓存空间中读取数据。
示例性的，读访问请求命中缓存单元是指，如前例，读访问请求要读取的数据可以从缓存单元A中读取，此时，确定该读访问请求为全读请求。具体的，读访问请求要读取的数据可以从缓存单元A中读取具体可以是指，读访问请求的内存访问地址的高位地址与TagAddress中的高位地址相同，TagBytes中与读访问请求的内存访问地址的低位地址匹配的位的标识信息为1。
S204，如果确定所述访问请求为除所述全不读请求和全读请求之外的读访问请求，则确定所述访问请求为部分读请求。
部分读请求实际是指访问请求匹配的内存访问地址部分命中缓存空间中的缓存单元，也即该读访问请求需要分别从缓存空间和内存空间中读取数据。
示例性的，读访问请求部分命中缓存单元是指，读访问请求的至少一个内存访问地址命中缓存空间中的缓存单元，同时，读访问请求的至少一个内存访问地址均未命中缓存空间中的缓存单元。
S205，根据所述访问请求的请求类型，以及预设的请求类型与优先级等级对应关系，确定与所述访问请求对应的优先级等级。
S206，根据与各所述访问请求对应的优先级等级，从所述请求队列中获取一条待处理的访问请求。
可选的，所述请求类型与优先级等级对应关系包括：全不读请求的优先级等级高于写访问请求的优先级等级，写访问请求的优先级等级高于全读请求的优先级等级，全读请求的优先级等级高于部分读请求的优先级等级。
可以理解的是，全不读请求要读取的数据不在缓存空间中，而在内存空间中，可以将全不读请求优先送出缓存空间，并从内存空间中读取数据，响应该全不读请求；全读请求要读取的数据全部在缓存空间中，需要在缓存空间中缓存全部写访问请求时对全读请求进行处理，此时，缓存空间中缓存有最新数据，即全读请求可以直接从更新后的缓存空间中读取数据，而且直接从缓存空间中读取数据，大大降低了访问延迟；部分读请求要读取的数据部分在缓存空间中，部分在内存空间中，表明部分读请求必须访问内存空间一次，为了减少部分读请求访问缓存空间的次数，可以在缓存空间中的数据存入内存空间中，从更新后的内存空间中读取数据。
由此，访问请求的处理的先后顺序可以是：全不读请求、写访问请求、全读请求和部分读请求。也即全不读请求的优先级等级高于写访问请求的优先级等级，写访问请求的优先级等级高于全读请求的优先级等级，全读请求的优先级等级高于部分读请求的优先级等级。
通过配置请求类型与优先级等级对应关系实现按照合理顺序先后处理访问请求，最大程度减少访问请求访问内存的次数，减少访问资源的消耗，以及提高内存访问效率。
可选的，在获取一条待处理的访问请求之后，还包括：如果确定所述访问请求为全不读请求，则根据所述全不读请求匹配的内存访问地址，从所述内存空间中读取数据；如果确定所述访问请求为全读请求，则在所述请求队列中全部写访问请求处理完成之后，在将所述缓存空间中缓存的全部数据写入所述内存空间中之前，从所述缓存空间中读取数据；如果确定所述访问请求为部分读请求，则在将所述缓存空间中缓存的全部数据写入所述内存空间中之后，从所述内存空间中读取数据。
实际上，全不读请求对应的待读取的数据在内存空间中，与缓存空间以及写访问请求的待写数据均无关，可以优先对全不读请求进行响应，执行数据读取操作。全读请求对应的待读取的数据全部在缓存空间中，与缓存空间有关，可以在写访问请求更新缓存空间之后，对全读请求进行响应，执行数据读取操作。部分读请求对应的待读取的数据部分在缓存空间中，部分在内存空间中，为了减少访问次数，可以在缓存空间更新内存空间之后，对部分读请求进行响应，执行数据读取操作。
在一个具体的例子中，如图2b所示，缓存空间包括4个缓存单元，每个缓存单元包括单元有效标识信息、地址信息、地址有效标识信息和缓存数据。将访问请求发送至缓存空间，确定各访问请求对缓存空间的各缓存单元的命中情况，并基于访问请求对各缓存单元的命中情况确定各访问请求的请求类型，分别对各访问请求进行响应。在写访问请求和全读请求处理完成时，将缓存空间缓存的数据写入内存空间中。
通过针对不同的请求类型，以及优先级等级分别配置不同的读访问请求的访问对象和访问时间，使请求队列中的访问请求可以按照最小内存访问次数进行响应，从而减少访存的延迟，而且，各读访问请求的响应时间不同，减少读访问请求同时响应的情况，从而减少多个读访问请求之间的宏块访问冲突，提高内存访问准确率。
S207，在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址。
S208，如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配。
S209，如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据。
S210，重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
可选的，所述满足数据一次性写入条件，包括：如果所述请求队列中全部写访问请求处理完成，且所述请求队列中全部全读请求处理完成，则确定满足数据一次性写入条件；如果所述请求队列中全部写访问请求处理完成，且所述请求队列中不存在全读请求，则确定满足数据一次性写入条件。
具体的，若请求队列中的写访问请求均处理完成，同时不存在全读请求或者全读请求均已处理完成，此时仅有可能剩下部分读请求未处理，可以将缓存空间写入内存空间，响应部分读请求。
通过将数据一次性写入条件为在写访问请求均处理完成之后，若不存在全读请求或者全读请求均已处理完成，将缓存空间写入内存空间，从而保证缓存数据准确写入内存空间，以使后续部分读请求进行响应处理，及时保证部分读请求可以从内存空间中读取数据，提高部分读请求的响应效率。
本发明实施例通过配置不同的请求类型以及匹配的优先级等级，使请求队列中的访问请求可以按照最小内存访问次数进行响应，从而减少访存的延迟，同时不同类型的读请求的响应时间不同，实现减少多个读访问请求之间的宏块访问冲突，提高内存访问效率。
实施例三
图3为本发明实施例三中的一种访问请求处理方法的流程图，本实施例是上述实施例所适用一种应用场景。该方法具体包括：
S301，获取并发接收的至少一个访问请求，并放入请求队列中，获取所述请求队列中各所述访问请求的请求类型。
S302，如果在所述请求队列中查询到全不读请求，则根据所述全不读请求匹配的内存访问地址，从所述内存空间中读取数据，重复执行查询全不读请求的操作，直至所述请求队列中的全部全不读请求处理完成。
S303，如果在所述请求队列中查询到写访问请求时，获取与所述写访问请求匹配的内存访问地址。
需要说明的是，全不读请求和写访问请求不存在访问冲突，可以并行执行。或者可以优先响应全不读请求，在全不读请求全部处理完成之后再响应写访问请求。
S304，如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配。
S305，如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据，重复执行查询写访问请求的操作，直至所述请求队列中的全部写访问请求处理完成。
S306，如果在所述请求队列中查询到全读请求，则从所述缓存空间中读取数据，重复执行查询全读请求的操作，直至所述请求队列中的全部全读请求处理完成。
需要说明的是，在写访问请求全部处理完成之后，响应全读请求。
S307，将所述缓存空间中缓存的全部数据写入所述内存空间中。
S308，如果在所述请求队列中查询到部分读请求，则从所述内存空间中读取数据，重复执行查询部分请求的操作，直至所述请求队列中的全部全读请求处理完成。
需要说明的是，在缓存空间写入内存空间之后，响应部分读请求。
本发明实施例通过将访问请求区分为多个请求类型，并对应配置不同优先级等级实现分别配置不同访问对象和访问时间，使请求队列中的访问请求可以按照最小内存访问次数进行响应，从而减少访存的延迟，而且，各读访问请求的响应时间不同，减少读访问请求同时响应的情况，从而减少多个读访问请求之间的宏块的访问冲突，提高内存访问准确率。
实施例四
图4是本发明实施例四中的一种访问请求处理装置的结构示意图，如图4所示，所述装置具体包括：
访问请求处理模块410，用于获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址；
写缓存单元模块420，用于如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配；
更新缓存单元模块430，用于如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据；
缓存弹出模块440，用于重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
本发明实施例通过在处理访问请求时，将写访问请求匹配的内存访问地址，命中缓存单元时将写访问请求写入该缓存单元中，将访问同一内存访问地址范围的写访问请求进行合并，并存入相同的缓存单元中，实现写访问请求的合并，同时将未命中任一缓存单元的写访问请求同样写入其他缓存单元中，并在满足数据一次性写入条件时，将缓存空间的全部缓存单元写入内存空间中，解决了现有技术中每个写访问请求均需要产生对内存空间的访问操作的问题，减少写访问请求对内存空间的访问次数，从而提高内存访问效率。
进一步的，所述访问请求处理模块410，包括：请求类型和优先级等级确定单元，用于获取并发接收的至少一个访问请求，并放入请求队列中，获取所述请求队列中各所述访问请求的请求类型；根据所述访问请求的请求类型，以及预设的请求类型与优先级等级对应关系，确定与所述访问请求对应的优先级等级；根据与各所述访问请求对应的优先级等级，从所述请求队列中获取一条待处理的访问请求。
进一步的，所述请求类型和优先级等级确定单元，包括：读访问请求类型确定子单元，用于如果确定所述访问请求为读访问请求，且所述访问请求匹配的每个内存访问地址均未命中所述缓存空间中的任一缓存单元，则确定所述访问请求为全不读请求；如果确定所述访问请求为读访问请求，且所述访问请求匹配的内存访问地址均命中所述缓存空间中的缓存单元，则确定所述访问请求为全读请求；如果确定所述访问请求为除所述全不读请求和全读请求之外的读访问请求，则确定所述访问请求为部分读请求。
进一步的，每个所述缓存单元包括单元有效标识信息、所述数据存储地址和缓存数据；所述数据存储地址包括至少一个访问地址和各所述访问地址匹配的地址有效标识信息。
进一步的，所述缓存弹出模块440，包括：全读请求判断单元，用于如果所述请求队列中全部写访问请求处理完成，且所述请求队列中全部全读请求处理完成，则确定满足数据一次性写入条件；如果所述请求队列中全部写访问请求处理完成，且所述请求队列中不存在全读请求，则确定满足数据一次性写入条件。
进一步的，所述请求类型与优先级等级对应关系包括：全不读请求的优先级等级高于写访问请求的优先级等级，写访问请求的优先级等级高于全读请求的优先级等级，全读请求的优先级等级高于部分读请求的优先级等级。
进一步的，所述访问请求处理装置，还包括：读访问请求处理单元，用于在获取一条待处理的访问请求之后，如果确定所述访问请求为全不读请求，则根据所述全不读请求匹配的内存访问地址，从所述内存空间中读取数据；如果确定所述访问请求为全读请求，则在所述请求队列中全部写访问请求处理完成之后，在将所述缓存空间中缓存的全部数据写入所述内存空间中之前，从所述缓存空间中读取数据；如果确定所述访问请求为部分读请求，则在将所述缓存空间中缓存的全部数据写入所述内存空间中之后，从所述内存空间中读取数据。
上述访问请求处理装置可执行本发明任意实施例所提供的访问请求处理方法，具备执行的访问请求处理方法相应的功能模块和有益效果。
实施例五
图5为本发明实施例五提供的一种计算机设备的结构示意图。图5示出了适于用来实现本发明实施方式的示例性计算机设备12的框图。图5显示的计算机设备12仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图5所示，计算机设备12以通用计算设备的形式表现。计算机设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。计算机设备12可以是服务器或终端设备。
总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(Industry StandardArchitecture，ISA)总线，微通道体系结构(Micro Channel Architecture，MCA)总线，增强型ISA总线、视频电子标准协会(Video Electronics Standards Association，VESA)局域总线以及外围组件互连(Peripheral Component Interconnect，PCI)总线。
计算机设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(Random Access Memory,RAM)30和/或高速缓存存储器32。计算机设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(图5未显示，通常称为“硬盘驱动器”)。尽管图5中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如紧凑磁盘只读存储器(Compact Disc Read-OnlyMemory，CD-ROM)，数字视盘(Digital Video Disc-Read Only Memory，DVD-ROM)或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。系统存储器28可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本发明各实施例的功能。
具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如系统存储器28中，这样的程序模块42包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
计算机设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信，还可与一个或者多个使得用户能与该计算机设备12交互的设备通信，和/或与使得该计算机设备12能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(Input/Output，I/O)接口22进行。并且，计算机设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(Local AreaNetwork，LAN)，广域网(Wide Area Network，WAN)通信。如图所示，网络适配器20通过总线18与计算机设备12的其它模块通信。应当明白，尽管图5中未示出，可以结合计算机设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、(Redundant Arrays of Inexpensive Disks，RAID)系统、磁带驱动器以及数据备份存储系统等。
处理单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现本发明实施例所提供的访问请求处理方法。
实施例六
本发明实施例六还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本申请所有发明实施例提供的访问请求处理方法：获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址；如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配；如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据；重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、RAM、只读存储器(Read OnlyMemory，ROM)、可擦式可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)、闪存、光纤、便携式CD-ROM、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于——无线、电线、光缆、无线电频率(Radio Frequency，RF)等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括LAN或WAN——连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种访问请求处理方法，其特征在于，包括：
获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址；
如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配；
如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据；
重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
2.根据权利要求1所述的方法，其特征在于，所述获取一条待处理的访问请求，包括：
获取并发接收的至少一个访问请求，并放入请求队列中，获取所述请求队列中各所述访问请求的请求类型；
根据所述访问请求的请求类型，以及预设的请求类型与优先级等级对应关系，确定与所述访问请求对应的优先级等级；
根据与各所述访问请求对应的优先级等级，从所述请求队列中获取一条待处理的访问请求。
3.根据权利要求2所述的方法，其特征在于，所述获取所述请求队列中各所述访问请求的请求类型，包括：
如果确定所述访问请求为读访问请求，且所述访问请求匹配的每个内存访问地址均未命中所述缓存空间中的任一缓存单元，则确定所述访问请求为全不读请求；
如果确定所述访问请求为读访问请求，且所述访问请求匹配的内存访问地址均命中所述缓存空间中的缓存单元，则确定所述访问请求为全读请求；
如果确定所述访问请求为除所述全不读请求和全读请求之外的读访问请求，则确定所述访问请求为部分读请求。
4.根据权利要求3所述的方法，其特征在于，每个所述缓存单元包括单元有效标识信息、所述数据存储地址和缓存数据；所述数据存储地址包括至少一个访问地址和各所述访问地址匹配的地址有效标识信息。
5.根据权利要求3所述的方法，其特征在于，所述满足数据一次性写入条件，包括：
如果所述请求队列中全部写访问请求处理完成，且所述请求队列中全部全读请求处理完成，则确定满足数据一次性写入条件；
如果所述请求队列中全部写访问请求处理完成，且所述请求队列中不存在全读请求，则确定满足数据一次性写入条件。
6.根据权利要求3所述的方法，其特征在于，所述请求类型与优先级等级对应关系包括：全不读请求的优先级等级高于写访问请求的优先级等级，写访问请求的优先级等级高于全读请求的优先级等级，全读请求的优先级等级高于部分读请求的优先级等级。
7.根据权利要求3所述的方法，其特征在于，在获取一条待处理的访问请求之后，还包括：
如果确定所述访问请求为全不读请求，则根据所述全不读请求匹配的内存访问地址，从所述内存空间中读取数据；
如果确定所述访问请求为全读请求，则在所述请求队列中全部写访问请求处理完成之后，在将所述缓存空间中缓存的全部数据写入所述内存空间中之前，从所述缓存空间中读取数据；
如果确定所述访问请求为部分读请求，则在将所述缓存空间中缓存的全部数据写入所述内存空间中之后，从所述内存空间中读取数据。
8.一种访问请求处理装置，其特征在于，包括：
访问请求处理模块，用于获取一条待处理的访问请求，并在确定所述访问请求为写访问请求时，获取与所述写访问请求匹配的内存访问地址；
写缓存单元模块，用于如果所述内存访问地址未命中缓存空间中的任一缓存单元，则将与所述写访问请求对应的待写数据写入所述缓存单元中的一个缓存单元中，所述缓存空间的数据存储地址，与内存空间中的数据存储地址相匹配；
更新缓存单元模块，用于如果所述内存访问地址命中所述缓存单元中的目标缓存单元，则根据与所述写访问请求对应的待写数据，更新与所述目标缓存单元中缓存的数据；
缓存弹出模块，用于重复执行上述操作，直至满足数据一次性写入条件，并根据所述数据一次性写入条件，将所述缓存空间中缓存的全部数据写入所述内存空间中。
9.一种计算机设备，其特征在于，所述计算机设备包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-7中任一所述的访问请求处理方法。
10.一种存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-7中任一所述的访问请求处理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537769.XA CN110275841B (zh) | 2019-06-20 | 2019-06-20 | 访问请求处理方法、装置、计算机设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537769.XA CN110275841B (zh) | 2019-06-20 | 2019-06-20 | 访问请求处理方法、装置、计算机设备和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110275841A true CN110275841A (zh) | 2019-09-24 |
| CN110275841B CN110275841B (zh) | 2020-09-04 |
Family
ID=67961167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910537769.XA Active CN110275841B (zh) | 2019-06-20 | 2019-06-20 | 访问请求处理方法、装置、计算机设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110275841B (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111026333A (zh) * | 2019-12-10 | 2020-04-17 | 北京金山云网络技术有限公司 | 访问请求处理方法、处理装置、电子设备及存储介质 |
| CN111565255A (zh) * | 2020-04-27 | 2020-08-21 | 展讯通信（上海）有限公司 | 通信装置及调制解调器 |
| CN111881068A (zh) * | 2020-06-30 | 2020-11-03 | 北京思朗科技有限责任公司 | 多入口的全相联的高速缓冲存储器及数据管理方法 |
| CN111913913A (zh) * | 2020-08-07 | 2020-11-10 | 星辰天合（北京）数据科技有限公司 | 访问请求的处理方法和装置 |
| CN112306413A (zh) * | 2020-10-30 | 2021-02-02 | 北京百度网讯科技有限公司 | 用于访问内存的方法、装置、设备以及存储介质 |
| CN112416851A (zh) * | 2020-11-30 | 2021-02-26 | 中国人民解放军国防科技大学 | 一种可扩展的多核片上共享存储器 |
| CN112463658A (zh) * | 2021-02-03 | 2021-03-09 | 鹏城实验室 | 加载存储单元的实现方法、装置和计算机存储介质 |
| CN112685363A (zh) * | 2020-12-30 | 2021-04-20 | 湖南博匠信息科技有限公司 | 一种用户文件读取、写入方法及装置 |
| CN112698787A (zh) * | 2020-12-28 | 2021-04-23 | 杭州海康威视系统技术有限公司 | 写数据方法、装置及计算机存储介质 |
| CN112839008A (zh) * | 2019-11-22 | 2021-05-25 | 北京沃东天骏信息技术有限公司 | 一种访问监控方法、装置和系统 |
| CN113515474A (zh) * | 2021-07-30 | 2021-10-19 | 上海阵量智能科技有限公司 | 数据处理装置、方法、计算机设备和存储介质 |
| CN113918483A (zh) * | 2021-12-14 | 2022-01-11 | 南京芯驰半导体科技有限公司 | 一种多主设备缓存控制方法及系统 |
| US11243885B1 (en) | 2020-08-04 | 2022-02-08 | International Business Machines Corporation | Providing track access reasons for track accesses resulting in the release of prefetched cache resources for the track |
| CN115858417A (zh) * | 2023-02-01 | 2023-03-28 | 南京砺算科技有限公司 | 缓存数据处理方法、装置、设备及存储介质 |
| CN115878507A (zh) * | 2023-01-19 | 2023-03-31 | 北京象帝先计算技术有限公司 | 系统级芯片的内存访问方法、装置及电子设备 |
| CN116680089A (zh) * | 2023-08-03 | 2023-09-01 | 上海登临科技有限公司 | 一种访存控制结构、方法、内存系统、处理器及电子设备 |
| CN117472796A (zh) * | 2023-12-06 | 2024-01-30 | 摩尔线程智能科技(北京)有限责任公司 | 总线模块的数据处理方法、装置、电子设备和存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354636A (zh) * | 2008-09-08 | 2009-01-28 | 创新科存储技术（深圳）有限公司 | 一种向磁盘阵列中写入数据的方法及系统 |
| CN101677384A (zh) * | 2008-09-19 | 2010-03-24 | 鸿富锦精密工业（深圳）有限公司 | 数据存储管理系统及方法 |
| CN106406981A (zh) * | 2016-09-18 | 2017-02-15 | 深圳市深信服电子科技有限公司 | 一种读、写磁盘数据的方法及虚拟机监视器 |
| CN107506139A (zh) * | 2017-08-14 | 2017-12-22 | 上海交通大学 | 一种面向相变存储器的写请求优化装置 |
| CN107688607A (zh) * | 2017-07-26 | 2018-02-13 | 努比亚技术有限公司 | 一种数据库访问的方法及移动终端、计算机可读存储介质 |
| US20180107602A1 (en) * | 2016-10-13 | 2018-04-19 | Intel Corporation | Latency and Bandwidth Efficiency Improvement for Read Modify Write When a Read Operation is Requested to a Partially Modified Write Only Cacheline |
| CN109213691A (zh) * | 2017-06-30 | 2019-01-15 | 伊姆西Ip控股有限责任公司 | 用于缓存管理的方法和设备 |
-
2019
- 2019-06-20 CN CN201910537769.XA patent/CN110275841B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354636A (zh) * | 2008-09-08 | 2009-01-28 | 创新科存储技术（深圳）有限公司 | 一种向磁盘阵列中写入数据的方法及系统 |
| CN101677384A (zh) * | 2008-09-19 | 2010-03-24 | 鸿富锦精密工业（深圳）有限公司 | 数据存储管理系统及方法 |
| CN106406981A (zh) * | 2016-09-18 | 2017-02-15 | 深圳市深信服电子科技有限公司 | 一种读、写磁盘数据的方法及虚拟机监视器 |
| US20180107602A1 (en) * | 2016-10-13 | 2018-04-19 | Intel Corporation | Latency and Bandwidth Efficiency Improvement for Read Modify Write When a Read Operation is Requested to a Partially Modified Write Only Cacheline |
| CN109213691A (zh) * | 2017-06-30 | 2019-01-15 | 伊姆西Ip控股有限责任公司 | 用于缓存管理的方法和设备 |
| CN107688607A (zh) * | 2017-07-26 | 2018-02-13 | 努比亚技术有限公司 | 一种数据库访问的方法及移动终端、计算机可读存储介质 |
| CN107506139A (zh) * | 2017-08-14 | 2017-12-22 | 上海交通大学 | 一种面向相变存储器的写请求优化装置 |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112839008B (zh) * | 2019-11-22 | 2024-02-06 | 北京沃东天骏信息技术有限公司 | 一种访问监控方法、装置和系统 |
| CN112839008A (zh) * | 2019-11-22 | 2021-05-25 | 北京沃东天骏信息技术有限公司 | 一种访问监控方法、装置和系统 |
| CN111026333A (zh) * | 2019-12-10 | 2020-04-17 | 北京金山云网络技术有限公司 | 访问请求处理方法、处理装置、电子设备及存储介质 |
| CN111565255A (zh) * | 2020-04-27 | 2020-08-21 | 展讯通信（上海）有限公司 | 通信装置及调制解调器 |
| CN111565255B (zh) * | 2020-04-27 | 2021-12-21 | 展讯通信（上海）有限公司 | 通信装置及调制解调器 |
| CN111881068A (zh) * | 2020-06-30 | 2020-11-03 | 北京思朗科技有限责任公司 | 多入口的全相联的高速缓冲存储器及数据管理方法 |
| CN111881068B (zh) * | 2020-06-30 | 2024-06-04 | 上海思朗科技有限公司 | 多入口的全相联的高速缓冲存储器及数据管理方法 |
| WO2022028174A1 (en) * | 2020-08-04 | 2022-02-10 | International Business Machines Corporation | Providing track access reasons for track accesses resulting in release of prefetched cache resources for track |
| US11243885B1 (en) | 2020-08-04 | 2022-02-08 | International Business Machines Corporation | Providing track access reasons for track accesses resulting in the release of prefetched cache resources for the track |
| GB2611501A (en) * | 2020-08-04 | 2023-04-05 | Ibm | Providing track access reasons for track accesses resulting in release of prefetched cache resources for track |
| GB2611501B (en) * | 2020-08-04 | 2023-07-19 | Ibm | Providing track access reasons for track accesses resulting in release of prefetched cache resources for track |
| CN111913913A (zh) * | 2020-08-07 | 2020-11-10 | 星辰天合（北京）数据科技有限公司 | 访问请求的处理方法和装置 |
| CN111913913B (zh) * | 2020-08-07 | 2024-02-13 | 北京星辰天合科技股份有限公司 | 访问请求的处理方法和装置 |
| CN112306413B (zh) * | 2020-10-30 | 2024-05-07 | 北京百度网讯科技有限公司 | 用于访问内存的方法、装置、设备以及存储介质 |
| CN112306413A (zh) * | 2020-10-30 | 2021-02-02 | 北京百度网讯科技有限公司 | 用于访问内存的方法、装置、设备以及存储介质 |
| CN112416851B (zh) * | 2020-11-30 | 2023-07-18 | 中国人民解放军国防科技大学 | 一种可扩展的多核片上共享存储器 |
| CN112416851A (zh) * | 2020-11-30 | 2021-02-26 | 中国人民解放军国防科技大学 | 一种可扩展的多核片上共享存储器 |
| CN112698787A (zh) * | 2020-12-28 | 2021-04-23 | 杭州海康威视系统技术有限公司 | 写数据方法、装置及计算机存储介质 |
| CN112685363A (zh) * | 2020-12-30 | 2021-04-20 | 湖南博匠信息科技有限公司 | 一种用户文件读取、写入方法及装置 |
| CN112463658B (zh) * | 2021-02-03 | 2021-05-28 | 鹏城实验室 | 加载存储单元的实现方法、装置和计算机存储介质 |
| CN112463658A (zh) * | 2021-02-03 | 2021-03-09 | 鹏城实验室 | 加载存储单元的实现方法、装置和计算机存储介质 |
| WO2023005352A1 (zh) * | 2021-07-30 | 2023-02-02 | 上海商汤智能科技有限公司 | 数据处理的装置、方法、计算机设备和存储介质 |
| CN113515474A (zh) * | 2021-07-30 | 2021-10-19 | 上海阵量智能科技有限公司 | 数据处理装置、方法、计算机设备和存储介质 |
| CN113918483B (zh) * | 2021-12-14 | 2022-03-01 | 南京芯驰半导体科技有限公司 | 一种多主设备缓存控制方法及系统 |
| CN113918483A (zh) * | 2021-12-14 | 2022-01-11 | 南京芯驰半导体科技有限公司 | 一种多主设备缓存控制方法及系统 |
| CN115878507A (zh) * | 2023-01-19 | 2023-03-31 | 北京象帝先计算技术有限公司 | 系统级芯片的内存访问方法、装置及电子设备 |
| CN115858417A (zh) * | 2023-02-01 | 2023-03-28 | 南京砺算科技有限公司 | 缓存数据处理方法、装置、设备及存储介质 |
| CN116680089B (zh) * | 2023-08-03 | 2023-11-14 | 上海登临科技有限公司 | 一种访存控制结构、方法、内存系统、处理器及电子设备 |
| CN116680089A (zh) * | 2023-08-03 | 2023-09-01 | 上海登临科技有限公司 | 一种访存控制结构、方法、内存系统、处理器及电子设备 |
| CN117472796A (zh) * | 2023-12-06 | 2024-01-30 | 摩尔线程智能科技(北京)有限责任公司 | 总线模块的数据处理方法、装置、电子设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110275841B (zh) | 2020-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110275841A (zh) | 访问请求处理方法、装置、计算机设备和存储介质 | |
| JP5422614B2 (ja) | 低ポート数メモリーを用いたマルチポートメモリーのシミュレート | |
| US7555597B2 (en) | Direct cache access in multiple core processors | |
| CN105988970B (zh) | 共享存储数据的处理器和芯片 | |
| US20180196603A1 (en) | Memory Management Method, Apparatus, and System | |
| CN112948149A (zh) | 一种远端内存共享方法、装置、电子设备及存储介质 | |
| WO2021259041A1 (zh) | Ai计算图的排序方法、装置、设备及存储介质 | |
| CN111737564B (zh) | 一种信息查询方法、装置、设备及介质 | |
| CN102918515B (zh) | 将数据存储在存储器控制器中的多个缓冲器的任何中 | |
| US8441495B1 (en) | Compression tag state interlock | |
| CN110516981A (zh) | 一种基于区块链的政务考核处理方法、装置、设备和介质 | |
| CN109271242A (zh) | 基于队列的数据处理方法、装置、设备和介质 | |
| CN113641596A (zh) | 缓存管理方法、缓存管理装置、处理器 | |
| CN115174673B (zh) | 具备低延迟处理器的数据处理装置、数据处理方法及设备 | |
| WO2023124304A1 (zh) | 芯片的缓存系统、数据处理方法、设备、存储介质及芯片 | |
| CN112087471A (zh) | 一种数据传输方法及fpga云平台 | |
| CN117132446A (zh) | Gpu的数据访问处理方法、装置及存储介质 | |
| CN104252416B (zh) | 一种加速器以及数据处理方法 | |
| US11068420B2 (en) | Scalable software stack | |
| JP6944576B2 (ja) | キャッシュデバイス、命令キャッシュ、命令処理システム、データ処理方法、データ処理装置、コンピュータ可読記憶媒体及びコンピュータプログラム | |
| US10169260B2 (en) | Multiprocessor cache buffer management | |
| CN110197301A (zh) | 一种可支配收入的预测方法、装置、服务器及存储介质 | |
| CN111552652B (zh) | 基于人工智能芯片的数据处理方法、装置和存储介质 | |
| CN114924794B (zh) | 一种存储部件的发射队列的地址存储、调度方法和装置 | |
| US20140173225A1 (en) | Reducing memory access time in parallel processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 201306 C, 888, west two road, Nanhui new town, Pudong New Area, Shanghai Patentee after: SHANGHAI SUIYUAN INTELLIGENT TECHNOLOGY Co.,Ltd. Country or region after: China Patentee after: Shanghai Suiyuan Technology Co.,Ltd. Address before: 201306 C, 888, west two road, Nanhui new town, Pudong New Area, Shanghai Patentee before: SHANGHAI SUIYUAN INTELLIGENT TECHNOLOGY Co.,Ltd. Country or region before: China Patentee before: SHANGHAI ENFLAME TECHNOLOGY Co.,Ltd. |