CN110262993A - 输入信息的读取方法及电路、存储介质、电子装置 - Google Patents

输入信息的读取方法及电路、存储介质、电子装置 Download PDF

Info

Publication number
CN110262993A
CN110262993A CN201910503343.2A CN201910503343A CN110262993A CN 110262993 A CN110262993 A CN 110262993A CN 201910503343 A CN201910503343 A CN 201910503343A CN 110262993 A CN110262993 A CN 110262993A
Authority
CN
China
Prior art keywords
processor
serial ports
expanded
information
positive integer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910503343.2A
Other languages
English (en)
Other versions
CN110262993B (zh
Inventor
杨国全
王克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Huachuang Video Signal Technology Co Ltd
Original Assignee
Zhejiang Huachuang Video Signal Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Huachuang Video Signal Technology Co Ltd filed Critical Zhejiang Huachuang Video Signal Technology Co Ltd
Priority to CN201910503343.2A priority Critical patent/CN110262993B/zh
Publication of CN110262993A publication Critical patent/CN110262993A/zh
Application granted granted Critical
Publication of CN110262993B publication Critical patent/CN110262993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供了一种输入信息的读取方法及电路、存储介质、电子装置，其中，上述方法包括：对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n‑1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；分别读取所述每一个处理器所扩展出的n个串口的输入信息，采用上述技术方案，以至少解决相关技术中对于多处理器操作系统，当其中部分处理器异常时，处理器的串口输出信息容易丢失等问题。

Description

输入信息的读取方法及电路、存储介质、电子装置
技术领域
本发明涉及通信领域，具体而言，涉及一种输入信息的读取方法及电路、存储介质、电子装置。
背景技术
在当前的多处理器计算机系统中(如：多CPU通用服务器系统，多控制器存储服务器，多CPU异构系统)，系统的可靠性非常重要。串口作为处理器系统中调试和排查问题的重要手段，它的可靠性尤为重要，对于通过串口调试的技术方案，相关技术中主要包括：
1)如图1所示，多串口之间的共享或切换技术，用于节约串口接口空间，达到串口复用的目的，但是同一时刻只有一个串口可以使用，此外，需要依赖外部调试设备(如电脑)来搜集调试信息。系统内部的串口之间没有备份，当CPU1异常时，但此时未接外部调试设备(或者调试设备连接，但是串口切换电路未切换到对应的CPU1)，此时CPU1出问题时的输出信息将会丢失。
2)如图2所示，通过底板管理控制器(Baseboard Management Controller，简称为BMC)专用芯片来搜集主CPU的串口输出信息(并保存在BMC内部存储介质中)，通过BIOS控制BMC芯片来进行串口切换，COM1和COM2只能二选一工作，当选择COM1输出时，需要依赖外部调试设备(如电脑)来搜集调试信息。通过BMC芯片来搜集主CPU的串口信息，但是BMC也有可能损坏，一旦BMC损坏则无法搜集到有用信息，同时只用BIOS切换至BMC的COM2输出的端口信息才能被保存，从COM1输出的信息无法保存。
上述两种方案：外部的调试设备(如电脑)必须一直保持连接，才能搜集调试信息，大部分生产系统肯定不会一直接着串口，但是一旦出问题后再接串口往往已经错过了串口信息等问题。
针对相关技术中，对于多处理器操作系统，当其中部分处理器异常时，处理器的串口输出信息容易丢失等问题，尚未提出有效的技术方案。
发明内容
本发明实施例提供了一种输入信息的读取方法及电路、存储介质、电子装置，以至少解决相关技术中对于多处理器操作系统，当其中部分处理器异常时，处理器的串口输出信息容易丢失等问题。
根据本发明的一个实施例，提供了一种输入信息的读取方法，包括：
对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；分别读取所述每一个处理器所扩展出的n个串口的输入信息。
在本发明实施例中，分别读取所述每一个处理器所扩展出的n个串口的输入信息之后，所述方法还包括：将读取到的输入信息保存至所述处理器系统的日志文件中。
在本发明实施例中，对所述每一个处理器均扩展出n个串口，包括：通过预先分配的USB串口扩展芯片对所述每一个处理器均扩展出n个串口。
在本发明实施例中，所述n的取值等于m。
根据本发明的另一个实施例，还提供了一种输入信息的读取电路，包括：m个处理器；其中，对于m个处理器的每一个处理器，均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；所述m个处理器，用于分别读取所述每一个处理器所扩展出的n个串口的输入信息。
在本发明实施例中，所述读取电路还包括：m个USB串口扩展芯片，分别与所述m个处理器一一连接，用于将所述每一个处理器均扩展出n个串口。
在本发明实施例中，所述n的取值等于m。
根据本发明的另一个实施例，还提供了一种输入信息的读取装置，包括：扩展模块，用于对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；读取模块，用于分别读取所述每一个处理器所扩展出的n个串口的输入信息。
在本发明实施例中，所述装置还包括：保存模块，用于将读取到的输入信息保存至所述处理器系统的日志文件中。
在本发明实施例中，所述扩展模块，用于通过预先分配的USB串口扩展芯片对所述每一个处理器均扩展出n个串口。
在本发明实施例中，所述n的取值等于m。
根据本发明的另一个实施例，还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行以上任一项输入信息的读取方法。
根据本发明的另一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行以上任一项输入信息的读取方法。
通过本发明，对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；分别读取所述每一个处理器所扩展出的n个串口的输入信息，采用上述技术方案，解决了相关技术中，对于多处理器操作系统，当其中部分处理器异常时，处理器的串口输出信息容易丢失等问题，进而每一个处理器的输出串口的信息至少能通过其他n个串口来获取。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为相关技术中多处理器系统的串口结构示意图；
图2为相关技术中多处理器系统的另一串口结构示意图；
图3为根据本发明实施例的输入信息的读取方法的流程图；
图4是根据本发明实施例的输入信息的读取装置的结构框图；
图5是根据本发明实施例的输入信息的读取装置另一结构框图；
图6是根据本发明优选实施例的多处理系统的串口结构示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
实施例1
本发明实施例提供了一种输入信息的读取方法，图3为根据本发明实施例的输入信息的读取方法的流程图，如图3所示，包括以下步骤：
步骤S302：对于m个处理器系统中的每一个处理器，对每一个处理器均扩展出n个串口，以使每一个处理器的输出串口至少连接至处理器系统中n-1个其他处理器的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；
步骤S304：分别读取所述每一个处理器所扩展出的n个串口的输入信息。
通过本发明，对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；分别读取所述每一个处理器所扩展出的n个串口的输入信息，即通过其他处理器来备份当前处理器的串口输出信息，即采用上述技术方案，解决了相关技术中，对于多处理器操作系统，当其中部分处理器异常时，处理器的串口输出信息容易丢失等问题，进而每一个处理器的输出串口的信息至少能通过其他n个串口来获取，进而对于每一个处理器的串口的输出信息，至少都有一个其他处理器来进行备份。
为了保证其他处理器读取到的信息不丢失，本发明实施例中还提供了以下技术方案：在分别读取所述每一个处理器所扩展出的n个串口的输入信息之后，所述方法还包括：将读取到的输入信息保存至所述处理器系统的日志文件中。
上述步骤S302可以有多种实现方式，在一个可选的实施过程中，可以通过以下技术方案实现：通过预先分配的USB串口扩展芯片对所述每一个处理器均扩展出n个串口，当然实际扩展过程还可以通过其他技术方案实现，本发明实施例对此不作限定。
在本发明的一可选实施例中，n的取值等于m，即对于存在了m个处理器的系统，对于每一个处理器，都有m-1个处理器来备份串口的输出信息。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例的方法。
实施例2
在本实施例中还提供了一种输入信息的读取装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图4是根据本发明实施例的输入信息的读取装置的结构框图，如图4所示，该装置包括：
扩展模块40，用于对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；
读取模块42，用于分别读取所述每一个处理器所扩展出的n个串口的输入信息。
通过本发明，对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；分别读取所述每一个处理器所扩展出的n个串口的输入信息，即通过其他处理器来备份当前处理器的串口输出信息，即采用上述技术方案，解决了相关技术中，对于多处理器操作系统，当其中部分处理器异常时，处理器的串口输出信息容易丢失等问题，进而每一个处理器的输出串口的信息至少能通过其他n个串口来获取，进而对于每一个处理器的串口的输出信息，至少都有一个其他处理器来进行备份。
图5是根据本发明实施例的输入信息的读取装置另一结构框图，如图5所示，
所述装置还包括：保存模块44，用于将读取到的输入信息保存至所述处理器系统的日志文件中。
在本发明实施例中，扩展模块40，用于通过预先分配的USB串口扩展芯片对所述每一个处理器均扩展出n个串口。
在本发明实施例中，所述n的取值等于m，即对于存在了m个处理器的系统，对于每一个处理器，都有m-1个处理器来备份串口的输出信息。
实施例3
在本发明的另一个可选实施例中，还提供了一种输入信息的读取电路，包括：m个处理器；其中，对于m个处理器的每一个处理器，均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；所述m个处理器，用于分别读取所述每一个处理器所扩展出的n个串口的输入信息。
通过本发明，对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；分别读取所述每一个处理器所扩展出的n个串口的输入信息，即通过其他处理器来备份当前处理器的串口输出信息，即采用上述技术方案，解决了相关技术中，对于多处理器操作系统，当其中部分处理器异常时，处理器的串口输出信息容易丢失等问题，进而每一个处理器的输出串口的信息至少能通过其他n个串口来获取，进而对于每一个处理器的串口的输出信息，至少都有一个其他处理器来进行备份。
在本发明实施例中，所述读取电路还包括：m个USB串口扩展芯片，分别与所述m个处理器一一连接，用于将所述每一个处理器均扩展出n个串口。
需要说明的是，例如，对于包括了4个处理器的系统，可以扩展出两个以上串口，优选扩展出4个串口，即对于上述实施例的技术方案，m可以优选等于n。
以下结合优选实施例对上述输入信息的读取过程进行说明，但不用于限定本发明实施例的技术方案，基于图6所示的结构示意图，包括以下步骤：
步骤1，主板上每个CPU通过USB串口扩展芯片扩展出n个串口(n优选＝CPU数目，也可以小于CPU数目，只要保证每一个处理器都至少存在一个其他处理器来备份串口的输出信息即可)。
步骤2，通过将每个CPU的主调试串口输出全部连接至其他所有CPU的扩展串口输入(1对多连接)。
步骤3，每个CPU启动后主动读取扩展串口的输入信息，并把读到的内容保存在日志文件中，以达到串口信息互相备份的目的。
整个系统对外串口复用设计，可以采用如图1所示的方案设计，本发明实施例对此不限定。
综上，采用上述技术方案，每个CPU的主串口输出连接到所有其他CPU的扩展串口输入，形成冗余互备，即可靠性高：n个CPU中只要有1个CPU正常，整个系统中所有CPU的串口输出信息都能够被采集记录下来，可靠性大大提升，进而解决了相关技术中，都依赖于外接调试设备都需要一直连接外置调试设备(如：PC电脑)，但是生产环境往往是专业高端机房，带PC电脑进去进行设备调试，往往是不允许的，即每个串口数据输出备份完全由内部CPU之间完成，不依赖于是否外接调试设备，大大提升了系统的可用性。
实施例3
本发明的实施例还提供了一种存储介质，该存储介质包括存储的程序，其中，上述程序运行时执行上述任一项的方法。
可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
S1，对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；
S2，分别读取所述每一个处理器所扩展出的n个串口的输入信息。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
实施例4
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
可选地，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
S3，对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；
S4，分别读取所述每一个处理器所扩展出的n个串口的输入信息。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种输入信息的读取方法，其特征在于，包括：
对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；
分别读取所述每一个处理器所扩展出的n个串口的输入信息。
2.根据权利要求1所述的方法，其特征在于，分别读取所述每一个处理器所扩展出的n个串口的输入信息之后，所述方法还包括：
将读取到的输入信息保存至所述处理器系统的日志文件中。
3.根据权利要求1所述的方法，其特征在于，对所述每一个处理器均扩展出n个串口，包括：
通过预先分配的USB串口扩展芯片对所述每一个处理器均扩展出n个串口。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述n的取值等于m。
5.一种输入信息的读取电路，其特征在于，包括：
m个处理器；其中，对于m个处理器的每一个处理器，均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；
所述m个处理器，用于分别读取所述每一个处理器所扩展出的n个串口的输入信息。
6.根据权利要求5所述的读取电路，其特征在于，所述读取电路还包括：m个USB串口扩展芯片，分别与所述m个处理器一一连接，用于将所述每一个处理器均扩展出n个串口。
7.根据权利要求5或6所述的读取电路，其特征在于，所述n的取值等于m。
8.一种输入信息的读取装置，其特征在于，包括：
扩展模块，用于对于包括了m个处理器的处理器系统中的每一个处理器，对所述每一个处理器均扩展出n个串口，以使所述每一个处理器的输出串口至少连接至所述处理器系统中n-1个其他处理器的扩展出的串口的输入端，其中，m为大于1的正整数，n为大于1，且小于或等于m的正整数；
读取模块，用于分别读取所述每一个处理器所扩展出的n个串口的输入信息。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至4任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至4任一项中所述的方法。
CN201910503343.2A 2019-06-11 2019-06-11 输入信息的读取方法及电路、存储介质、电子装置 Active CN110262993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910503343.2A CN110262993B (zh) 2019-06-11 2019-06-11 输入信息的读取方法及电路、存储介质、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910503343.2A CN110262993B (zh) 2019-06-11 2019-06-11 输入信息的读取方法及电路、存储介质、电子装置

Publications (2)

Publication Number Publication Date
CN110262993A true CN110262993A (zh) 2019-09-20
CN110262993B CN110262993B (zh) 2022-02-08

Family

ID=67917649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910503343.2A Active CN110262993B (zh) 2019-06-11 2019-06-11 输入信息的读取方法及电路、存储介质、电子装置

Country Status (1)

Country Link
CN (1) CN110262993B (zh)

Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2650232Y (zh) * 2003-09-30 2004-10-20 福建缔邦实业有限公司 具有串口扩展装置的cpu
CN1592894A (zh) * 2002-06-27 2005-03-09 纳佐米通讯公司 无线应用的应用处理器和存储器体系结构
CN1848634A (zh) * 2005-03-17 2006-10-18 国际整流器公司 具有模拟总线的pol系统结构
US20080062927A1 (en) * 2002-10-08 2008-03-13 Raza Microelectronics, Inc. Delegating Network Processor Operations to Star Topology Serial Bus Interfaces
CN101655826A (zh) * 2009-09-25 2010-02-24 福建星网锐捷网络有限公司 多核处理器复用串口的方法及串口复用装置
CN101908032A (zh) * 2010-08-30 2010-12-08 湖南大学 可重新配置处理器集合的处理器阵列
CN102508738A (zh) * 2011-10-14 2012-06-20 华为数字技术有限公司 一种多核处理器业务信息的备份方法、内核和备份内核
CN102708034A (zh) * 2012-05-14 2012-10-03 江苏中科梦兰电子科技有限公司 基于带串口功能cpu的计算机远程及本地监控系统
CN103136141A (zh) * 2013-02-06 2013-06-05 浪潮电子信息产业股份有限公司 一种多控制器间的高速互联方法
CN103164366A (zh) * 2011-12-09 2013-06-19 鸿富锦精密工业（深圳）有限公司 具有通用输入输出扩展器的电子设备及信号侦测方法
CN103345459A (zh) * 2013-06-05 2013-10-09 福建星网锐捷通讯股份有限公司 基于单板上的多个处理器串口复用的切换方法及切换电路
CN103914401A (zh) * 2013-01-06 2014-07-09 北京忆恒创源科技有限公司 具有多处理器的存储设备
CN104919442A (zh) * 2012-12-13 2015-09-16 相干逻辑公司 具有改进的辅互连网络的多处理器系统
CN204650513U (zh) * 2015-04-21 2015-09-16 深圳市恒扬科技股份有限公司 分布式架构设备及其串口复用电路
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
CN105278651A (zh) * 2015-11-27 2016-01-27 中国科学院微电子研究所 一种冗余控制系统
CN105373507A (zh) * 2015-09-25 2016-03-02 河南英飞网络技术股份有限公司 一种通用串行总线端口功能的扩展装置及方法
CN206348790U (zh) * 2016-12-26 2017-07-21 中国石油大学(华东) 一种基于多处理器dsp实验平台的通用扩展接口
CN107077434A (zh) * 2014-12-01 2017-08-18 西部数据科技股份有限公司 多接口设备中集成下游端口
CN107257345A (zh) * 2017-07-06 2017-10-17 浙江华创视讯科技有限公司 一种基于内外网的数据通讯方法、装置及系统
CN107621996A (zh) * 2017-09-26 2018-01-23 郑州云海信息技术有限公司 缓存备份方法、故障处理方法、系统、装置及存储介质
CN107704343A (zh) * 2017-09-29 2018-02-16 郑州云海信息技术有限公司 一种多控制器的数据备份方法、装置、设备及存储介质
CN107748726A (zh) * 2017-11-02 2018-03-02 郑州云海信息技术有限公司 一种gpu箱
CN107797960A (zh) * 2017-11-03 2018-03-13 山东超越数控电子股份有限公司 一种多处理器的服务器架构
US20180143930A1 (en) * 2007-02-02 2018-05-24 Psimast,Inc Multi protocol communication switch apparatus
CN109298837A (zh) * 2018-09-13 2019-02-01 郑州云海信息技术有限公司 一种多控制器缓存备份方法、装置、设备及可读存储介质
CN109408445A (zh) * 2018-11-01 2019-03-01 郑州云海信息技术有限公司 一种图形处理器板卡
CN109408299A (zh) * 2018-11-02 2019-03-01 郑州云海信息技术有限公司 三控制器集群的数据处理方法、装置、设备及存储介质
CN109634878A (zh) * 2018-12-07 2019-04-16 用友网络科技股份有限公司 监控方法、监控装置、服务器、终端和可读存储介质
CN109791530A (zh) * 2016-10-10 2019-05-21 英特尔公司 多管芯硬件处理器和方法

Patent Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592894A (zh) * 2002-06-27 2005-03-09 纳佐米通讯公司 无线应用的应用处理器和存储器体系结构
US20080062927A1 (en) * 2002-10-08 2008-03-13 Raza Microelectronics, Inc. Delegating Network Processor Operations to Star Topology Serial Bus Interfaces
CN2650232Y (zh) * 2003-09-30 2004-10-20 福建缔邦实业有限公司 具有串口扩展装置的cpu
CN1848634A (zh) * 2005-03-17 2006-10-18 国际整流器公司 具有模拟总线的pol系统结构
US20180143930A1 (en) * 2007-02-02 2018-05-24 Psimast,Inc Multi protocol communication switch apparatus
CN101655826A (zh) * 2009-09-25 2010-02-24 福建星网锐捷网络有限公司 多核处理器复用串口的方法及串口复用装置
CN101908032A (zh) * 2010-08-30 2010-12-08 湖南大学 可重新配置处理器集合的处理器阵列
CN102508738A (zh) * 2011-10-14 2012-06-20 华为数字技术有限公司 一种多核处理器业务信息的备份方法、内核和备份内核
CN103164366A (zh) * 2011-12-09 2013-06-19 鸿富锦精密工业（深圳）有限公司 具有通用输入输出扩展器的电子设备及信号侦测方法
CN102708034A (zh) * 2012-05-14 2012-10-03 江苏中科梦兰电子科技有限公司 基于带串口功能cpu的计算机远程及本地监控系统
CN104919442A (zh) * 2012-12-13 2015-09-16 相干逻辑公司 具有改进的辅互连网络的多处理器系统
CN103914401A (zh) * 2013-01-06 2014-07-09 北京忆恒创源科技有限公司 具有多处理器的存储设备
CN103136141A (zh) * 2013-02-06 2013-06-05 浪潮电子信息产业股份有限公司 一种多控制器间的高速互联方法
CN103345459A (zh) * 2013-06-05 2013-10-09 福建星网锐捷通讯股份有限公司 基于单板上的多个处理器串口复用的切换方法及切换电路
CN107077434A (zh) * 2014-12-01 2017-08-18 西部数据科技股份有限公司 多接口设备中集成下游端口
CN204650513U (zh) * 2015-04-21 2015-09-16 深圳市恒扬科技股份有限公司 分布式架构设备及其串口复用电路
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
CN105373507A (zh) * 2015-09-25 2016-03-02 河南英飞网络技术股份有限公司 一种通用串行总线端口功能的扩展装置及方法
CN105278651A (zh) * 2015-11-27 2016-01-27 中国科学院微电子研究所 一种冗余控制系统
CN109791530A (zh) * 2016-10-10 2019-05-21 英特尔公司 多管芯硬件处理器和方法
CN206348790U (zh) * 2016-12-26 2017-07-21 中国石油大学(华东) 一种基于多处理器dsp实验平台的通用扩展接口
CN107257345A (zh) * 2017-07-06 2017-10-17 浙江华创视讯科技有限公司 一种基于内外网的数据通讯方法、装置及系统
CN107621996A (zh) * 2017-09-26 2018-01-23 郑州云海信息技术有限公司 缓存备份方法、故障处理方法、系统、装置及存储介质
CN107704343A (zh) * 2017-09-29 2018-02-16 郑州云海信息技术有限公司 一种多控制器的数据备份方法、装置、设备及存储介质
CN107748726A (zh) * 2017-11-02 2018-03-02 郑州云海信息技术有限公司 一种gpu箱
CN107797960A (zh) * 2017-11-03 2018-03-13 山东超越数控电子股份有限公司 一种多处理器的服务器架构
CN109298837A (zh) * 2018-09-13 2019-02-01 郑州云海信息技术有限公司 一种多控制器缓存备份方法、装置、设备及可读存储介质
CN109408445A (zh) * 2018-11-01 2019-03-01 郑州云海信息技术有限公司 一种图形处理器板卡
CN109408299A (zh) * 2018-11-02 2019-03-01 郑州云海信息技术有限公司 三控制器集群的数据处理方法、装置、设备及存储介质
CN109634878A (zh) * 2018-12-07 2019-04-16 用友网络科技股份有限公司 监控方法、监控装置、服务器、终端和可读存储介质

Also Published As

Publication number Publication date
CN110262993B (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN109471770B (zh) 一种系统管理方法和装置
CN102402395B (zh) 基于仲裁磁盘的高可用系统不间断运行方法
US20190303255A1 (en) Cluster availability management
JP5102901B2 (ja) データセンタにわたる複数データサーバ間のデータ完全性を保持する方法およびシステム
JP2003131900A (ja) サーバシステム運用管理方式
CN108205476A (zh) 一种多线程日志输出的方法及装置
KR20170093666A (ko) 컴포지트 메모리 장치를 포함하는 전자 장치에 파일 시스템을 제공하는 시스템 및 방법
CN110413225B (zh) 高可靠集群存储双活配置方法、系统、终端及存储介质
CN110908644B (zh) 状态节点的配置方法、装置、计算机设备和存储介质
CN110262993A (zh) 输入信息的读取方法及电路、存储介质、电子装置
CN114610817B (zh) 数据同步方法、装置、多活系统、电子设备及存储介质
CN112653753B (zh) 基于rpc的多机房独立多活方法、系统及电子设备
CN110620684A (zh) 一种存储双控防脑裂方法、系统、终端及存储介质
CN103488505B (zh) 补丁方法、设备及系统
CN115373799A (zh) 一种集群管理的方法、装置及电子设备
CN115225642A (zh) 超融合系统的弹性负载均衡方法及系统
CN105005547B (zh) 一种基于numa的多路服务器完全物理分区方法
CN113806309A (zh) 基于分布式锁的元数据删除方法、系统、终端及存储介质
CN112988636A (zh) 用于数据加速处理的系统、板卡和电子设备
TW200307200A (en) Multiple fault location in a series of devices
CN113535494B (zh) 一种设备调试的方法及电子设备
CN112486868B (zh) 基于cpld存储双控同步系统、方法、设备及存储介质
CN117395263B (zh) 一种数据同步方法、装置、设备和存储介质
CN118193163A (zh) 一种硬件资源管理方法、装置、设备及机器可读存储介质
JP2008287512A (ja) 計算機及び分散データ処理システム及びデータ処理方法及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant