CN110245103A

CN110245103A - 用于模块并联的同步信号母线电路、同步系统及同步方法

Info

Publication number: CN110245103A
Application number: CN201910537744.XA
Authority: CN
Inventors: 季金虎; 王强; 胡永峰
Original assignee: Beijing Machinery Equipment Research Institute
Current assignee: Beijing Machinery Equipment Research Institute
Priority date: 2019-06-20
Filing date: 2019-06-20
Publication date: 2019-09-17
Anticipated expiration: 2039-06-20
Also published as: CN110245103B

Abstract

本发明涉及一种用于模块并联的同步信号母线电路、同步系统及同步方法，属于同步信号母线电路技术领域，解决了现有技术中电路结构复杂、不易于实施，同时不能同时满足多模块并联同步信号母线的控制等问题。包括同步信号发送电路、通信互联电路和同步信号接收模块。通过集成同步信号发送、接收及互联功能于一体，同时配合光耦将控制电和通信电可靠隔离，实现了简化整体电气设计，满足多模块并联同步信号母线控制的目的。

Description

用于模块并联的同步信号母线电路、同步系统及同步方法

技术领域

本发明涉及同步信号母线电路技术领域，尤其涉及一种用于模块并联的同步信号母线电路、同步系统及同步方法。

背景技术

对大部分电源设备来说，多模块并联均流是非常常见的一种扩容和冗余的方案，便于用户便捷的以搭积木的形式选择电源功率等级，并以N+X的方式增加系统可靠性，这就需要研发者合理设计均流电路，对于交流电源并联系统，还需要设计合适的同步信号电路，即所谓的同步信号母线。

模块为了并联工作，必须保证多个模块发出的同步信号一致，表示交流信号已经同相位，可以展开并联工作。信号同步是多模块并联的前提。多模块并联系统中一般有主机和从机之分，为了防止主机故障导致系统瘫痪，主机由多模块竞争而来。同步信号由主机发出，但若自身为从机，则需要接收主机发出的同步信号。因此，同步信号需要兼具接收、发送和互联(母线)功能。

目前常用的同步信号电路分别设计，接收和发送电路分别设计，无法做到互联。使得现有电路结构复杂，成本高，不能同时满足多模块并联同步信号母线的控制。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种用于模块并联的同步信号母线电路，用以解决现有电路结构复杂、不易于实施，同时不能同时满足多模块并联同步信号母线的控制等问题。

本发明的目的主要是通过以下技术方案实现的：

一种用于模块并联的同步母线信号电路，包括：

同步信号发送电路，用于根据接收的同步信号，生成第一驱动控制信号；所述同步信号为由外部输入的逻辑电平信号；

通信互联电路，用于在接收到所述第一驱动控制信号后，向总线输出与所述逻辑电平信号相反的差分电平信号，同时向同步信号接收电路输出第二驱动控制信号；或者，用于从总线接收差分电平信号，根据该差分电平信号生成第三驱动控制信号；

同步信号接收电路，用于在接收到所述第二驱动控制信号后，向外部主机模块输出与所述差分电平信号一致的电平信号；或者用于在接收到所述第三驱动控制信号后，向外部从机模块输出与所述差分电平信号一致的电平信号。

在上述方案的基础上，本发明还做了如下改进：

进一步，所述同步信号发送电路包括电阻R7、电阻R8、光耦U2和MOS管Q1；

所述电阻R8的一端为所述同步信号发送电路的输入端，用于接收所述的同步信号；所述电阻R8的另一端与所述MOS管Q1的门极连接，所述电阻R7的一端连接电源，另一端连接所述光耦U2的原边阳极，所述光耦U2的原边阴极连接所述MOS管Q1的栅极，所述MOS管Q1的源极接地，从所述光耦U2的副边输出所述第一驱动控制信号，所述第一控制信号为副边集电极和发射极间导通或截止信号。

进一步，所述同步信号发送电路还包括电阻R9；

所述电阻R9串联在所述MOS管Q1的门极和发射极之间。

进一步，所述通信互联电路包括三极管V3、三极管V5、三极管V6、二极管V1、稳压管V2、稳压管V4、电阻R3、电阻R4、电阻R5、电阻R6、电阻R10和电阻R11；

所述二极管V1的阳极连接电源，阴极分别连接电阻R3的一端、电阻R4的一端和稳压管V2的阴极，所述电阻R3的另一端与所述光耦U2的副边集电极连接，所述电阻R4的另一端连接电阻R6的一端、三极管V3的集电极，并与所述稳压管V2的阳极构成通信互联电路的输出端，用于输出所述第二或第三驱动控制信号；所述电阻R6的另一端连接三极管V3的基极和稳压管V4的阴极，所述R5的一端连接三极管V3的发射极，另一端连接稳压管V4的阳极、三极管V5的集电极、三极管V6的集电极，所述三极管V5的基极连接电阻R10的一端，并连接至所述同步信号发送电路中光耦U2的发射极，所述电阻R11的一端连接三极管V5的发射极和三极管V6的基极，另一端连接电阻R10的另一端、三极管V6的发射极并接地，所述三极管V6的集电极和发射极构成与总线连接的差分端。

进一步，所述通信互联电路还包括电感L1和电感L2；

所述三极管V6的集电极和发射极分别串接电感L1和电感L2后构成与总线连接的差分端。

进一步，所述同步信号接收电路包括电阻R1、电阻R2和光耦U1；

所述光耦U1的原边阳极连接所述通信互联电路中稳压管V2的阳极，所述光耦U1的原边阴极连接所述通信互联电路中电阻R4的另一端，电阻R2的一端连接光耦U1的副边集电极，同时通过上拉电阻R1接电源，电阻R2的另一端为同步信号接收电路的输出端。

另一方面，本发明实施例提供了一种用于模块并联的同步系统，

多个所述同步母线信号电路均挂接在同一总线上，并分别与并联模块中的一个相连；

所述并联模块包括主机模块和从机模块，每一个同步母线信号电路中的同步信号接收电路用于向与该同步母线信号电路相连的主机模块或从机模块输出电平信号。

再一方面，本发明实施例还提供了一种基于上述系统的同步方法，包括如下步骤：

与主机模块相连的同步母线信号电路中的同步信号发送电路接收外部输入的逻辑电平信号，根据接收的所述逻辑电平信号，生成第一驱动控制信号；

与主机模块相连的同步母线信号电路中的通信互联电路，在接收到所述第一驱动控制信号后，向总线输出与所述逻辑电平信号相反的差分电平信号，同时向同步信号接收电路输出第二驱动控制信号；

与主机模块相连的同步母线信号电路中的同步信号接收电路，在接收到所述第二驱动控制信号后，向主机模块输出与所述差分电平信号一致的电平信号；

与从机模块相连的同步母线信号电路通过通信互联电路从总线接收差分电平信号，根据该差分电平信号生成第三驱动控制信号；

与从机模块相连的同步母线信号电路中的同步信号接收电路在接收到所述第三驱动控制信号后，向外部从机模块输出与所述差分电平信号一致的电平信号。

进一步，所述主机模块和从机模块由并联模块通过竞争产生。

进一步，所述并联模块为DSP控制的交流功率变换模块。

与现有技术相比，本发明至少可实现如下有益效果之一：

1、集成同步信号发送、接收及互联功能于一体，符合多模块并联的需求，便于设计电路时的综合考虑，简化整体电气设计。

2、使用光耦隔离，将控制电和通信电可靠隔离，满足加强绝缘安规要求。

3、电路结构简单、易于实施。

本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为一个实施例中一种用于模块并联的同步信号母线电路结构框图。

图2为另一个实施例中一种用于模块并联的同步系统结构示意图。

图3为另一个实施例中一种用于模块并联的同步信号母线电路图。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。

本发明的一个具体实施例，公开了一种用于模块并联的同步信号母线电路。如图1所示，包括同步信号发送电路，用于根据接收的同步信号，生成第一驱动控制信号；同步信号为由外部输入的逻辑电平信号；通信互联电路，用于在接收到第一驱动控制信号后，向总线输出与逻辑电平信号相反的差分电平信号，同时向同步信号接收电路输出第二驱动控制信号；或者，用于从总线接收差分电平信号，根据该差分电平信号生成第三驱动控制信号；同步信号接收电路，用于在接收到第二驱动控制信号后，向外部主机模块输出与差分电平信号一致的电平信号；或者用于在接收到第三驱动控制信号后，向外部从机模块输出与差分电平信号一致的电平信号。

与现有技术相比，本实施例提供的模块并联的同步信号母线电路，通过集成同步信号发送、接收及互联功能于一体，实现了简化整体电气设计，满足多模块并联同步信号母线控制的目的。

优选地，同步信号发送电路包括电阻R7、电阻R8、光耦U2和MOS管Q1；电阻R8的一端为所述同步信号发送电路的输入端，用于接收所述的同步信号；电阻R8的另一端与MOS管Q1的门极连接，电阻R7的一端连接电源，另一端连接光耦U2的原边阳极，光耦U2的原边阴极连接MOS管Q1的栅极，MOS管Q1的源极接地，从光耦U2的副边输出第一驱动控制信号，第一控制信号为副边集电极和发射极间导通或截止信号。

电阻R8连接MOS管Q1的门极，驱动Q1的开通及关断；电阻R7为限流电阻，为光耦U2提供合适的驱动电流；使用光耦U2隔离，将控制电与通信电可靠隔离，满足加强绝缘安规要求。

考虑到具体实施时，MOS管Q1的门极和发射极之间的输出电压会有不稳定输出的情况发生，因此，同步信号发送电路还可以包括电阻R9；电阻R9串联在MOS管Q1的门极和发射极之间。电阻R9串联在MOS管Q1的门极和发射极之间，提供了MOS管Q1的门极和发射极之间的泄放滤波回路，减小了MOS管Q1发射极总电流的变化，对输出电压起到一定程度的稳定作用；同时给MOS管提供一个消耗能量的通路，使电路安全运行。

优选地，通信互联电路包括三极管V3、三极管V5、三极管V6、二极管V1、稳压管V2、稳压管V4、电阻R3、电阻R4、电阻R5、电阻R6、电阻R10和电阻R11；二极管V1的阳极连接电源，阴极分别连接电阻R3的一端、电阻R4的一端和稳压管V2的阴极，电阻R3的另一端与光耦U2的副边集电极连接，电阻R4的另一端连接电阻R6的一端、三极管V3的集电极，并与稳压管V2的阳极构成通信互联电路的输出端，用于输出第二或第三驱动控制信号；电阻R6的另一端连接三极管V3的基极和稳压管V4的阴极，R5的一端连接三极管V3的发射极，另一端连接稳压管V4的阳极、三极管V5的集电极、三极管V6的集电极，三极管V5的基极连接电阻R10的一端，并连接至同步信号发送电路中光耦U2的发射极，电阻R11的一端连接三极管V5的发射极和三极管V6的基极，另一端连接电阻R10的另一端、三极管V6的发射极并接地，三极管V6的集电极和发射极构成与总线连接的差分端。

通过通信互联电路实现了集成同步信号发送、接收及互联功能于一体，便于设计电路时的综合考虑，简化整体电气设计。

集电极和发射极与总线连接，线路可能会存在干扰，使同步信号受到其他频率信号的干扰，影响同步信号的稳定性；优选地，通信互联电路还包括电感L1和电感L2；三极管V6的集电极和发射极分别串接电感L1和电感L2后构成与总线连接的差分端。电感L1、L2分别串联在信号中间，起到滤除线路干扰的作用。

优选地，同步信号接收电路包括电阻R1、电阻R2和光耦U1；光耦U1的原边阳极连接通信互联电路中稳压管V2的阳极，光耦U1的原边阴极连接通信互联电路中电阻R4的另一端，电阻R2的一端连接光耦U1的副边集电极，同时通过上拉电阻R1接电源，电阻R2的另一端为同步信号接收电路的输出端。

通过同步信号接收模块实现了输出同步信号至外部模块的目的，其中，电阻R1为上拉电阻，起到了为光耦U1的开通提供合适的驱动电流的作用。

本领域技术人员应当能够理解的是，电路中各元件的选型与参数，可根据具体实施需要，经由仿真会计算得到。

本发明的另一个具体实施例，如图2所示，提供了一种用于模块并联的同步系统，包括多个上述任一实施例的同步母线信号电路；多个同步母线信号电路均挂接在同一总线上，并分别与并联模块中的一个相连；并联模块包括主机模块和从机模块，每一个同步母线信号电路中的同步信号接收电路用于向与该同步母线信号电路相连的主机模块或从机模块输出电平信号。

本发明的另一个具体实施例，如图3所示，还提供了一种基于上述同步系统的同步方法，包括：

与主机模块相连的同步母线信号电路中的同步信号发送电路接收外部输入的逻辑电平信号，根据接收的所述逻辑电平信号，生成第一驱动控制信号；与主机模块相连的同步母线信号电路中的通信互联电路，在接收到所述第一驱动控制信号后，向总线输出与所述逻辑电平信号相反的差分电平信号，同时向同步信号接收电路输出第二驱动控制信号；与主机模块相连的同步母线信号电路中的同步信号接收电路，在接收到所述第二驱动控制信号后，向主机模块输出与所述差分电平信号一致的电平信号；与从机模块相连的同步母线信号电路通过通信互联电路从总线接收差分电平信号，根据该差分电平信号生成第三驱动控制信号；与从机模块相连的同步母线信号电路中的同步信号接收电路在接收到所述第三驱动控制信号后，向外部从机模块输出与所述差分电平信号一致的电平信号。

可以结合下述具体实例，进一步理解本发明的工作原理。

示例性地，与主机相连的同步母线信号电路的工作过程及原理如下：

同步信号发送电路接收到外部输入的逻辑电平信号，当SYNTXD信号为高电平时，Q1导通，+3.3V电源信号通过电阻R7，驱动光耦U2开通，此时光耦副边导通有电流产生。+15V电源通过二极管V1、电阻R3、光耦U2副边和电阻R10形成回路，电阻R10上有电压，驱动三极管V5导通；电阻R10，R11之间形成0.7V左右的电压差，在R11上形成电压，驱动V6导通，将L1的左侧箝位到低，因此SYNBUS+和SYNBUS-之间呈现低电平；同时，+15V电源通过二极管V1、稳压管V2、光耦U1原边、三极管V3、电阻R5及三极管V6形成通路，流过约5mA左右的电流，驱动U1开通，因此在SYNRXD一端呈现低电平。当SYNTXD信号为低电平时，Q1关断，光耦U2关断，此时三极管V5、三极管V6基极没有有效的电压驱动信号，因此处于关断高阻状态。+15V电源通过二极管V1、电阻R4、电阻R6、电阻V4和三极管V6(高阻状态)形成一个很弱的漏电流信号，将SYNBUS+和SYNBUS-之间形成一个10V～15V之间的高电平；同时，光耦U1关断，SYNRXD呈现+3.3V高电平状态。此时，该主机电路对外发送信号。

示例性地，与从机相连的同步母线信号电路的工作过程及原理如下：

通信互联电路接收到由对外差分接口送入的差分信号，当SYNBUS+为高电平时，+15V电源通过二极管V1、电阻R4、电阻R6、电阻V4和三极管V6(高阻状态)形成一个很弱的漏电流信号，达不到光耦开通的电流阈值，光耦U1关断，SYNRXD呈现+3.3V高电平状态。当SYNBUS+为低电平时，+15V电源通过二极管V1、稳压管V2、光耦U1原边、三极管V3、电阻R5及三极管V6形成通路，流过约5mA左右的电流，达到光耦U1的开通电流阈值，驱动U1开通，因此在SYNRXD一端呈现低电平。此时，该从机电路对内接收信号。

为了防止主机故障导致系统瘫痪，主机模块和从机模块由并联模块通过竞争产生。

可选的，并联模块为需要并联工作的各种可能芯片或器件。为了实现稳定性好、接口和集成方便的效果；优选地，并联模块一般为DSP控制的交流功率变换模块。

在具体实施过程中，若模块并联数量过多，可能会出现同步信号母线电路带负载能力不足的情况；此时可对V6进行扩容，如并联同规格三极管、改用电流更大的三极管等。

同时，光耦U1、U2的驱动电流由R7、R8决定，可根据光耦传输比灵活设计此值的大小；通过光耦实现了控制电和通信电的可靠隔离。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims

1.一种用于模块并联的同步母线信号电路，其特征在于，包括：

2.根据权利要求1所述的用于模块并联的同步母线信号电路，其特征在于，所述同步信号发送电路包括电阻R7、电阻R8、光耦U2和MOS管Q1；

3.根据权利要求2所述的用于模块并联的同步母线信号电路，其特征在于，所述同步信号发送电路还包括电阻R9；

所述电阻R9串联在所述MOS管Q1的门极和发射极之间。

4.根据权利要求2或3所述的用于模块并联的同步母线信号电路，其特征在于，所述通信互联电路包括三极管V3、三极管V5、三极管V6、二极管V1、稳压管V2、稳压管V4、电阻R3、电阻R4、电阻R5、电阻R6、电阻R10和电阻R11；

5.根据权利要求2或3所述的用于模块并联的同步母线信号电路，其特征在于，所述通信互联电路还包括电感L1和电感L2；

6.根据权利要求4或5所述的用于模块并联的同步母线信号电路，其特征在于，所述同步信号接收模块包括电阻R1、电阻R2和光耦U1；

7.一种用于模块并联的同步系统，其特征在于：包括多个如权利要求1-6任一所述的同步母线信号电路；

8.一种基于权利要求7所述同步系统的同步方法，其特征在于，包括如下步骤：

9.根据权利要求8所述的同步方法，其特征在于，所述主机模块和从机模块由并联模块通过竞争产生。

10.根据权利要求8或9所述的同步方法，其特征在于，所述并联模块为DSP控制的交流功率变换模块。