CN110178327B - 用于信息编码的打孔和重复方法、装置及计算机可读介质 - Google Patents

用于信息编码的打孔和重复方法、装置及计算机可读介质 Download PDF

Info

Publication number
CN110178327B
CN110178327B CN201880006309.8A CN201880006309A CN110178327B CN 110178327 B CN110178327 B CN 110178327B CN 201880006309 A CN201880006309 A CN 201880006309A CN 110178327 B CN110178327 B CN 110178327B
Authority
CN
China
Prior art keywords
bit
xor
codeword
bits
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880006309.8A
Other languages
English (en)
Other versions
CN110178327A (zh
Inventor
H·桑卡尔
G·萨奇斯
许昌龙
A·戈罗霍夫
蒋靖
J·B·索里阿加
侯纪磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN202111060450.6A priority Critical patent/CN113794534A/zh
Publication of CN110178327A publication Critical patent/CN110178327A/zh
Application granted granted Critical
Publication of CN110178327B publication Critical patent/CN110178327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0058—Allocation criteria
    • H04L5/006—Quality of the received signal, e.g. BER, SNR, water filling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

在一些方面中，本公开内容涉及信息编码。信息编码可以涉及对码字的比特进行打孔或者对码字的比特进行重复。在一些方面中，本公开内容涉及选择打孔或重复模式。在一些方面中，用于数据编码的打孔模式是基于XOR的输出和重复输入不被擦除的标准进行选择的。在一些方面中，用于数据编码的重复模式是基于重复不被应用于XOR的输出和重复输入的标准进行选择的。

Description

用于信息编码的打孔和重复方法、装置及计算机可读介质
相关申请的交叉引用
本申请要求享有于2017年1月12日提交的专利合作条约申请号 PCT/CN2017/070985的优先权和权益，这里结合其全部内容作为参考。
技术领域
本文描述的各个方面涉及通信，更具体地但不排他地说，涉及采用打孔(puncture)和重复的信息编码。
无线通信系统可以使用纠错码来促进数字消息在嘈杂信道上的可靠传输。块码是一种类型的纠错码。在典型的块码中，信息消息或序列被拆分成块，并且发送设备处的编码器在数学上向信息消息中增加冗余度。利用编码信息消息中的这一冗余度提高消息的可靠性，实现对可能由于噪声而发生的比特错误的纠正。即，接收设备处的解码器可以利用冗余度来可靠地恢复信息消息，即使可能部分地由于信道增加的噪声而发生比特错误。纠错块码的示例包括汉明(Hamming)码、博斯乔赫里霍克文黑姆 (Bose-Chaudhuri-Hocquenghem，BCH)码和turbo码等等。许多现有的无线通信网络利用这样的块码，诸如3GPP LTE网络(其利用turbo码)和IEEE 802.11n Wi-Fi网络。
由块码指定的块大小可能与和正在被编码的数据相关联的块大小不相匹配。例如，特定的块大小(例如，资源块大小)可以被指定用于在特定资源上发送数据。对编码数据的打孔和重复是可以用于调整编码数据的块大小的两种技术。实际上，打孔或重复会影响通信性能。因此，需要高效的打孔或重复技术。
发明内容
为了对本公开内容的一些方面有基本的理解，下面给出了这些方面的简单概括。该概括部分不是对本公开内容的所有预期特征的详尽概述，也不是旨在标识本公开内容的所有方面的关键或重要要素，或者描述本公开内容的任意或所有方面的范围。其唯一目的是用简单的形式呈现本公开内容的一些方面的各种概念，以此作为后面呈现的详细描述的序言。
在一个方面中，本公开内容提供了一种被配置为用于通信的装置，所述装置包括接口、存储器和耦合到所述存储器和所述接口的处理器。所述接口被配置为获得数据。所述处理器和所述存储器被配置为：对所述数据进行编码以生成码字；以及根据基于多个比特元组的打孔模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为打孔比特。所述接口还被配置为输出(例如，发送)经修改的码字。在一些实现方式中，所述接口可以包括第一接口(例如，用于获得数据)和第二接口(例如，用于输出经修改的码字)。
本公开内容的另一个方面提供了一种用于通信的方法，包括：获得数据；对所述数据进行编码以生成码字；根据基于多个比特元组的打孔模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为打孔比特；以及输出(例如，发送)经修改的码字。
本公开内容的另一个方面提供了一种被配置为用于通信的装置。所述装置包括：用于获得数据的单元；用于对所述数据进行编码以生成码字的单元；用于根据基于多个比特元组的打孔模式来修改所述码字的单元，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为打孔比特；以及用于输出(例如，发送)经修改的码字的单元。
本公开内容的另一个方面提供了一种存储计算机可执行代码的非暂时性计算机可读介质，所述计算机可执行代码包括用于执行以下操作的代码：获得数据；对所述数据进行编码以生成码字；根据基于多个比特元组的打孔模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为打孔比特；以及输出(例如，发送)经修改的码字。
在一个方面中，本公开内容提供了一种被配置为用于通信的装置，所述装置包括接口、存储器和耦合到所述存储器和所述接口的处理器。所述接口被配置为获得数据。所述处理器和所述存储器被配置为：对所述数据进行编码以生成码字；以及根据基于多个比特元组的重复模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为重复比特。所述接口还被配置为输出(例如，发送)经修改的码字。在一些实现方式中，所述接口可以包括第一接口(例如，用于获得数据)和第二接口(例如，用于输出经修改的码字)。
本公开内容的另一个方面提供了一种用于通信的方法，包括：获得数据；对所述数据进行编码以生成码字；根据基于多个比特元组的重复模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为重复比特；以及输出(例如，发送)经修改的码字。
本公开内容的另一个方面提供了一种被配置为用于通信的装置。所述装置包括：用于获得数据的单元；用于对所述数据进行编码以生成码字的单元；用于根据基于多个比特元组的重复模式来修改所述码字的单元，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为重复比特；以及用于输出(例如，发送)经修改的码字的单元。
本公开内容的另一个方面提供了一种存储计算机可执行代码的非暂时性计算机可读介质，所述计算机可执行代码包括用于执行以下操作的代码：获得数据；对所述数据进行编码以生成码字；根据基于多个比特元组的重复模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多一个比特被指定为重复比特；以及输出(例如，发送)经修改的码字。
在了解了下面的具体实施方式之后，将更充分地理解本公开内容的这些和其它方面。在结合附图了解了下面的本公开内容的特定实现的描述之后，本公开内容的其它方面、特征和实现对于本领域普通技术人员来说将变得显而易见。虽然相对于下面的某些实现和附图讨论了本公开内容的特征，但是本公开内容的所有实现可以包括本文所讨论的优势特征中的一个或多个优势特征。换句话说，虽然将一个或多个实现讨论成具有某些优势特征，但是根据本文所讨论的本公开内容的各种实现，也可以使用这些特征中的一个或多个特征。按照类似的方式，虽然下面将某些实现讨论成设备、系统或者方法实现，但是应当理解的是，这些实现可以利用各种各样的设备、系统和方法来实现。
附图说明
给出附图是为了辅助对本公开内容的方面的描述，并且附图仅被提供用于说明所述方面而不是对其进行限制。
图1是可以在其中使用本公开内容的方面的示例性通信系统的框图。
图2是可以在其中使用本公开内容的方面的示例性通信设备的框图。
图3是通信信道的表示的示例的图。
图4是针对极化码的极化的示例的图。
图5是根据本公开内容的一些方面的示例性编码器结构的框图。
图6是根据本公开内容的一些方面用于极化码的第一示例性打孔技术的示意图。
图7是根据本公开内容的一些方面用于极化码的第二示例性打孔技术的示意图。
图8是根据本公开内容的一些方面用于极化码的第三示例性打孔技术的示意图。
图9是根据本公开内容的一些方面用于极化码的第四示例性打孔技术的示意图。
图10是根据本公开内容的一些方面用于极化码的第五示例性打孔技术的示意图。
图11是根据本公开内容的一些方面用于极化码的第六示例性打孔技术的示意图。
图12是根据本公开内容的一些方面用于极化码的第七示例性打孔技术的示意图。
图13是根据本公开内容的一些方面用于极化码的第八示例性打孔技术的示意图。
图14是根据本公开内容的一些方面用于极化码的第一示例性重复技术的示意图。
图15是根据本公开内容的一些方面用于极化码的第二示例性重复技术的示意图。
图16是根据本公开内容的一些方面用于极化码的第三示例性重复技术的示意图。
图17是根据本公开内容的一些方面用于极化码的第四示例性重复技术的示意图。
图18是说明根据本公开内容的一些方面用于可以支持编码的装置(例如，电子设备)的示例性硬件实现方式的框图。
图19是说明根据本公开内容的一些方面利用打孔的编码过程的示例的流程图。
图20是说明根据本公开内容的一些方面利用重复的编码过程的示例的流程图。
具体实施方式
本公开内容的各个方面涉及用于信息的通信(例如，用于无线通信) 的编码。在一些方面中，编码可以涉及对码字的比特进行打孔或者对码字的比特进行重复。作为一个示例，对于利用块码(诸如极化码)的数据编码，码字长度N可以是2的幂。因此，数据编码可以使用打孔或重复来将码字大小与资源分配(其可能不对应于2的幂)相匹配。作为另一示例，数据编码可以使用打孔或重复来改善接收机处的解码性能。在一些方面中，本公开内容涉及选择可以提供改善的性能的打孔或重复模式。在一些方面中，用于数据编码的打孔模式是基于XOR(异或)的输出和重复输入不被擦除的标准进行选择的。在一些方面中，用于数据编码的重复模式是基于重复不被应用于XOR的输出和重复输入的标准进行选择的。
下面结合附图阐述的具体实施方式旨在作为对各种配置的描述，而不旨在于表示可以在其中实施本文描述的概念的唯一配置。为了提供对各种概念的全面理解，具体实施方式包括具体细节。但是，对于本领域的技术人员将显而易见的是，在没有这些具体细节的情况下，也可以实施这些概念。此外，可以在不脱离本公开内容的情况下，设计出替代的配置。另外，不将详细地描述或者将省略公知的元素，以避免模糊本公开内容的相关细节。
贯穿本公开内容介绍的各种概念可以在广泛的多种多样的电信系统、网络架构和通信标准中实现。例如，第三代合作伙伴计划(3GPP)是定义针对涉及演进分组系统(EPS)的网络(经常被称为长期演进(LTE)网络) 的若干无线通信标准的标准主体。LTE网络的演进版本(诸如第五代(5G) 网络)可以提供许多不同类型的服务或应用，包括但不限于网页浏览、视频流式传输、VoIP、任务关键应用、多跳网络、具有实时反馈的远程操作 (例如，远程手术等)。因此，可以根据包括但不限于以下各项的各种网络技术来实现本文的教导：5G技术、第四代(4G)技术、第三代(3G) 技术和其它网络架构。此外，本文描述的技术可以用于下行链路、上行链路、对等链路或某种其它类型的链路。
使用的实际电信标准、网络架构和/或通信标准将取决于特定的应用和施加在系统上的整体设计约束。出于说明的目的，以下内容可以在5G系统和/或LTE系统的上下文中描述各个方面。然而，应当认识到的是，本文的教导也可以用在其它系统中。因此，应当理解，在5G和/或LTE术语的上下文中对功能的引用同等地适用于其它类型的技术、网络、组件、信令等等。
示例性通信系统
图1示出了无线通信系统100的示例，其中，用户设备(UE)能够经由无线通信信令来与其它设备进行通信。例如，第一UE 102和第二UE 104 可以使用由发送接收点(TRP)106和/或其它网络组件(例如，核心网108、互联网服务提供商(ISP)110、对等设备等等)管理的无线通信资源来与 TRP 106进行通信。在一些实现方式中，系统100的组件中的一个或多个组件可以经由设备到设备(D2D)链路112或者某种其它类似类型的直接链路来与彼此直接进行通信。
系统100的组件中的两个或更多个组件之间的信息的通信可以涉及对信息进行编码。例如，TRP 106可以对TRP 106向UE 102或UE 104发送的数据(例如，用户数据或控制信息)进行编码。作为另一示例，UE 102 可以对UE 102向TRP 106或UE 104发送的数据(例如，用户数据或控制信息)进行编码。编码可以涉及诸如极化编码的块编码。根据本文的教导，UE 102、UE 104、TRP 106或者系统100的某个其它组件中的一个或多个可以包括利用打孔和/或重复的编码器114。
无线通信系统100的组件和链路可以在不同的实现方式中采取不同的形式。UE的示例可以包括但不限于蜂窝设备、物联网(IoT)设备、蜂窝 IoT(CIoT)设备、LTE无线蜂窝设备、机器类型通信(MTC)蜂窝设备、智能报警器、远程传感器、智能电话、移动电话、智能仪表、个人数字助理(PDA)、个人计算机、网格节点和平板型计算机。
在一些方面中，TRP可以指代并入针对特定物理小区的无线电头端功能的物理实体。在一些方面中，TRP可以包括具有基于正交频分复用 (OFDM)的空中接口的5G新无线电(NR)功能。举例而言但不是进行限制，NR可以支持增强型移动宽带(eMBB)、任务关键服务和IoT设备的宽范围部署。TRP的功能在一个或多个方面中可以类似于(或者包括或被并入到)以下各项的功能：CIoT基站(C-BS)、节点B、演进型节点B (eNodeB)、无线接入网络(RAN)接入节点、无线网络控制器(RNC)、基站(BS)、无线基站(RBS)、基站控制器(BSC)、基站收发机(BTS)、收发机功能(TF)、无线收发机、无线路由器、基本服务集(BSS)、扩展服务集(ESS)、宏小区、宏节点、家庭eNB(HeNB)、毫微微小区、毫微微节点、微微节点或某种其它适当实体。在不同的场景(例如，NR、 LTE等)中，TRP可以被称为g节点B(gNB)、eNB、基站或者使用其它术语进行引用。
可以在无线通信系统100中支持各种类型的网络到设备链路和D2D链路。例如，D2D链路可以包括但不限于：机器到机器(M2M)链路、MTC 链路、车辆到车辆(V2V)链路和车辆到一切(V2X)链路。网络到设备链路可以包括但不限于：上行链路(或反向链路)、下行链路(或前向链路) 和车辆到网络(V2N)链路。
示例性通信组件
图2是无线通信系统200的示意图，无线通信系统200包括可以使用本文的教导的第一无线通信设备202和第二无线通信设备204。在一些实现方式中，第一无线通信设备202或第二无线通信设备204可以与图1的UE 102、UE 104、TRP 106或某个其它组件相对应。
在所示出的示例中，第一无线通信设备202在通信信道206(例如，无线信道)上向第二无线通信设备204发送消息。为了提供消息的可靠通信，这种方案中应当解决的一个问题是考虑影响通信信道206的噪声208。
块码或纠错码被频繁地用于提供消息在嘈杂信道上的可靠传输。在典型的块码中，来自第一(发送)无线通信设备202处的信息源210的信息消息或序列被拆分成块，每个块具有K比特的长度。编码器212在数学上向信息消息中增加冗余度，产生具有长度为N的码字，其中N>K。这里，码率R是消息长度与块长度之间的比率(即，R＝K/N)。利用编码信息消息中的这一冗余度是在第二(接收)无线通信设备204处可靠地接收发送的消息的关键，由此冗余度实现了对可能因施加在所发送的消息上的噪声 208而发生的比特错误的纠正。即，第二(接收)无线通信设备204处的解码器214可以利用冗余度来可靠地恢复提供到信息宿216的信息消息，即使可能部分地由于向信道206增加噪声208而发生比特错误。
本领域技术人员已知这种纠错块码的许多示例，包括汉明码、博斯乔赫里霍克文黑姆码和turbo码等等。一些现有的无线通信网络利用这些块码。例如，3GPP LTE网络可以使用turbo码。然而，对于未来网络，被称为极化码的一类新的块码给出了可靠和高效信息传输的潜在机会，其相对于其它码具有改进的性能。
极化码是线性块纠错码，其中，信道极化是利用对极化码进行定义的递归算法生成的。极化码是实现对称二进制输入离散无记忆信道的信道容量的第一明确的码。即，极化码实现了针对能够在存在噪声的情况下在给定带宽的离散无记忆信道上发送的无误差信息的量的信道容量(香农极限) 或理论上限。该容量可以利用简单的连续消除(SC)解码器实现。
极化码可以被认为是块码(N，K)。虽然使编码器212能够选择信息比特的数量K是灵活的，但是对于极化码，码字长度N是2的幂(例如， 256、512、1024等)，这是因为极化矩阵的原始构建是基于克罗内克积
Figure BDA0002123385800000081
的。
在一些方面中，本公开内容涉及用于极化码的打孔和重复。如本文所使用的，术语打孔可以指代例如通过省略(例如，去除)原始块的一些比特来减小块的大小，而术语重复可以指代例如通过重复(例如，添加)原始块的一些比特来增大块的大小。
为了生成用于第一传输的编码数据，编码器212生成编码数据218(例如，码字)。随后，编码器212根据是否要对编码数据218进行打孔或重复来分别确定打孔模式或重复模式。如下文更加详细地论述的，在一些方面中，确定哪些比特要打孔或重复可以取决于将比特划分成元组以及从给定元组中仅选择一个比特。这根据正在执行的特定操作来产生特定的打孔模式或重复模式。为此，编码器212包括用于通过从每个元组选择一个比特来确定打孔或重复模式的模块220。用于对编码数据进行打孔或重复的模块222分别使用所确定的打孔模式或重复模式来对编码数据218进行打孔或重复。随后，第一无线通信设备202发送产生的数据(例如，码字)。如本文所使用的，术语元组指代两个或更多个元素的集合。因此，比特元组指代两个或更多个比特的集合(例如，比特对)。
在第二无线通信设备204处接收到经打孔或重复的编码数据226之后，用于解码的模块224对数据226进行解码。例如，解码器214可以使用诸如SC解码或某种其它类型的解码的解码。
本文的教导可以用于改善编码器或者执行编码的某种其它类型的其它处理电路(例如，处理器)的编码性能。例如，与使用某种其它打孔方案和/或重复方案的编码器相比，使用如本文的教导所生成的打孔和/或重复的编码器可以提供更可靠的编码。这种更高的可靠性可以是例如通过在具有最低擦除概率的比特上发送信息来实现的。因此，通过使用如本文教导使用的打孔和/或重复，而不使用不采用这种方式来对信息进行编码的其它打孔和重复方案，可以需要更少的重传。
在一些实现方式中，编码器212可以包括或使用输入接口228和/或输出接口230。这样的接口可以包括例如接口总线、总线驱动器、总线接收机、射频(RF)电路、其它适当的电路或其组合。例如，输入接口228可以包括接收机设备、缓冲器、RF接收机或用于接收信号的其它电路。作为另一示例，输出接口230可以包括输出设备、驱动器、RF发射机或用于发送信号的其它电路。在一些实现方式中，这些接口可以被配置为与编码器212 的一个或多个其它组件对接。
极化码
现在将参照图3和图4更加详细地讨论极化码。初始地参照图3的顶部，二进制输入离散无记忆信道302可以被表示为W:X→Y，其中，X是信道W的输入，以及Y是信道W的输出。该信道的容量C是：C＝I(X；Y)，其中I表示互信息函数。
参照图3的底部，可以按照如下来表示用于多个输入的有效信道WVEC 308。对于二进制输入的示例，0≤C≤1，变换可以包括下面的运算。以信道W 302的N个副本开始；从U个输入(U0,U1,...,UN)向X个输出(X0, X1,...,XN)应用一对一映射GNxN 310，如表1的公式1阐述的。因此，创建了有效信道WVEC 308，其中XN＝UN·GNxN。对于N＝2的相对简单的情况，可以如在表1的公式2中阐述的来表示GNxN。
Figure BDA0002123385800000101
表1
假设W是具有擦除概率‘ε’的二进制擦除信道(BEC)，在表1的公式3中阐述的关系为真(参照图4的示意图400)。在图4中，U0是信道 W0的输入，以及Y0是信道W0的输出。类似地，U1是信道W1的输入，以及Y1是信道W1的输出。
对于信道W0：U0→YN，在表1的公式4中阐述了擦除概率(ε-)。对于信道W1：U1→(YN，U0)，在表1的公式5中阐述了擦除概率(ε+)。从以上观点来看，W1是比W0更好的信道。因此，在SC编码之下，U1与U0相比将具有更高的可靠性。以上操作可以递归地执行，由此在N上产生更多的极化。
极化码具有这样的约束：对于某个L，母码具有长度N＝2L。实际上，码可以是比率兼容的。例如，可以对编码比特进行打孔以满足分配的约束。
替代地，可以对编码比特进行重复以满足分配的约束。例如，以固定的N开始并且进行重复以满足分配大小。在这种情况下，与从2N开始并且进行打孔相比，编码器/解码器复杂度可以更低。
在一些方面中，本公开内容涉及尝试在给定的基本极化码的情况下找到进行打孔/重复的最优方案。前述分析使用BEC作为示例，其中密度卷积更易处理以预测性能。然而，本文的教导可以应用于任何信道模型。
编码器结构
图5说明了编码器结构500的高级示例，其中，可以根据本文的教导来选择用于打孔或重复的比特。通过编码器结构的初始阶段(或阶段)502 和最终阶段504来对输入比特进行操作，以提供输出比特集合。
如图5所示，最终阶段504包括若干逻辑块(例如，XOR)。为了降低图5的复杂度，仅示出了两个逻辑块506和508。应当认识到的是，最终阶段504可以包括更多个逻辑块。
根据本文的教导，选择510输出比特中的某些比特以通过打孔/重复阶段512来进行打孔或重复。例如，可以避免选择由相同逻辑块的输入和输出构成的比特元组。如下文更加详细地论述的，该选择可以产生编码的改进性能。
打孔
将参照图6-13更加详细地讨论示例性打孔方案。图6-13说明了根据本文的教导用于生成打孔模式的编码器600-1300的若干示例，其中，要被打孔的比特不包括相同逻辑块的输入和输出。在这些附图中，比特的数量 N＝8，打孔比特的数量P＝3，以及要被编码的信息比特的数量K＝3。在其它场景中可以使用其它值。在这些附图中示出的值指示相应比特的擦除概率。在不同的场景中，擦除概率可以具有不同的值。
步骤1：打孔：采用非比特反转极化码构建。假设N个输出比特中的P 个输出比特要被打孔。一种更好的打孔方案是选择顶部的P个连续编码比特并且进行打孔(图6)或者选择底部P个连续编码比特并且进行打孔(图 8)。例如，从擦除概率的角度来看，这些是等同的方法。
步骤2：冻结比特：给定K(要被编码的信息比特的数量)<N，则信息比特中的一些信息比特要被冻结。在一些实现方式中，冻结比特可以是基于受本文讨论的打孔模式影响的密度演进进行选择的。替代地，可以使用经定义(例如，预定义)的冻结比特序列(例如，可以是次优的)。类似的冻结比特技术也可以用于重复。
一旦完成了以上操作，就可以计算针对每个比特的擦除概率(例如，在图6-13中示出的数据路径(信息路径)上的数字1、0.75、0.5等)，并且在具有最低擦除概率的比特上发送信息比特。
在图6-13中，每个编码器600-1300包括与相应的错误概率相关联的输入比特(例如，图6中的比特602-0至602-7)和输出比特(例如，图6中的比特604-0至604-7)。每个编码器还包括输入阶段和最终阶段，最终阶段包括XOR组(例如，图6中的XOR组608)和重复路径(例如，图6 中的路径610)。XOR是由标准的XOR符号(例如，图6中的XOR 612 和XOR 614)表示的。也示出了编码器的中间阶段(例如，图6中的路径 616-0至616-7和路径618-0至618-7)的额外的错误概率。图7-13说明了与图6类似的结构，其中类似特征由类似编号来指示。
如上文提及的，图6示出了顶部打孔的示例(即，对来自输出比特中的顶部一半输出比特的比特进行打孔)。XOR组608中的XOR中的每个 XOR对应于图4的XOR(例如，极化编码函数的奇偶校验路径U0)。另外，在XOR组608下面的四个路径610中的每个路径610对应于图3的重复路径U1。因此，XOR组608中的每个XOR具有输出和在本文中被称为的重复输入(对应于图4的结构)。例如，XOR 614具有输出比特604-0 和重复输入比特604-4。在一些方面中，XOR组608可以被称为编码器图的最后一个阶段。
注意，打孔比特622(输出比特604-0、604-1和604-2)不包括XOR 组608的四个XOR中的任何XOR的输出和重复输入二者。例如，XOR 614 的输出比特(输出比特604-0)被打孔，但是XOR 614的重复输入(输出比特604-4)不被打孔。如果这些XOR中的一个XOR的输出和重复输入两者都被打孔，则编码/解码的性能(例如，可靠性)通常将是更差的。然而，如果仅这些XOR中的一个XOR的输出和重复输入中的一个被打孔，则 XOR的输出将被擦除，但是重复路径的输出(对应于重复输入)将不被打孔。因此，在该场景中，性能是更好的。
现在将描述图7-13的打孔模式示例。
可以在输出比特的顶部(开始)一半和底部(结束)一半之间对打孔进行拆分，如针对图7中的编码器700示出的。在该示例中，要被打孔的比特722包括输出比特704-0、704-1和704-6。图7的比特交换724是相对于图6的。具体地，输出比特704-6而不是输出比特704-2被打孔(与图6 相反，在图6中，打孔比特622包括输出比特604-2)。根据本文的教导，打孔比特722不包括XOR组708中的四个XOR中的任何XOR的输出和重复输入二者。
如上文提及的，图8说明了在底部打孔(即，对来自输出比特中的底部一半的比特进行打孔)和图6的顶部打孔之间的擦除概率等效。编码器 800示出了底部打孔的示例，其中，要被打孔的比特822包括输出比特804-5、 804-6和804-7，它们全部来自输出比特中的底部一半。这与图6相反，在图6中，全部打孔比特622来自输出比特中的顶部一半。根据本文的教导，打孔比特822不包括XOR组808中的四个XOR中的任何XOR的输出和重复输入二者。
类似于图7，图9的编码器900示出了可以在输出比特的顶部(开始) 一半和底部(结束)一半之间对打孔比特进行拆分的另一种方式。在该示例中，要被打孔的比特922包括输出比特904-1、904-6和904-7。图9的比特交换924是相对于图8的。具体地，输出比特904-1而不是输出比特904-5 被打孔(与图8相反，在图8中，打孔比特822包括输出比特804-5)。根据本文的教导，打孔比特922不包括XOR组908中的四个XOR中的任何 XOR的输出和重复输入二者。
图10的编码器1000示出了对比特进行拆分以用于打孔的另一种方式，以实现与编码器600-900相同的擦除概率结果。在这种情况下，在输出比特的顶部(开始)一半和底部(结束)一半之间对打孔进行拆分。具体地，要被打孔的比特1022包括输出比特1004-0、1004-1和1004-7。根据本文的教导，打孔比特1022不包括XOR组1008中的四个XOR中的任何XOR的输出和重复输入二者。
图11示出了利用相对于图10的比特交换1124实现的顶部打孔的另一个示例。具体地，输出比特1104-3而不是输出比特1104-7被打孔(与图10 相反，在图10中，打孔比特1022包括输出比特1004-7)。根据本文的教导，打孔比特1122不包括XOR组1108中的四个XOR中的任何XOR的输出和重复输入二者。
图12的编码器1200说明了对打孔比特进行拆分的另一种方式，以实现与编码器600-1100相同的擦除概率结果。要被打孔的比特1222包括输出比特1204-0、1204-6和1204-7。根据本文的教导，打孔比特1222不包括 XOR组1208中的四个XOR中的任何XOR的输出和重复输入二者。
图13示出了利用相对于图12的比特交换1324实现的顶部打孔的另一个示例。这里，输出比特1304-2和1304-3而不是输出比特1304-6和1304-7 被打孔(与图12相反，在图12中，打孔比特1222包括输出比特1204-6 和1204-7)。根据本文的教导，打孔比特1322不包括XOR组1308中的四个XOR中的任何XOR的输出和重复输入二者。
从以上内容可以看出的是，所有配置实现相同的擦除概率结果。注意，在每个配置中，打孔比特不包括XOR组402(例如，奇偶校验XOR组) 中的XOR中的任何XOR的XOR的输出和重复输入二者。所选择的实际配置可以取决于各种标准。例如，使用连续比特可能会更容易。作为另一个示例(例如，OFDM场景)，比特中的一些比特可能受信道衰落影响。因此，这些比特可能是更好的打孔候选。应当认识到的是，根据本文的教导，可以使用其它配置(例如，具有不同数量的打孔比特、不同数量的输出比特、不同的比特拆分、不同的比特分组等)。
下面的方案说明了如何选择用于对P个位置进行打孔的极化码(长度 N)的编码比特的索引的示例。
方案1：(从开始)：打孔集合＝从元组(0,N/2)、(1,N/2+1)、……、 (i,N/2+i)、……、(P-1,N/2+P–1)中的每个元组中选择一个。
方案2：(从结束)：打孔集合＝从元组(N/2-1,N-1)、(N/2-2,N–2)、……、(N/2-i,N–i)、……、(N/2–P,N–P)中的每个元组中选择一个。
方案3：(从开始、从结束的混合)：对于给定的m：m∈{0,P-1}，定义j＝P–m；集合1＝从元组(0,N/2)、(1,N/2+1)、……、(m,N/2+m)中的每个元组中选择一个；
集合2＝从元组(N/2-1,N–1)、(N/2-2,N–2)、……、(N/2-j,N–j)中的每个元组中选择一个；打孔集合＝集合1+集合2。
重复
将参照图14-17更加详细地讨论示例性重复方案。图14-17说明了用于生成重复模式的编码器1400-1700的若干示例，其中根据本文的教导，要被重复的比特不包括相同逻辑块的输入和输出二者。在这些附图中，比特的数量N＝8，重复比特的数量P＝3，以及要被编码的信息比特的数量K＝3。在其它场景中可以使用其它值。在这些附图中示出的值指示相应比特的擦除概率。在不同的场景中，擦除概率可以具有不同的值。
下面的方案说明了如何选择用于对P个位置进行重复的极化码(长度 N)的编码比特的索引的示例。在一些方面中，使用与选择用于打孔的索引所使用的标准相同的标准来选择用于重复的索引。即，重复比特不包括奇偶校验XOR组中的XOR中的任何XOR的输出和重复输入。如果这些XOR 中的一个XOR的输出和重复输入二者被重复，则编码/解码的性能(例如，可靠性)增益将不是显著的。然而，如果这些XOR中的输出和重复输入中的至多之一被重复，则性能增益可以更高。
方案1：(从开始)：重复集合＝从元组(0,N/2)、(1,N/2+1)、……、 (i,N/2+i)、……、(R-1,N/2+R–1)中的每个元组中选择一个。
方案2：(从结束)：重复集合＝从元组(N/2-1,N-1)、(N/2-2,N–2)、……、 (N/2-i,N–i)、……、(N/2–R,N–R)中的每个元组中选择一个。
方案3：(从开始、从结束的混合)：对于给定的m：m∈{0,R-1}，定义j＝R–m；集合1＝从元组(0,N/2)、(1,N/2+1)、……、(m,N/2+m)中的每个元组中选择一个；集合2＝从元组(N/2-1,N–1)、(N/2-2,N– 2)、……、(N/2-j,N–j)中的每个元组中选择一个；重复集合＝集合1+集合2。
在图14-17中，每个编码器1400-1700包括与相应的错误概率(例如，在数据路径(信息路径)上面的数字1、0.75、0.5等)相关联的输入比特 (例如，图14中的比特1402-0至1402-7)和输出比特(例如，图14中的比特1404-0至1404-7)。每个编码器还包括输入阶段和最终阶段，最终阶段包括XOR组(例如，图14中的XOR组1408)和重复路径(例如，图 14中的路径1410)。XOR是由标准的XOR符号(例如，图14中的XOR 1412 和XOR 1414)表示的。也示出了编码器的中间阶段(例如，图14中的路径1416-0至1416-7和路径1418-0至1418-7)的额外的错误概率。图15-17 示出了与图14类似的结构，其中类似特征由类似编号来指示。通常，图6-13 的结构中的任何结构也可以适用于重复。
图14示出了顶部重复的示例(即，对来自输出比特中的顶部一半的比特进行重复)。注意，重复比特1422(输出比特1404-0、1404-1和1404-2) 不包括XOR组1408的XOR中的任何XOR的输出和重复输入二者。例如， XOR 1414的输出比特(输出比特1404-0)被重复，但是XOR 1414的重复输入(输出比特1404-4)不被重复。还要注意的是，XOR组1408中的XOR 对应于图4的XOR(例如，极化编码图的奇偶校验路径)。
可以在输出比特的顶部(开始)一半和底部(结束)一半之间拆分重复，如针对图15中的编码器1500示出的。在该示例中，要被重复的比特 1522包括输出比特1504-0、1504-1和1504-6。图15的比特交换1524是相对于图14的。具体地，输出比特1504-6而不是输出比特1504-2被重复(与图15相反，在图15中，重复比特1422包括输出比特1404-2)。根据本文的教导，重复比特1522不包括XOR组1508中的四个XOR中的任何XOR 的输出和重复输入二者。
图16说明了在底部重复(即，对来自输出比特中的底部一半的比特进行重复)和图14的顶部重复之间的擦除概率等效。编码器1600示出了底部重复的示例，其中，要被重复的比特1622包括输出比特1604-5、1604-6 和1604-7，它们全部来自输出比特中的底部一半。这与图14相反，在图14 中，全部重复比特1422来自输出比特中的顶部一半。根据本文的教导，重复比特1622不包括XOR组1608中的四个XOR中的任何XOR的输出和重复输入二者。
类似于图15，图17示出了可以在输出比特的顶部(开始)一半和底部 (结束)一半之间对重复进行拆分的另一种方式。在该示例中，要被重复的比特1722包括输出比特1704-1、1704-6和1704-7。图17的比特交换1724 是相对于图16的。具体地，输出比特1704-1而不是输出比特1704-5被重复(与图16相反，在图16中，重复比特1622包括输出比特1604-5)。根据本文的教导，重复比特1722不包括XOR组1708中的四个XOR中的任何XOR的输出和重复输入二者。
从以上内容可以看出的是，所有配置实现相同的擦除概率结果。这是因为，在每个配置中，重复比特不包括XOR组402(例如，奇偶校验XOR 组)中的XOR中的任何XOR的XOR的输出和重复输入二者。所选择的实际配置可以取决于各种标准。例如，使用连续比特会更容易。应当认识到的是，根据本文的教导，可以使用其它配置(例如，具有不同数量的重复比特、不同数量的输出比特、不同的比特拆分、不同的比特分组等)。
示例性装置
图18是根据本公开内容的一个或多个方面，可以使用编码的装置1800 的说明。装置1800可以体现或者被实现在UE、TRP、gNB、接入点或使用编码的某种其它类型的设备内。在各种实现方式中，装置1800可以体现或者被实现在接入终端、基站或者某种其它类型的设备中。在各种实现方式中，装置1800可以体现或者被实现在移动电话、智能电话、平板式计算机、便携式计算机、服务器、个人计算机、传感器、报警器、车辆、机器、娱乐设备、医疗设备或者具有电路的任何其它电子设备中。
装置1800包括通信接口1802(例如，至少一个收发机)、存储介质 1804、用户接口1806、存储器设备1808和处理电路1810(例如，至少一个处理器)。这些组件可以经由信令总线或者其它适当的组件来彼此耦合和/或被布置为彼此之间进行电通信，其中该信令总线或者其它适当组件通常通过图18中的连接线来表示。取决于处理电路1810的特定应用和整体设计约束，该信令总线可以包括任意数量的相互连接总线和桥接。该信令总线将各种电路链接在一起，使得通信接口1802、存储介质1804、用户接口1806和存储器设备1808中的每一个都耦合到处理电路1810和/或与处理电路1810进行电通信。该信令总线还可以链接诸如定时源、外围设备、电压调节器和电源管理电路的各种其它电路(未示出)，这些电路是本领域公知的，因此没有对其做任何进一步描述。
通信接口1802可以被调整为促进装置1800的无线通信。例如，通信接口1802可以包括：被调整为促进针对网络中的一个或多个通信设备进行信息的双向通信的电路和/或程序。因此，在一些实现方式中，通信接口1802 可以耦合到一个或多个天线1812，以便在无线通信系统中进行无线通信。在一些实现方式中，通信接口1802可以被配置用于基于有线的通信。例如，通信接口1802可以是总线接口、发送/接收接口、或者某种其它类型的信号接口，包括驱动器、缓冲器、或者用于输出和/或获得信号(例如，从集成电路输出信号和/或将信号接收到集成电路中)的其它电路。通信接口1802 可以被配置有一个或多个独立的接收机和/或发射机、以及一个或多个收发机。在所说明的示例中，通信接口1802包括发射机1814和接收机1816。
存储器设备1808可以表示一个或多个存储器设备。如所指示的，存储器设备1808可以维持由装置1800使用的编码相关信息1818以及其它信息。在一些实现方式中，存储器设备1808和存储介质1804被实现成公共存储器组件。存储器设备1808还可以用于存储由处理电路1810或者装置1800 的某个其它组件操纵的数据。
存储介质1804可以表示一个或多个计算机可读设备、机器可读设备和 /或处理器可读设备，以存储诸如处理器可执行代码或指令(例如，软件、固件)的程序、电子数据、数据库或其它数字信息。存储介质1804还可以用于存储处理电路1810在执行程序时所操纵的数据。存储介质1804可以是能够由通用或专用处理器存取的任何可用的介质，其包括便携式或者固定存储设备、光学存储设备、以及能够存储、包含或携带程序的各种其它介质。
通过举例而非限制性的方式，存储介质1804可以包括磁存储设备(例如，硬盘、软盘、磁带)、光盘(例如，压缩光盘(CD)或数字多功能光盘(DVD))、智能卡、闪存设备(例如，卡、棒或钥匙驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、移动硬盘、以及用于存储可以由计算机进行存取和读取的软件和/或指令的任何其它适当介质。存储介质1804可以被体现在制品(例如，计算机程序产品) 中。举例而言，计算机程序产品可以包括封装材料中的计算机可读介质。鉴于以上内容，在一些实现方式中，存储介质1804可以是非暂时性(例如，有形)存储介质。
存储介质1804可以耦合到处理电路1810，使得处理电路1810可以从存储介质1804读取信息并向存储介质1804写入信息。即，存储介质1804 可以耦合到处理电路1810，使得存储介质1804至少可以被处理电路1810 存取，其包括至少一个存储介质与处理电路1810集成的示例和/或至少一个存储介质与处理电路1810相分离的示例(例如，驻留于装置1800中、位于装置1800外部、跨越多个实体进行分布等)。
在由存储介质1804存储的程序被处理电路1810执行时，该程序使得处理电路1810执行本文所描述的各种功能和/或处理操作中的一个或多个。例如，存储介质1804可以包括被配置进行如下动作的操作：调整处理电路 1810的一个或多个硬件块的操作，以及利用通信接口1802以便使用它们各自的通信协议进行无线通信。在一些方面中，存储介质1804可以是存储计算机可执行代码(其包括用于执行如本文描述的操作的代码)的非暂时性计算机可读介质。
处理电路1810通常适用于处理，包括执行存储在存储介质1804上的这些程序。如本文所使用的，无论被称为软件、固件、中间件、微代码、硬件描述语言还是其它术语，术语“代码”或“编程”应当被广义地解释为包括但不限于：指令、指令集、数据、代码、代码段、程序代码、程序、编程、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行的线程、进程、函数等。
处理电路1810被布置为获得、处理和/或发送数据，控制数据存取和存储，发出命令，以及控制其它期望的操作。在至少一个示例中，处理电路 1810可以包括：被配置为实现由适当的介质提供的期望程序的电路。例如，处理电路1810可以被实现成一个或多个处理器、一个或多个控制器、和/ 或被配置为执行可执行程序的其它结构。处理电路1810的示例可以包括被设计为执行本文描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、分立门或者晶体管逻辑、分立硬件组件或者其任意组合。通用处理器可以包括微处理器，以及任何常规的处理器、控制器、微控制器或者状态机。处理电路1810也可以被实现为计算组件的组合，诸如DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP内核的结合、ASIC和微处理器、或者任何其它数量的可变配置。处理电路1810的这些示例只是用于说明目的，并且也可以预期在本公开内容的范围之内的其它适当配置。
根据本公开内容的一个或多个方面，处理电路1810可以被调整为执行本文所描述的任何或者所有装置的任何或者所有特征、处理、功能、操作和/或例程。例如，处理电路1810可以被配置为执行关于图1-17、19和20 所描述的步骤、功能和/或过程中的任何一个。如本文所使用的，与处理电路1810有关的术语“被调整”可以指代：处理电路1810通过被配置、被使用、被实现和/或被编程中的一种或多种，根据本文所描述的各种特征，执行特定的处理、功能、操作和/或例程。
处理电路1810可以是专用处理器，诸如用作用于执行本文结合图1-17、 19和20所描述的操作中的任何一个操作的单元(例如，结构)的专用集成电路(ASIC)。处理电路1810可以用作用于发送的单元和/或用于接收的单元的一个示例。在各个实现方式中，处理电路1810可以至少部分地提供和/或并入上文针对图2的第一无线通信设备202(例如，编码器212)描述的功能。
根据装置1800的至少一个示例，处理电路1810可以包括以下各项中的一项或多项：用于获得的电路/模块1820、用于编码的电路/模块1822、用于修改的电路/模块1824、用于输出的电路/模块1826或用于选择的电路/ 模块1828。在各个实现方式中，用于获得的电路/模块1820、用于编码的电路/模块1822、用于修改的电路/模块1824、用于输出的电路/模块1826或用于选择的电路/模块1828可以至少部分地提供和/或并入上文针对图2的第一无线通信设备202(例如，编码器212)描述的功能。
如上文描述的，当由存储介质1804存储的编程在被处理电路1810执行时，该编程使得处理电路1810执行本文描述的各种功能和/或过程操作中的一个或多个。例如，编程可以使得处理电路1810执行本文关于图1-7、19和20在各种实现方式中所描述的功能、步骤和/或过程。如图18所示，存储介质1804可以包括以下各项中的一项或多项：用于获得的代码1830、用于编码的代码1832、用于修改的代码1834、用于输出的代码1836或用于选择的代码1838。在各个实现方式中，用于获得的代码1830、用于编码的代码1832、用于修改的代码1834、用于输出的代码1836或用于选择的代码1838可以被执行或者以其它方式用于提供本文针对用于获得的电路/ 模块1820、用于编码的电路/模块1822、用于修改的电路/模块1824、用于输出的电路/模块1826或用于选择的电路/模块1828描述的功能。
用于获得的电路/模块1820可以包括被调整为执行与例如获得信息(其还可以被称为数据)相关的若干功能的电路和/或编程(例如，存储在存储介质1804上的用于获得的代码1830)。在一些场景中，用于获得的电路/ 模块1820可以接收信息(例如，从通信接口1802、存储器设备1808或装置1800的某个其它组件)并且对信息进行处理(例如，解码)。在一些场景中(例如，如果用于获得的电路/模块1820是或包括RF接收机)，用于获得的电路/模块1820可以直接从发送信息的设备接收该信息。在任一情况下，用于获得的电路/模块1820可以向装置1800的另一个组件(例如，用于编码的电路/模块1822、存储器设备1808或某个其它组件)输出所获得的信息。
用于获得的电路/模块1820(例如，用于获得的单元)可以采取各种形式。在一些方面中，用于获得的电路/模块1820可以对应于例如处理电路，如本文论述的。在一些方面中，用于获得的电路/模块1820可以对应于例如接口(例如，总线接口、接收接口、或某种其它类型的信号接口)、通信设备、收发机、接收机、或某种其它类似组件，如本文论述的。在一些实现方式中，通信接口1802包括用于获得的电路/模块1820和/或用于获得的代码1830。在一些实现方式中，用于获得的电路/模块1820和/或用于获得的代码1830被配置为控制通信接口1802(例如，收发机或接收机)以传送信息。
用于编码的电路/模块1822可以包括被调整为执行与例如对信息进行编码相关的若干功能的电路和/或编程(例如，存储在存储介质1804上的用于编码的代码1832)。在一些方面中，用于编码的电路/模块1822(例如，用于编码的单元)可以与例如处理电路相对应。
在一些方面中，用于编码的电路/模块1822可以对至少一个输入(例如，从用于获得的电路/模块1820、存储器设备1808或装置1800的某个其它组件获得)执行编码算法。例如，用于编码的电路/模块1822可以执行块编码算法或极化编码算法。在一些方面中，用于编码的电路/模块1822可以执行上文结合图1-17描述的与编码相关的操作中的一个或多个操作。用于编码的电路/模块1822然后输出产生的编码信息(例如，向用于修改的电路/模块1824、通信接口1802、存储器设备1808、或者某个其它组件)。
用于修改的电路/模块1824可以包括被调整为执行与例如修改码字相关的若干功能的电路和/或编程(例如，存储在存储介质1804上的用于修改的代码1834)。在一些方面中，用于修改的电路/模块1824(例如，用于修改的单元)可以与例如处理电路相对应。
在一些方面中，用于修改的电路/模块1824可以获得输入信息(例如，从用于编码的单元1822、存储器设备1808或某个其它组件)。例如，用于修改的电路/模块1824可以结合打孔操作或重复操作(例如，如上文结合图 1-17描述的)来修改接收到的码字。随后，用于修改的电路/模块1824可以基于修改(例如，经修改的码字)来生成输出，并且将该输出提供给装置 1800的组件(例如，用于输出的电路/模块1826、存储器设备1808或某个其它组件)。
用于输出的电路/模块1826可以包括被调整为执行与例如输出(例如，发送或发射)信息相关的若干功能的电路和/或编程(例如，存储在存储介质1804上的用于输出的代码1836)。在一些实现方式中，用于输出的电路 /模块1826可以获得信息(例如，从用于修改的电路/模块1824、存储器设备1808或装置1800的某个其它组件)并且对信息进行处理(例如，对信息进行编码以用于传输)。在一些场景中，用于输出的电路/模块1826向将向另一个设备发送信息的另一个组件(例如，发射机1814、通信接口1802、或某个其它组件)发送信息。在一些场景中(例如，如果用于输出的电路/ 模块1826包括发射机)，用于输出的电路/模块1826直接经由射频信令或者适于可应用的通信介质的某种其它类型的信令向另一个设备(例如，最终目的地)发送信息。
用于输出的电路/模块1826(例如，用于输出的单元)可以采取各种形式。在一些方面中，用于输出的电路/模块1826可以对应于例如处理电路，如本文论述的。在一些方面中，用于输出的电路/模块1826可以对应于例如接口(例如，总线接口、发送接口、或某种其它类型的信号接口)、通信设备、收发机、发射机、或如本文论述的某种其它类似组件。在一些实现方式中，通信接口1802包括用于输出的电路/模块1826和/或用于输出的代码1836。在一些实现方式中，用于输出的电路/模块1826和/或用于输出的代码1836被配置为控制通信接口1802(例如，收发机或发射机)以传送信息。
用于选择的电路/模块1828可以包括被调整为执行与例如选择模式相关联的若干功能的电路和/或编程(例如，存储在存储介质1804上的用于选择的代码1838)。在一些方面中，用于选择的电路/模块1828(例如，用于选择的单元)可以与例如处理电路相对应。
用于选择的电路/模块1828可以基于一个或多个输入来做出选择。因此，初始地，用于选择的电路/模块1828可以获得输入信息(例如，从存储器设备1808或装置1800的某个其它组件)。例如，用于选择的电路/模块1828可以基于连续比特、比特元组或其它信息(例如，如上文结合图1-17 描述的)来选择打孔模式或重复模式。随后，用于选择的电路/模块1828 可以输出对选择的指示(例如，向用于修改的电路/模块1824、存储器设备 1808、编码器或某个其它组件)。
鉴于以上内容，本文的教导可以用于改善装置1800的编码性能(例如，改善处理电路1810的编码性能)。例如，通过配置处理电路1810以使用如上文和下文结合图19和图20论述的所生成的打孔模式和/或重复模式，与使用某种其它打孔方案和/或重复方案时处理电路1810可以提供的编码相比，处理电路1810可以提供更可靠的编码。这种更高的可靠性可以是例如通过在具有最低擦除概率的比特上发送信息来实现的。因此，通过使用如本文教导的打孔和/或重复，而不使用没有采用这种方式对信息进行编码的其它打孔和重复方案，可以需要更少的重传。
示例性过程
图19说明了根据本公开内容的一些方面用于通信的过程1900。过程 1900可以在处理电路(例如，图18的处理电路1810)内进行，该处理电路可以位于接入终端、TRP、gNB、基站或某种其它适当的装置(例如，提供编码)中。当然，在本公开内容的范围内的各个方面中，过程1900可以由能够支持与通信相关的操作的任何适当的装置来实现。
在可选框1902处，装置(例如，包括编码器的设备)可以选择打孔模式。在一些方面中，选择打孔模式可以包括选择码字的开始处的连续比特集合。在一些方面中，选择打孔模式可以包括选择码字的结束处的连续比特集合。在一些方面中，选择打孔模式可以包括：选择码字的、作为用于编码的编码器的最后一个阶段(例如，极化编码函数的最后一个阶段)的特定输出的比特，而不选择码字的、作为最后一个阶段的特定输出的XOR 的输入的比特。在一些方面中，选择打孔模式可以包括：将码字的比特划分成比特对，以及从每个比特对中选择至多一个比特作为要被打孔的比特。在一些方面中，比特对可以与用于编码的编码器的最后一个阶段的XOR互斥地相关联，以及比特对中的特定比特对的比特可以与XOR中的特定XOR 的输出和特定XOR的重复输入互斥地相关联。在一些方面中，选择打孔模式可以包括：在码字的开始处的连续比特集合或码字的结束处的连续比特集合之间进行选择。
在一些方面中，选择打孔模式可以包括：选择码字的、不是作为用于编码的编码器图的最后一个阶段(例如，极化编码函数的最后一个阶段) 的相同XOR的输出和重复输入的比特。在一些方面中，选择打孔模式可以包括：将码字的比特划分成比特对，以及对于每个比特对，从该比特对中选择至多一个比特作为要被打孔的比特。在一些方面中，比特对可以与用于编码的编码器图的最后一个阶段的XOR互斥地相关联，以及对于比特对中的每个比特对，比特对的比特可以与相关联的XOR的输出和重复输入互斥地相关联。
在一些实现方式中，图18的用于选择的电路/模块1828执行框1902 的操作。在一些实现方式中，执行图18的用于选择的代码1838以执行框 1902的操作。
在框1904处，装置获得数据。例如，装置可以从存储器取回数据或者从另一个装置接收数据。如本文所使用的，术语数据通常指代信息。例如，数据可以包括用户数据、控制信息等等。
在一些实现方式中，图18的用于获得的电路/模块1820执行框1904 的操作。在一些实现方式中，执行图18的用于获得的代码1830以执行框 1904的操作。
在框1906处，装置对数据进行编码以生成码字。在一些方面中，编码可以包括极化编码。
在一些实现方式中，图18的用于编码的电路/模块1822执行框1906 的操作。在一些实现方式中，执行图18的用于编码的代码1832以执行框 1906的操作。
在框1908处，装置根据基于多个比特元组的打孔模式来修改码字。这里，多个比特元组中的特定比特元组的至多一个比特被指定为打孔比特。
在一些方面中，比特元组可以与用于编码的编码器的特定阶段的逻辑块互斥地相关联。在一些方面中，逻辑块可以是XOR。在一些方面中，XOR 中的第一XOR可以是编码器的特定阶段的第一路径的一部分，以及XOR 中的第二XOR可以是编码器的特定阶段的第二路径的一部分。在一些方面中，特定阶段可以包括(例如，可以是)在对码字进行打孔之前的最后一个阶段。在一些方面中，特定的比特元组可以与用于编码的编码器的XOR 相关联，特定的比特元组可以包括第一比特和第二比特，以及第一比特和第二比特可以与XOR的输出和XOR的重复输入互斥地相关联。在一些方面中，特定的比特元组可以与用于编码的编码器的XOR相关联，XOR的输入可以包括(例如，可以是)编码器的第一输出，以及XOR的输出可以包括(例如，可以是)编码器的第二输出。在一些方面中，对于比特元组中的每个比特元组：比特元组的至多一个比特被指定为打孔比特，以及比特元组的比特可以与相关联的XOR的输出和重复输入互斥地相关联。
在一些方面中，比特元组可以与用于编码的编码器图的最后一个阶段的XOR互斥地相关联，以及对于比特元组中的每个比特元组，比特元组的比特可以与相关联的XOR的输出和重复输入互斥地相关联。在一些方面中，每个XOR可以是极化编码函数的相应的奇偶校验路径的一部分(例如，在编码器图的最后一个阶段中)。
在一些实现方式中，图18的用于修改的电路/模块1824执行框1908 的操作。在一些实现方式中，执行图18的用于修改的代码1834以执行框 1908的操作。
在框1910处，装置输出(例如，发送)经修改的码字。例如，装置可以将经修改的码字存储在存储器中或者将经修改的码字发送给另一个装置。作为另一个示例，装置可以将经修改的码字经由天线发送给另一个装置(例如，经由RF信令)。
在一些实现方式中，图18的用于输出的电路/模块1826执行框1910 的操作。在一些实现方式中，执行图18的用于输出的代码1836以执行框 1910的操作。
在一些方面中，过程1900可以包括上文针对图19描述的操作的任何组合。
图20说明了根据本公开内容的一些方面用于通信的过程2000。过程 2000可以在处理电路(例如，图18的处理电路1810)内进行，该处理电路可以位于接入终端、TRP、gNB、基站或某种其它适当的装置(例如，提供编码)中。当然，在本公开内容的范围内的各个方面中，过程2000可以由能够支持与通信相关的操作的任何适当的装置来实现。
在可选框2002处，装置(例如，包括编码器的设备)可以选择重复模式。在一些方面中，选择重复模式可以包括选择码字的开始处的连续比特集合。在一些方面中，选择重复模式可以包括选择码字的结束处的连续比特集合。在一些方面中，选择重复模式可以包括：选择码字的、作为用于编码的编码器的最后一个阶段(例如，极化编码函数的最后一个阶段)的特定输出的比特，而不选择码字的、作为最后一个阶段的特定输出的XOR 的输入的比特。在一些方面中，选择重复模式可以包括：将码字的比特划分成比特对，以及从每个比特对选择至多一个比特作为要被重复的比特。在一些方面中，比特对可以与用于编码的编码器的最后一个阶段的XOR互斥地相关联，以及比特对中的特定比特对的比特可以与XOR中的特定XOR 的输出和特定XOR的重复输入互斥地相关联。在一些方面中，选择重复模式可以包括：在码字的开始处的连续比特集合或码字的结束处的连续比特集合之间进行选择。
在一些方面中，选择重复模式可以包括：选择码字的、不是作为用于编码的编码器图的最后一个阶段的相同XOR的输出和重复输入的比特。在一些方面中，选择重复模式可以包括：将码字的比特划分成比特对，以及对于每个比特对，从该比特对中选择至多一个比特作为要被重复的比特。在一些方面中，比特对可以与用于编码的编码器图的最后一个阶段的XOR 互斥地相关联，以及对于比特对中的每个比特对，比特对的比特可以与相关联的XOR的输出和重复输入互斥地相关联。
在一些实现方式中，图18的用于选择的电路/模块1828执行框2002 的操作。在一些实现方式中，执行图18的用于选择的代码1838以执行框 2002的操作。
在框2004处，装置获得数据。例如，装置可以从存储器取回数据或者从另一个装置接收数据。如本文所使用的，术语数据通常指代信息。例如，数据可以包括用户数据、控制信息等等。
在一些实现方式中，图18的用于获得的电路/模块1820执行框2004 的操作。在一些实现方式中，执行图18的用于获得的代码1830以执行框 2004的操作。
在框2006处，装置对数据进行编码以生成码字。在一些方面中，编码可以包括极化编码。
在一些实现方式中，图18的用于编码的电路/模块1822执行框2006 的操作。在一些实现方式中，执行图18的用于编码的代码1832以执行框 2006的操作。
在框2008处，装置根据基于多个比特元组的重复模式来修改码字。这里，多个比特元组中的特定比特元组的至多一个比特被指定为重复比特。
在一些方面中，比特元组可以与用于编码的编码器的特定阶段的逻辑块互斥地相关联。在一些方面中，逻辑块可以是XOR。在一些方面中，XOR 中的第一XOR可以是编码器的特定阶段的第一路径的一部分，以及XOR 中的第二XOR可以是编码器的特定阶段的第二路径的一部分。在一些方面中，特定阶段可以包括(例如，可以是)在码字的重复之前的最后一个阶段。在一些方面中，特定的比特元组可以与用于编码的编码器的XOR相关联，特定的比特元组可以包括第一比特和第二比特，以及第一比特和第二比特可以与XOR的输出和XOR的重复输入互斥地相关联。在一些方面中，特定的比特元组可以与用于编码的编码器的XOR相关联，XOR的输入可以包括(例如，可以是)编码器的第一输出，以及XOR的输出可以包括(例如，可以是)编码器的第二输出。在一些方面中，对于比特元组中的每个比特元组：比特元组的至多一个比特被指定为重复比特，以及比特元组的比特可以与相关联的XOR的输出和重复输入互斥地相关联。
在一些方面中，比特元组可以与用于编码的编码器图的最后一个阶段的XOR互斥地相关联，以及对于比特元组中的每个比特元组，比特元组的比特可以与相关联的XOR的输出和重复输入互斥地相关联。在一些方面中，每个XOR可以是极化编码函数的相应的奇偶校验路径的一部分。
在一些实现方式中，图18的用于修改的电路/模块1824执行框2008 的操作。在一些实现方式中，执行图18的用于修改的代码1834以执行框 2008的操作。
在2010处，装置输出(例如，发送)经修改的码字。例如，装置可以将经修改的码字存储在存储器中或者将经修改的码字发送给另一个装置。作为另一个示例，装置可以将经修改的码字经由天线发送给另一个装置(例如，经由RF信令)。
在一些实现方式中，图18的用于输出的电路/模块1826执行框2010 的操作。在一些实现方式中，执行图18的用于输出的代码1836以执行框 2010的操作。
在一些方面中，过程2000可以包括上文针对图20描述的操作的任何组合。
额外方面
提供本文阐述的示例以说明本公开内容的某些概念。本领域的技术人员将理解的是，这些示例在本质上仅是说明性的，并且其它示例可以落入本公开内容和所附权利要求书的范围内。基于本文的教导，本领域技术人员应当认识到，本文所公开的方面可以独立于任何其它方面来实现，以及可以以各种方式来组合这些方面中的两个或更多个方面。例如，使用本文所阐述的任何数量的方面可以实现一种装置或可以实施一种方法。此外，可以使用其它结构、功能、或者除了本文所阐述的方面中的一个或多个方面或不同于本文所阐述的方面中的一个或多个方面的结构和功能来实现的这样的装置或实施这样的方法。
如本领域技术人员将容易理解的，贯穿本公开内容所描述的各个方面可以被扩展到任何适当的电信系统、网络架构和通信标准。通过举例的方式，各个方面可以被应用于广域网、对等网络、局域网、其它适当的系统或其任何组合，包括那些通过尚未定义的标准来描述的网络。
按照要由例如计算设备的元件执行的动作序列描述了许多方面。将认识到的是，本文描述的各个动作可以由特定电路(例如，中央处理单元 (CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或者各种其它类型的通用或专用处理器或电路)、由一个或多个处理器执行的程序指令、或者由两者的组合来执行。另外，本文描述的这些动作序列可以被认为是完全体现在任何形式的计算机可读存储介质中，所述计算机可读存储介质具有存储在其中的相应的计算机指令集合，所述计算机指令集合在被执行时将使得相关联的处理器执行本文描述的功能。因此，本公开内容的各个方面可以用多种不同的形式来体现，所有这些形式被预期在所要求保护的主题的范围内。另外，对于本文描述的方面中的每个方面，任何这样的方面的相应形式在本文中可以被描述为例如“被配置为执行所描述的动作的逻辑”。
本领域的技术人员将理解的是，信息和信号可以使用多种不同的工艺和技术中的任何一种来表示。例如，遍及以上描述所提及的数据、指令、命令、信息、信号、比特、符号和码片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任意组合来表示。
此外，本领域的技术人员将认识到的是，结合本文所公开的方面描述的各种说明性的逻辑框、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或二者的组合。为了清楚地说明硬件和软件的这种可互换性，上文围绕各种说明性的组件、框、模块、电路和步骤的功能，已经对它们进行了一般性描述。至于这样的功能是实现为硬件还是软件，取决于特定的应用以及施加在整个系统上的设计约束。熟练的技术人员可以针对每一个特定的应用，以变通的方式来实现所描述的功能，但是这样的实现决策不应当被解释为引起脱离本公开内容的范围。
可以对上文所说明的组件、步骤、特征和/或功能中的一个或多个进行重新排列和/或组合成单一组件、步骤、特征或者功能，或者被体现在若干组件、步骤或者功能中。此外，还可以增加另外的元素、组件、步骤和/或功能，而不偏离本文所公开的新颖特征。上文所说明的装置、设备和/或组件可以被配置为执行本文所描述的方法、特征或步骤中的一个或多个。本文所描述的新颖算法也可以利用软件来高效地实现和/或被嵌入在硬件中。
应当理解的是，所公开的方法中的步骤的特定顺序或层次只是示例性过程的说明。应当理解的是，基于设计偏好，可以重新排列这些方法中的步骤的特定顺序或层次。所附的方法权利要求以样本顺序呈现了各种步骤的要素，但并不意味着其受到所呈现的特定顺序或层次限制，除非本文进行了明确地说明。
结合本文所公开的方面描述的方法、序列或算法可以直接地体现在硬件中，在由处理器执行的软件模块中或者在二者的组合中。软件模块可以驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域已知的任何其它形式的存储介质中。存储介质的示例被耦合到处理器，以使得处理器可以从存储介质读取信息，以及向存储介质写入信息。在替代的方式中，存储介质可以与处理器集成。
本文使用“示例性”一词来意指“作为示例、实例或说明”。本文中被描述为“示例性”的任何方面不必被解释为比其它方面优选或具有优势。同样，术语“方面”不要求所有方面都包括所论述的特征、优势或操作模式。
本文使用的术语仅是出于描述特定方面的目的，而不旨在限制这些方面。如本文所使用的，除非上下文明确地指示，否则单数形式的“一”、“一个”和“所述”旨在也包括复数形式。还应当理解的是，当在本文中使用术语“包含”、“由...组成”、“包括”或“含有”时，其指定所陈述的特征、整数、步骤、操作、要素或组件的存在，但是不排除一个或多个其它组件、整数、步骤、操作、要素、组件或其群组的存在或添加。此外，要理解的是，词语“或”与布尔算子“OR”具有相同的意义，即，其涵盖“任一”和“两者”的可能性，并且除非明确地声明，否则不限于“异或” (“XOR”)。还要理解的是，除非明确地声明，否则两个相邻词语之间的符号“/”与“或”具有相同的意义。此外，除非明确地声明，否则诸如“连接到”、“耦合到”或“与……通信”的短语不限于直接连接。
在本文中，使用诸如“第一”、“第二”等标记来对要素的任何引用一般来说不限制那些要素的数量或次序。而是，在本文中，使用这些标记可以作为一种在两个或更多个要素或要素的实例之间进行区分的便利方法。因此，对第一要素和第二要素的引用并不意味着只能够使用两个要素，也不意味着第一要素必须以某种方式在第二要素之前。同样，除非另外声明，否则一组要素可以包括一个或多个要素。另外，在说明书或权利要求书中使用的“a、b或c中的至少一个”或“a、b、c中的一个或多个”形式的术语意指“a或b或c或这些元素的任意组合”。例如，该术语可以包括 a、或b、或c、或a和b、或a和c、或a和b和c、或2a、或2b、或2c、或2a和b等等。
如本文所使用的，术语“确定”包括广泛的多种多样的动作。例如，“确定”可以包括计算、运算、处理、推导、研究、查找(例如，在表、数据库或另一数据结构中查找)、断定等等。此外，“确定”可以包括接收(例如，接收信息)、存取(例如，存取存储器中的数据)等等。此外，“确定”可以包括解析、选定、选择、建立等等。
虽然前面的公开内容示出了说明性的方面，但是应当注意的是，在不脱离所附的权利要求书的范围的情况下，可以在本文中进行各种改变和修改。除非明确地声明，否则根据本文所描述的方面的方法权利要求的功能、步骤或动作不需要以特定次序来执行。此外，虽然某元素可以以单数形式来描述或要求，但是除非明确声明限制为单数形式，否则也考虑复数形式。

Claims (56)

1.一种通信的方法，包括：
获得数据；
对所述数据进行编码以生成码字；
根据基于多个比特元组的打孔模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为打孔比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联；以及
发送经修改的码字。
2.根据权利要求1所述的方法，其中，所述逻辑块是XOR。
3.根据权利要求2所述的方法，其中：
所述XOR中的第一XOR是所述编码器的所述特定阶段的第一路径的一部分；以及
所述XOR中的第二XOR是所述编码器的所述特定阶段的第二路径的一部分。
4.根据权利要求1所述的方法，其中，所述特定阶段包括在对所述码字进行打孔之前的最后一个阶段。
5.根据权利要求1所述的方法，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述特定比特元组包括第一比特和第二比特；以及
所述第一比特和所述第二比特与所述XOR的输出和所述XOR的重复输入互斥地相关联。
6.根据权利要求1所述的方法，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述XOR的输入包括所述编码器的第一输出；以及
所述XOR的输出包括所述编码器的第二输出。
7.根据权利要求1所述的方法，还包括：
选择所述打孔模式。
8.根据权利要求7所述的方法，其中，选择所述打孔模式包括：
选择所述码字的开始处的连续比特集合。
9.根据权利要求7所述的方法，其中，选择所述打孔模式包括：
选择所述码字的结束处的连续比特集合。
10.根据权利要求7所述的方法，其中，选择所述打孔模式包括：
选择所述码字的、作为用于所述编码的编码器的最后一个阶段的特定输出的比特；以及
不选择所述码字的、作为用于所述最后一个阶段的所述特定输出的XOR的输入的比特。
11.根据权利要求7所述的方法，其中，选择所述打孔模式包括：
将所述码字的比特划分成比特对；以及
从每个比特对中选择至多一个比特作为要被打孔的比特。
12.根据权利要求11所述的方法，其中
所述比特对与用于所述编码的编码器的最后一个阶段的XOR互斥地相关联；以及
所述比特对中的特定比特对的比特与所述XOR中的特定XOR的输出和所述特定XOR的重复输入互斥地相关联。
13.根据权利要求1所述的方法，其中，对于所述比特元组中的每个比特元组：
所述比特元组的至多一个比特被指定为打孔比特；以及
所述比特元组的比特与相关联的XOR的输出和重复输入互斥地相关联。
14.根据权利要求1所述的方法，其中，所述编码包括极化编码。
15.一种用于通信的装置，包括：
接口，所述接口被配置为获得数据；
存储器；以及
处理器，所述处理器耦合到所述存储器和所述接口，所述处理器和所述存储器被配置为：
对所述数据进行编码以生成码字；以及
根据基于多个比特元组的打孔模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为打孔比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联，
其中，所述接口还被配置为发送经修改的码字。
16.根据权利要求15所述的装置，其中，所述逻辑块是XOR。
17.根据权利要求16所述的装置，其中：
所述XOR中的第一XOR是所述编码器的所述特定阶段的第一路径的一部分；以及
所述XOR中的第二XOR是所述编码器的所述特定阶段的第二路径的一部分。
18.根据权利要求15所述的装置，其中，所述特定阶段包括在对所述码字进行打孔之前的最后一个阶段。
19.根据权利要求15所述的装置，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述XOR的输入包括所述编码器的第一输出；以及
所述XOR的输出包括所述编码器的第二输出。
20.根据权利要求15所述的装置，其中，所述处理器和所述存储器还被配置为：
选择所述打孔模式。
21.根据权利要求20所述的装置，其中，选择所述打孔模式包括在以下各项之间进行选择：
所述码字的开始处的连续比特集合；或者
所述码字的结束处的连续比特集合。
22.根据权利要求20所述的装置，其中，选择所述打孔模式包括：
选择所述码字的、作为用于所述编码的编码器的最后一个阶段的特定输出的比特；以及
不选择所述码字的、作为用于所述最后一个阶段的所述特定输出的XOR的输入的比特。
23.根据权利要求15所述的装置，其中，所述编码包括极化编码。
24.一种用于通信的装置，包括：
用于获得数据的单元；
用于对所述数据进行编码以生成码字的单元；
用于根据基于多个比特元组的打孔模式来修改所述码字的单元，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为打孔比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联；以及
用于发送经修改的码字的单元。
25.根据权利要求24所述的装置，其中，所述逻辑块是XOR。
26.根据权利要求24所述的装置，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述XOR的输入包括所述编码器的第一输出；以及
所述XOR的输出包括所述编码器的第二输出。
27.根据权利要求24所述的装置，还包括：
用于选择所述打孔模式的单元。
28.一种存储计算机可执行代码的非暂时性计算机可读介质，所述计算机可执行代码包括用于执行以下操作的代码：
获得数据；
对所述数据进行编码以生成码字；
根据基于多个比特元组的打孔模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为打孔比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联；以及
发送经修改的码字。
29.一种通信的方法，包括：
获得数据；
对所述数据进行编码以生成码字；
根据基于多个比特元组的重复模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为重复比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联；以及
发送经修改的码字。
30.根据权利要求29所述的方法，其中，所述逻辑块是XOR。
31.根据权利要求30所述的方法，其中：
所述XOR中的第一XOR是所述编码器的所述特定阶段的第一路径的一部分；以及
所述XOR中的第二XOR是所述编码器的所述特定阶段的第二路径的一部分。
32.根据权利要求29所述的方法，其中，所述特定阶段包括在对所述码字进行重复之前的最后一个阶段。
33.根据权利要求29所述的方法，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述特定比特元组包括第一比特和第二比特；以及
所述第一比特和所述第二比特与所述XOR的输出和所述XOR的重复输入互斥地相关联。
34.根据权利要求29所述的方法，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述XOR的输入包括所述编码器的第一输出；以及
所述XOR的输出包括所述编码器的第二输出。
35.根据权利要求29所述的方法，还包括：
选择所述重复模式。
36.根据权利要求35所述的方法，其中，选择所述重复模式包括：
选择所述码字的开始处的连续比特集合。
37.根据权利要求35所述的方法，其中，选择所述重复模式包括：
选择所述码字的结束处的连续比特集合。
38.根据权利要求35所述的方法，其中，选择所述重复模式包括：
选择所述码字的、作为用于所述编码的编码器的最后一个阶段的特定输出的比特；以及
不选择所述码字的、作为用于所述最后一个阶段的所述特定输出的XOR的输入的比特。
39.根据权利要求35所述的方法，其中，选择所述重复模式包括：
将所述码字的比特划分成比特对；以及
从每个比特对中选择至多一个比特作为要被重复的比特。
40.根据权利要求39所述的方法，其中
所述比特对与用于所述编码的编码器的最后一个阶段的XOR互斥地相关联；以及
所述比特对中的特定比特对的比特与所述XOR中的特定XOR的输出及所述特定XOR的重复输入互斥地相关联。
41.根据权利要求29所述的方法，其中，对于所述比特元组中的每个比特元组：
所述比特元组的至多一个比特被指定为重复比特；以及
所述比特元组的比特与相关联的XOR的输出和重复输入互斥地相关联。
42.根据权利要求29所述的方法，其中，所述编码包括极化编码。
43.一种用于通信的装置，包括：
接口，所述接口被配置为获得数据；
存储器；以及
处理器，所述处理器耦合到所述存储器和所述接口，所述处理器和所述存储器被配置为：
对所述数据进行编码以生成码字；以及
根据基于多个比特元组的重复模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为重复比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联，
其中，所述接口还被配置为发送经修改的码字。
44.根据权利要求43所述的装置，其中，所述逻辑块是XOR。
45.根据权利要求44所述的装置，其中：
所述XOR中的第一XOR是所述编码器的所述特定阶段的第一路径的一部分；以及
所述XOR中的第二XOR是所述编码器的所述特定阶段的第二路径的一部分。
46.根据权利要求43所述的装置，其中，所述特定阶段包括在对所述码字进行重复之前的最后一个阶段。
47.根据权利要求43所述的装置，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述XOR的输入包括所述编码器的第一输出；以及
所述XOR的输出包括所述编码器的第二输出。
48.根据权利要求43所述的装置，其中，所述处理器和所述存储器还被配置为：
选择所述重复模式。
49.根据权利要求48所述的装置，其中，选择所述重复模式包括在以下各项之间进行选择：
所述码字的开始处的连续比特集合；或者
所述码字的结束处的连续比特集合。
50.根据权利要求48所述的装置，其中，选择所述重复模式包括：
选择所述码字的、作为用于所述编码的编码器的最后一个阶段的特定输出的比特；以及
不选择所述码字的、作为用于所述最后一个阶段的所述特定输出的XOR的输入的比特。
51.根据权利要求43所述的装置，其中，所述编码包括极化编码。
52.一种用于通信的装置，包括：
用于获得数据的单元；
用于对所述数据进行编码以生成码字的单元；
用于根据基于多个比特元组的重复模式来修改所述码字的单元，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为重复比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联；以及
用于发送经修改的码字的单元。
53.根据权利要求52所述的装置，其中，所述逻辑块是XOR。
54.根据权利要求52所述的装置，其中：
所述特定比特元组与用于所述编码的编码器的XOR相关联；
所述XOR的输入包括所述编码器的第一输出；以及
所述XOR的输出包括所述编码器的第二输出。
55.根据权利要求52所述的装置，还包括：
用于选择所述重复模式的单元。
56.一种存储计算机可执行代码的非暂时性计算机可读介质，所述计算机可执行代码包括用于执行以下操作的代码：
获得数据；
对所述数据进行编码以生成码字；
根据基于多个比特元组的重复模式来修改所述码字，其中，所述多个比特元组中的特定比特元组的至多只有一个比特被指定为重复比特，其中，所述比特元组与用于所述编码的编码器的特定阶段的逻辑块互斥地相关联；以及
发送经修改的码字。
CN201880006309.8A 2017-01-12 2018-01-12 用于信息编码的打孔和重复方法、装置及计算机可读介质 Active CN110178327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111060450.6A CN113794534A (zh) 2017-01-12 2018-01-12 用于信息编码的打孔和重复

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNPCT/CN2017/070985 2017-01-12
PCT/CN2017/070985 WO2018129695A1 (en) 2017-01-12 2017-01-12 Puncturing and repetition for data encoding
PCT/CN2018/072319 WO2018130185A1 (en) 2017-01-12 2018-01-12 Puncturing and repetition for information encoding

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111060450.6A Division CN113794534A (zh) 2017-01-12 2018-01-12 用于信息编码的打孔和重复

Publications (2)

Publication Number Publication Date
CN110178327A CN110178327A (zh) 2019-08-27
CN110178327B true CN110178327B (zh) 2021-09-07

Family

ID=62839146

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880006309.8A Active CN110178327B (zh) 2017-01-12 2018-01-12 用于信息编码的打孔和重复方法、装置及计算机可读介质
CN202111060450.6A Pending CN113794534A (zh) 2017-01-12 2018-01-12 用于信息编码的打孔和重复

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111060450.6A Pending CN113794534A (zh) 2017-01-12 2018-01-12 用于信息编码的打孔和重复

Country Status (9)

Country Link
US (2) US11044048B2 (zh)
EP (1) EP3568934B1 (zh)
JP (1) JP7220657B2 (zh)
KR (1) KR20190101401A (zh)
CN (2) CN110178327B (zh)
BR (1) BR112019014118A2 (zh)
CA (1) CA3046038A1 (zh)
TW (1) TWI775799B (zh)
WO (2) WO2018129695A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018129695A1 (en) * 2017-01-12 2018-07-19 Qualcomm Incorporated Puncturing and repetition for data encoding
CN111405527B (zh) * 2020-03-17 2021-08-10 中南大学 一种基于志愿者协同处理的车载边缘计算方法、装置及系统
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation
CA3195885A1 (en) 2020-10-19 2022-04-28 XCOM Labs, Inc. Reference signal for wireless communication systems
WO2022093988A1 (en) 2020-10-30 2022-05-05 XCOM Labs, Inc. Clustering and/or rate selection in multiple-input multiple-output communication systems
WO2023033421A1 (ko) * 2021-08-31 2023-03-09 엘지전자 주식회사 무선 통신 시스템에서 폴라 코드 기반의 인코더를 설정하기 위한 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272733A (zh) * 1999-04-13 2000-11-08 北方电讯网络有限公司 通信系统的速率匹配和信道交织
CN103259626A (zh) * 2007-12-24 2013-08-21 Lg电子株式会社 使用分组码对可变长度的信息进行信道编码的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU763882B2 (en) * 1998-10-07 2003-07-31 Siemens Aktiengesellschaft Apparatus and method for transmitting punctured or repeated data
AU768016B2 (en) * 2000-07-05 2003-11-27 Lg Electronics Inc. Method of configuring transmission in mobile communication system
US7415079B2 (en) * 2000-09-12 2008-08-19 Broadcom Corporation Decoder design adaptable to decode coded signals using min* or max* processing
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6904097B2 (en) * 2001-06-01 2005-06-07 Motorola, Inc. Method and apparatus for adaptive signaling in a QAM communication system
US6903665B2 (en) * 2002-10-30 2005-06-07 Spacebridge Semiconductor Corporation Method and apparatus for error control coding in communication systems using an outer interleaver
KR100617770B1 (ko) * 2003-12-24 2006-08-28 삼성전자주식회사 채널 부호화 장치 및 방법
US7362251B2 (en) * 2006-05-18 2008-04-22 Broadcom Corporation Method and system for digital to analog conversion for power amplifier driver amplitude modulation
CN101083512B (zh) * 2006-06-02 2011-09-21 中兴通讯股份有限公司 一种双二进制咬尾Turbo码编码方法和装置
US8352843B2 (en) * 2007-03-16 2013-01-08 Qualcomm Incorporated Method and apparatus for coding a communication signal
US8904265B2 (en) * 2007-05-02 2014-12-02 Broadcom Corporation Optimal period rate matching for turbo coding
US8358705B2 (en) * 2007-07-05 2013-01-22 Coherent Logix, Incorporated Transmission of multimedia streams to mobile devices with uncoded transport tunneling
US7975189B2 (en) * 2008-11-14 2011-07-05 Trelliware Technologies, Inc. Error rate estimation/application to code-rate adaption
CN101834694B (zh) * 2009-03-11 2013-07-31 富士通株式会社 数据发送装置及其方法、数据接收装置及其方法
EP2510623B1 (en) * 2009-12-07 2021-01-27 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
US9094164B2 (en) * 2012-04-17 2015-07-28 Qualcomm Incorporated Methods and apparatus to improve channel estimation in communication systems
WO2015100561A1 (zh) * 2013-12-30 2015-07-09 华为技术有限公司 极化码的速率匹配方法及装置
WO2015182102A1 (ja) * 2014-05-30 2015-12-03 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
JP6628124B2 (ja) 2014-05-30 2020-01-08 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
CN111669253B (zh) * 2015-02-13 2023-11-03 三星电子株式会社 发送器及其附加奇偶校验产生方法
CN106034007B (zh) * 2015-03-13 2019-12-13 上海数字电视国家工程研究中心有限公司 信令编码调制方法和解调译码方法及装置
US10594435B2 (en) * 2015-03-13 2020-03-17 Shanghai National Engineering Research Center Of Digital Television Co., Ltd. Signalling coding and modulation method and demodulation and decoding method and device
GB2539925B (en) * 2015-07-01 2017-09-20 Canon Kk DC free line coding robust against transmission error
EP3456016A1 (en) * 2016-05-11 2019-03-20 IDAC Holdings, Inc. Code-domain non-orthogonal multiple access schemes
US10644829B2 (en) * 2016-09-15 2020-05-05 Huawei Technologies Co., Ltd. Method and apparatus for encoding data using a polar code
WO2018129695A1 (en) * 2017-01-12 2018-07-19 Qualcomm Incorporated Puncturing and repetition for data encoding
US10651973B2 (en) * 2017-03-22 2020-05-12 Huawei Technologies Co., Ltd. Method and apparatus for error-correction encoding using a polar code

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272733A (zh) * 1999-04-13 2000-11-08 北方电讯网络有限公司 通信系统的速率匹配和信道交织
CN103259626A (zh) * 2007-12-24 2013-08-21 Lg电子株式会社 使用分组码对可变长度的信息进行信道编码的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Channel coding schemes for mMTC scenario ";Huawei, HiSilicon;《3GPP》;20160826;全文 *
"Examination of NR Coding Candidates for Low-Rate Applications";MediaTek Inc.;《3GPP》;20160826;第2节 *
"Performance Evaluation of Puncturing Schemes for Polar Codes";InterDigital Communications;《3GPP》;20161014;全文 *
"面向异构无线网移动视频传输的联合信源信道编码方式";吴冀衍等;《计算机学报》;20150228;全文 *

Also Published As

Publication number Publication date
BR112019014118A2 (pt) 2020-02-11
US20200092041A1 (en) 2020-03-19
CN110178327A (zh) 2019-08-27
JP7220657B2 (ja) 2023-02-10
US11044048B2 (en) 2021-06-22
CN113794534A (zh) 2021-12-14
CA3046038A1 (en) 2018-07-19
KR20190101401A (ko) 2019-08-30
TW201832476A (zh) 2018-09-01
WO2018130185A1 (en) 2018-07-19
TWI775799B (zh) 2022-09-01
JP2020506581A (ja) 2020-02-27
EP3568934A4 (en) 2020-12-16
WO2018129695A1 (en) 2018-07-19
US20210266100A1 (en) 2021-08-26
EP3568934A1 (en) 2019-11-20
EP3568934B1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
CN110178327B (zh) 用于信息编码的打孔和重复方法、装置及计算机可读介质
US11973518B2 (en) Rate matching for block encoding
US20220069841A1 (en) Encoding and decoding techniques
US11616598B2 (en) Puncturing and retransmission techniques for encoded transmissions
CN109792298B (zh) 子信道映射

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant