CN110178222B - 使用切割图案掩模来制造面积减小的集成电路（ic）单元的修改的自对准四重图案化（saqp）工艺 - Google Patents

使用切割图案掩模来制造面积减小的集成电路（ic）单元的修改的自对准四重图案化（saqp）工艺 Download PDF

Info

Publication number
CN110178222B
CN110178222B CN201780083768.1A CN201780083768A CN110178222B CN 110178222 B CN110178222 B CN 110178222B CN 201780083768 A CN201780083768 A CN 201780083768A CN 110178222 B CN110178222 B CN 110178222B
Authority
CN
China
Prior art keywords
routing
spacers
voltage
unit
rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780083768.1A
Other languages
English (en)
Other versions
CN110178222A (zh
Inventor
S·S·宋
G·纳拉帕蒂
P·奇达巴拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110178222A publication Critical patent/CN110178222A/zh
Application granted granted Critical
Publication of CN110178222B publication Critical patent/CN110178222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Geometry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

公开了使用切割图案掩模来制造面积减小的集成电路(IC)单元的修改的自对准四重图案化(SAQP)工艺的方面。在一个方面中，修改的SAQP工艺包括设置多个芯轴。第一间隔物设置在每个芯轴的任一侧，并且第二间隔物设置在每个第一间隔物的任一侧。切割图案掩模设置在第二间隔物之上并且包括暴露对应于要设置电压轨的位置的第二间隔物的开口。通过移除由切割图案掩模中的开口暴露的第二间隔物，并且将电压轨设置在通过移除第二间隔物而留下的空的对应的位置中，来形成电压轨。路由线路被设置在形成在每组剩余的第二间隔物之间的路由轨道之上，以允许形成在IC单元中的有源器件的互连。

Description

使用切割图案掩模来制造面积减小的集成电路(IC)单元的修 改的自对准四重图案化(SAQP)工艺
优先权申请
本申请要求2017年1月18日提交的标题为“使用切割图案掩模来制造面积减小的集成电路(IC)单元的修改的自对准四重图案化(SAQP)工艺(MODIFIED SELF-ALIGNEDQUADRUPLE PATTERNING(SAQP)PROCESSES USING CUT PATTERN MASKS TO FABRICATEINTEGRATED CIRCUIT(IC)CELLS WITH REDUCED AREA)”的美国专利申请序列号15/408,796的优先权，其内容通过引用整体并入本文。
技术领域
本公开的技术总体涉及使用自对准四重图案化(SAQP)制造的集成电路(IC)单元，并且特别涉及减小基于SAQP的IC单元的面积。
背景技术
可以使用各种类型的工艺技术来制造集成电路(IC)。一种这样的工艺技术被称为基于光的光刻，其使用光致抗蚀剂材料和特定波长的光来蚀刻IC中的图案。特别地，基于光的光刻涉及在半导体衬底(诸如，硅)之上设置待蚀刻的电路材料(诸如，金属)。光致抗蚀剂材料以使得光致抗蚀剂材料遮蔽电路材料的对应于所需图案的部分的方式设置在电路材料之上。然后使用具有特定波长的光源蚀刻电路材料的未被光致抗蚀剂材料遮蔽的部分。在蚀刻了电路材料的这些部分之后，去除光致抗蚀剂材料，使得剩余的电路材料形成对应于IC的部分的所需图案。
然而，常规的基于光的光刻工艺具有特定的面积约束，这可归因于用于蚀刻电路材料的光源的波长。特别地，可实现的最小金属节距受可用波长的限制。例如，当用波长等于四十(40)纳米(nm)的光源进行蚀刻时，可实现的最小金属节距等于八十(80)nm。这种金属节距限制了可以使用基于光的光刻制造多么小的IC。因此，随着对IC的面积减小的需求持续增加，基于光的光刻的面积减小限制成为问题。
在这方面，可以采用不受光波长限制的其它工艺技术，以便实现更小的金属节距，并因此实现更小的面积。例如，自对准四重图案化(SAQP)是基于光的光刻的一种替代方案，其可以实现比基于光的光刻的金属节距小大约75％的金属节距。SAQP涉及使用多个间隔物来确定要设置的电路材料的特定部分(诸如，金属)的位置。特别地，电路材料层(诸如，金属层)设置在多个间隔物之间形成的路由轨道之上。然而，虽然SAQP实现了比基于光的光刻更小的金属节距，但是由于金属线以及电压轨尺寸的限制，使用常规SAQP的面积减小受到限制。因此，实现SAQP的减小的金属节距同时还进一步减小对应的IC的面积将是有利的。
发明内容
本文中公开的方面包括使用切割图案掩模来制造面积减小的集成电路(IC)单元的修改的自对准四重图案化(SAQP)工艺。在一个方面，用于制造IC单元的修改的SAQP工艺包括设置多个芯轴(mandrel)。第一间隔物设置在每个芯轴的任一侧，并且第二间隔物设置在每个第一间隔物的任一侧。在将电压轨设置在IC单元内的对应的位置处之前，将切割图案掩模设置在第二间隔物之上。特别地，切割图案掩模包括暴露对应于要设置电压轨的位置的第二间隔物的开口。通过移除由切割图案掩模中的开口暴露的第二间隔物，并且将电压轨设置在通过移除第二间隔物而留下的空的对应的位置中，来形成电压轨。路由线路被设置在形成在每组剩余的第二间隔物之间的路由轨道之上，以允许形成在IC单元中的有源器件的互连。设置电压轨代替移除的第二间隔物允许电压轨比使用常规SAQP工艺形成的电压轨窄，并且还允许在IC单元中采用更少的路由。因此，使用切割图案掩模的修改的SAQP工艺提供了具有SAQP的减小的金属节距的IC单元，同时还实现了减小的面积。
就这一点而言，在一个方面，提供了IC单元。IC单元包括被配置为接收第一电压的第一电压轨。IC单元还包括基本上平行于第一电压轨设置并且被配置为接收第二电压的第二电压轨。IC单元还包括形成在第一电压轨与第二电压轨之间并且基本上平行于第一电压轨和第二电压轨的偶数多个路由轨道。IC单元还包括多个路由线路，其中多个路由线路中的每个路由线路设置在偶数多个路由轨道中的对应的路由轨道之上。
在另一方面，提供了IC单元，IC单元包括用于接收第一电压的装置。IC单元还包括基本上平行于用于接收第一电压的装置的用于接收第二电压的装置。IC单元还包括形成在用于接收第一电压的装置与用于接收第二电压的装置之间并且基本上平行于用于接收第一电压的装置和用于接收第二电压的装置的偶数多个用于路由的装置。IC单元还包括多个用于传输电流的装置，其中多个用于传输电流的装置中的每个用于传输电流的装置被设置在用于路由的偶数多个装置中的对应的用于路由的装置之上。
在另一方面，提供了用于采用切割图案使用修改的SAQP制造面积减小的IC单元的方法。方法包括设置一个或多个芯轴。方法还包括设置多个第一间隔物，其中每个第一间隔物与一个或多个芯轴中的对应芯轴的对应侧相邻设置。方法还包括设置多个第二间隔物，其中每个第二间隔物与多个第一间隔物中的对应的第一间隔物的对应侧相邻设置。方法还包括设置切割图案掩模。切割图案掩模包括对应于第一电压轨区域的第一开口，其中第一开口暴露对应的第二间隔物。切割图案掩模还包括对应于第二电压轨区域的第二开口，其中第二开口暴露对应的第二间隔物。方法还包括移除由第一开口暴露的对应的第二间隔物。方法还包括移除由第二开口暴露的对应的第二间隔物。方法还包括在对应组的第二间隔物之间设置第一电压轨。方法还包括在对应组的第二间隔物之间设置第二电压轨。方法还包括在形成在每个对应组的第二间隔物之间的对应的多个路由轨道之上设置多个路由线路。
附图说明
图1A是使用常规自对准四重图案化(SAQP)工艺制造的示例性常规集成电路(IC)的顶视图；
图1B是图1A的常规IC单元的顶视图，其示出了在常规SAQP工艺中采用的示例性芯轴和间隔物；
图2A是使用修改的SAQP工艺制造的示例性IC单元的顶视图，修改的SAQP工艺使用切割图案掩模来移除对应于电压轨的间隔物，以便实现减小的面积；
图2B是图2A的IC单元的顶视图，其示出了在修改的SAQP工艺中采用的示例性芯轴、间隔物和切割图案掩模；
图3是示出了用于制造图2A中的IC单元的示例性修改的SAQP工艺的流程图，其中修改的SAQP工艺使用切割图案掩模来移除对应于电压轨的间隔物，以便实现减小的面积；
图4A-4I是示出了图2A中的IC单元在图3中的修改的SAQP工艺中的不同制造步骤处的顶视图；
图5是使用修改的SAQP工艺制造的示例性IC单元的顶视图，修改的SAQP工艺使用切割图案掩模来移除对应于电压轨的间隔物，以便实现减小的面积，同时还采用虚设路由轨道；
图6是可以包括采用了使用修改的SAQP工艺制造的图2A和图5的IC单元的元件的示例性基于处理器的系统的框图，修改的SAQP工艺使用切割图案掩模来移除对应于电压轨的间隔物，以便实现减小的面积；并且
图7是包括形成在IC中的射频(RF)部件的示例性无线通信设备的框图，其中RF部件可以包括使用修改的SAQP工艺制造的图2A和图5的IC单元，修改的SAQP工艺可以使用切割图案掩模来移除对应于电压轨的间隔物，以便实现减小的面积。
具体实施方式
现在参考附图，描述了本公开的若干示例性方面。本文使用词语“示例性”来表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不必被解释为比其它方面更优选或更具优势。
在具体描述中公开的方面包括使用切割图案掩模来制造面积减小的集成电路(IC)单元的修改的自对准四重图案化(SAQP)工艺。在一个方面，用于制造IC单元的修改的SAQP工艺包括设置多个芯轴。第一间隔物设置在每个芯轴的任一侧，并且第二间隔物设置在每个第一间隔物的任一侧。在将电压轨设置在IC单元内的对应的位置处之前，将切割图案掩模设置在第二间隔物之上。特别地，切割图案掩模包括暴露对应于要设置电压轨的位置的第二间隔物的开口。通过移除由切割图案掩模中的开口暴露的第二间隔物，并且将电压轨设置在通过移除第二间隔物而留下的空的对应的位置中，来形成电压轨。路由线路被设置在形成在每组剩余的第二间隔物之间的路由轨道之上，以允许形成在IC单元中的有源器件的互连。设置电压轨代替移除的第二间隔物允许电压轨比使用常规SAQP工艺形成的电压轨更窄，并且还允许在IC单元中采用更少的路由线路。因此，使用切割图案掩模的修改的SAQP工艺提供了具有SAQP的减小的金属节距的IC单元，同时还实现了减小的面积。
在讨论在图2A中开始的使用切割图案掩模来制造面积减小的IC单元的修改的SAQP工艺的细节之前，首先描述使用常规的SAQP工艺制造的常规的IC单元。在这个方面，图1A和1B示出了示例性常规的IC单元102的示例性布局100。图1A是IC单元102的布局100的顶视图，而图1B是示出了在SAQP工艺期间移除而在常规的SAQP工艺中采用的示例性芯轴104(1)-104(3)、第一间隔物106(1)-106(5)和第二间隔物108(1)-108(8)的IC单元102的布局100的顶视图。IC单元102的布局100的部件在图1A、1B中用共用的元件编号表示。
特别参考图1A，IC单元102包括：第一电压轨110，被配置为接收第一电压(诸如，电源电压)；以及第二电压轨112，被配置为接收第二电压(诸如，地电压)。IC单元102还包括设置在对应的路由轨道116(1)-116(5)之上的路由线路114(1)-114(5)。每个路由线路114(1)-114(5)部分地用于互连IC单元102中的元件以形成各种有源器件(未示出)，诸如特定的逻辑门。
特别参考图1B，用于制造IC单元102的常规的SAQP工艺采用各种元件来实现布局100。更具体地，SAQP工艺包括采用芯轴104(1)-104(3)并且采用与对应的芯轴104(1)-104(3)的对应侧相邻设置的第一间隔物106(1)-106(5)。第二间隔物108(1)-108(8)与对应的第一间隔物106(1)-106(5)的对应侧相邻设置。进一步，第一电压轨110设置在对应的第二间隔物108(1)、108(2)之间，并且第二电压轨112设置在对应的第二间隔物108(7)、108(8)之间。
继续参考图1B，路由线路114(1)-114(5)被设置在形成在相应的第二间隔物108(2)-108(7)之间的每个对应的路由轨道116(1)-116(5)之上。特别地，路由线路114(1)被设置在形成在第二间隔物108(2)、108(3)之间的路由轨道116(1)之上，而路由线路114(2)被设置在形成在第二间隔物108(3)、108(4)之间的路由轨道116(2)之上。附加地，路由线路114(3)被设置在形成在第二间隔物108(4)、108(5)之间的路由轨道116(3)之上，而路由线路114(4)被设置在形成在第二间隔物108(5)、108(6)之间的路由轨道116(4)之上。进一步，路由线路114(5)被设置在形成在第二间隔物108(6)、108(7)之间的路由轨道116(5)之上。
继续参考图1B，由于第二间隔物108(1)-108(8)中的两个第二间隔物与第一间隔物106(1)-106(5)中的每个第一间隔物相邻设置，因此使用如上所述的常规SAQP工艺制造IC单元102导致IC单元102具有奇数个路由轨道116(1)-116(5)。进一步，路由轨道116(1)-116(5)中的每个路由轨道并且因此路由线路114(1)-114(5)具有与第一间隔物106(1)-106(5)的间隔物宽度WSP对应的线宽度WLINE。附加地，第一和第二电压轨110、112各自具有被设计用于实现特定电压降(例如，电流-电阻(IR)降)和电流密度参数的轨宽度WRAIL。为了实现这样的参数，轨宽度WRAIL是芯轴104(3)的轨芯轴宽度WRM和芯轴104(1)、104(2)之间的距离DM的函数。特别地，在上述常规的SAQP工艺中，轨芯轴宽度WRM和距离DM被设置为使得IC单元102中的轨宽度WRAIL大约等于金属节距MP的三(3)倍减去线宽度WLINE。因为线宽度WLINE和轨宽度WRAIL取决于SAQP工艺中使用的元件，所以减小IC单元102的单元高度HCELL受到相应元件的尺寸和间距的限制。
例如，如果最小的可用间隔物宽度WSP近似等于十四(14)纳米，则最小的可用线宽度WLINE近似等于十四(14)nm。这样的间隔物宽度WSP和线宽度WLINE导致金属节距MP近似等于二十八(28)nm，其小于当使用基于光的光刻时可实现的金属节距。对应于十四(14)nm线宽度WLINE的最小的可用轨宽度WRAIL近似等于七十(70)nm(即，[28nm*3]-14nm＝70nm)。进一步，从第一电压轨110的上点H1到第二电压轨112的上点H2测量的单元高度HCELL近似等于224nm。然而，通过上述SAQP工艺可实现的单元高度HCELL不能按比例缩小以满足IC的持续小型化的需求。因此，实现SAQP的减小的金属节距MP同时还减小对应的IC的面积将是有利的。
在这个方面，图2A和2B示出了使用修改的SAQP工艺制造的示例性IC单元202的示例性布局200，修改的SAQP工艺包括使用切割图案掩模204来移除对应于第一和第二电压轨208、210的第二间隔物206(2)、206(8)，以便实现与图1A中的常规的IC单元102相比减小的面积。图2A是IC单元202的布局200的顶视图，而图2B是示出了在修改的SAQP工艺中采用的示例性芯轴212(1)-212(3)、第一间隔物214(1)-214(5)、第二间隔物206(1)-206(10)以及切割图案掩模204的IC单元202的布局200的顶视图。IC单元202的布局200的部件在图2A和2B中用共用的元件编号表示。
特别参考图2A，IC单元202包括：第一电压轨208，被配置为接收第一电压(诸如，电源电压)；以及第二电压轨210，被配置为接收第二电压(诸如，地电压)。IC单元202还包括偶数个路由轨道216(1)-216(4)，其形成在第一与第二电压轨208、210之间并且基本上平行于第一和第二电压轨208、210。进一步，IC单元202包括设置在每个对应的路由轨道216(1)-216(4)之上的路由线路218(1)-218(4)。每个路由线路218(1)-218(4)部分地用于互连IC单元202中的元件以形成各种有源器件(未示出)，诸如特定的逻辑门。尽管这个方面包括四(4)个路由轨道216(1)-216(4)以及四(4)个路由线路218(1)-218(4)，但是其它方面可以包括任何数目M的路由轨道216(1)-216(M)和路由线路218(1)-218(M)(即，M可以是奇数或偶数)。
特别参考图2B，如下面在图3的描述中更详细描述的，用于制造IC单元202的修改的SAQP工艺采用各种元件来实现布局200。更具体地，修改的SAQP工艺包括采用芯轴212(1)-212(3)，每个芯轴可以具有芯轴宽度WM并且与相邻的芯轴212(1)-212(3)分开芯轴距离DM。修改的SAQP工艺还包括采用与对应的芯轴212(1)-212(3)的对应侧相邻设置的第一间隔物214(1)-214(5)。进一步，第二间隔物206(1)-206(10)与对应的第一间隔物214(1)-214(5)的对应侧相邻设置。
继续参考图2B，切割图案掩模204被用于移除第二间隔物206(2)、206(8)，以便为第一和第二电压轨208、210留出空间。具体地，在这个方面，切割图案掩模204包括暴露第二间隔物206(2)的第一开口220(1)。第二间隔物206(2)并且因此第一开口220(1)对应于第一电压轨208要被设置的区域。在没有第二间隔物206(2)的情况下，第一电压轨208被设置在对应的第二间隔物206(1)、206(3)之间。切割图案掩模204还包括暴露第二间隔物206(8)的第二开口220(2)。第二间隔物206(8)并且因此第二开口220(2)对应于第二电压轨210要被设置的区域。在没有第二间隔物206(8)的情况下，第二电压轨210被设置在对应的第二间隔物206(7)、206(9)之间。
继续参考图2B，IC单元202还包括在对应组的第二间隔物206(1)-206(10)之间形成的路由轨道216(1)-216(4)。特别地，路由轨道216(1)形成在第二间隔物206(3)、206(4)之间，并且路由轨道216(2)形成在第二间隔物206(4)、206(5)之间。附加地，路由轨道216(3)形成在第二间隔物206(5)、206(6)之间，并且路由轨道216(4)形成在第二间隔物206(6)、206(7)之间。如前所述，路由线路218(1)-218(4)被设置在对应的路由轨道216(1)-216(4)之上。特别地，路由线路218(1)被设置在路由轨道216(1)之上，路由线路218(2)被设置在路由轨道216(2)之上，路由线路218(3)被设置在路由轨道216(3)之上，并且路由线路218(4)被设置在路由轨道216(4)之上。
继续参考图2B，如上所述制造IC单元202导致IC单元202具有比图1A中的IC单元102更小的单元高度HCELL，因此具有更小的面积。特别地，IC单元202包括四(4)个路由轨道216(1)-216(4)和具有线宽度WLINE的路由线路218(1)-218(4)，不同于在图1A中的IC单元102中的五(5)个路由轨道116(1)-116(5)和路由线路114(1)-114(5)。进一步，通过移除第二间隔物206(2)、206(8)为第一和第二电压轨208、210留出空间，第一和第二电压轨208、210可以采用与图1A中的第一和第二电压轨110、112相比较小的轨宽度WRAIL。然而，IC单元202中的轨宽度WRAIL被设计成使得第一和第二电压轨208、210可以实现期望的电压降(即，IR降)和电流密度参数。在这个方面，与图1A中的近似等于金属节距MP的三(3)倍减去线宽度WLINE的轨宽度WRAIL相比，第一和第二电压轨208、210具有近似等于金属节距MP的两(2)倍减去线宽度WLINE的轨宽度WRAIL。以这种方式，采用较少的路由轨道216(1)-216(4)和路由线路218(1)-218(4)，而且采用较窄的第一和第二电压轨208、210允许IC单元202实现与图1A中的IC单元102相比减小的面积。
作为非限制性示例，如果线宽度WLINE近似等于十四(14)nm，则金属节距MP近似等于二十八(28)nm。进一步，对应于十四(14)nm线宽度WLINE的轨宽度WRAIL近似等于四十二(42)nm(即，[28nm*2]-14nm＝42nm)。从第一电压轨208的上点H1到第二电压轨210的上点H2测量的单元高度HCELL近似等于168nm。因此，与使用常规的SAQP工艺制造的图1A中的IC单元102相比，IC单元202实现了减小的金属节距MP，同时还具有减小的面积。
图3示出了用于制造图2A和2B的IC单元202的示例性修改的SAQP制造工艺300(在本文中也称为“制造工艺300”)。进一步，图4A-4I提供了示出了在制造工艺300的各个步骤期间的IC单元202的顶视图。将结合对图3中的制造工艺300中的示例性制造步骤的讨论来讨论示出图4A-4I中的IC单元202的顶视图。
在这个方面，图3中的制造工艺300包括设置芯轴212(1)-212(3)(块320，图4A)。在这个示例中，与图1B中的芯轴104(1)-104(3)不同，芯轴212(1)-212(3)各自具有基本上相等的芯轴宽度WM。附加地，芯轴212(1)、212(2)和212(2)、212(3)分开基本上相等的距离DM。由于将第一和第二电压轨208、210设计成比图1A中的第一和第二电压轨110、112更窄，因此芯轴212(1)-212(3)的尺寸和间距的这种均匀性是可能的。制造工艺300还包括设置第一间隔物214(1)-214(5)，使得每个第一间隔物214(1)-214(5)与对应的芯轴212(1)-212(3)的对应侧相邻设置(块340，图4B)。例如，第一间隔物214(1)与芯轴212(1)的对应侧相邻设置，第一间隔物214(2)、214(3)与芯轴212(2)的对应侧相邻设置，并且第一间隔物214(4)、214(5)与芯轴212(3)的对应侧相邻设置。在这个方面，可以通过设置覆盖IC单元202的整个区域的材料来设置第一间隔物214(1)-214(5)，并且对材料进行蚀刻使得第一间隔物214(1)-214(5)保留。附加地，在这个方面，如图4C所示，在设置第一间隔物214(1)-214(5)之后移除芯轴212(1)-212(3)。
继续参考图3，制造工艺300还包括设置第二间隔物206(1)-206(10)，使得每个第二间隔物206(1)-206(10)与对应的第一间隔物214(1)-214(5)的对应侧相邻设置(块306，图4D)。例如，第二间隔物206(1)、206(2)与第一间隔物214(1)的对应侧相邻设置，第二间隔物206(3)、206(4)与第一间隔物214(2)的对应侧相邻设置，并且第二间隔物206(5)、206(6)与第一间隔物214(3)的对应侧相邻设置。附加地，第二间隔物206(7)、206(8)与第一间隔物214(4)的对应侧相邻设置，而第二间隔物206(9)、206(10)与第一间隔物214(5)的对应侧相邻设置。在这个方面，可以通过设置覆盖IC单元202的整个区域的材料来设置第二间隔物206(1)-206(10)，并且对材料进行蚀刻使得第二间隔物206(1)-206(10)保留。附加地，在这个方面，如图4E所示，在设置第二间隔物206(1)-206(10)之后移除第一间隔物214(1)-214(5)。
继续参考图3，制造工艺300还可以包括设置切割图案掩模204，该切割图案掩模204包括对应于第一电压轨区域400的第一开口220(1)，使得第一开口220(1)暴露对应的第二间隔物206(2)(块308，图4F)。还如图4F所示，切割图案掩模204进一步包括对应于第二电压轨区域402的第二开口220(2)，使得第二开口220(2)暴露对应的第二间隔物206(8)。制造工艺300还包括移除由第一开口220(1)暴露的对应的第二间隔物206(2)(块310，图4G)。制造工艺300还包括移除由第二开口220(2)暴露的对应的第二间隔物206(8)(块312，图4G)。制造工艺300进一步包括在对应组的第二间隔物206(1)、206(3)之间设置第一电压轨208(块314，图4H)。附加地，制造工艺300包括在对应组的第二间隔物206(7)、206(9)之间设置第二电压轨210(块316，图4H)。
继续参考图3，制造工艺300还包括在形成在每个对应组的第二间隔物206(3)-206(7)之间的对应的路由轨道216(1)-216(4)之上设置路由线路218(1)-218(4)(块318，图4H)。附加地，在这个方面，如图4I所示，在设置第一和第二电压轨208、210以及路由线路218(1)-218(4)之后移除第二间隔物206(1)、206(3)-206(7)、206(9)和206(10)。
除了图2A和2B中的IC单元202之外，根据本文中的方面的修改的SAQP制造工艺可以制造具有替代特征的IC单元以减小寄生电容。在这个方面，图5示出了使用修改的SAQP制造工艺制造的示例性IC单元502的示例性布局500的顶视图。IC单元502包括用作虚设路由轨道的路由轨道504(4)。具体地，IC单元502包括：第一电压轨506，被配置为接收第一电压(诸如，电源电压)；以及第二电压轨508，被配置为接收第二电压(诸如，地电压)。IC单元502还包括形成在第一与第二电压轨506、508之间并且基本上平行于第一和第二电压轨506、508的偶数个路由轨道504(1)-504(4)。进一步，IC单元502包括设置在对应的路由轨道504(1)-504(3)之上的路由线路510(1)-510(3)。重要的是，在路由轨道504(4)之上没有设置对应的路由线路510，导致路由轨道504(4)被称为“虚设路由轨道504(4)”。以这种方式，IC单元502可以采用虚设路由轨道504(4)来减小IC单元502的寄生电容。
本文中描述的元件有时被称为用于实现特定属性的装置。在这个方面，第一电压轨208在本文中有时被称为“用于接收第一电压的装置”，并且第二电压轨210在本文中有时被称为“基本上平行于用于接收第一电压的装置的用于接收第二电压的装置”。附加地，路由轨道216(1)-216(4)在本文中有时被称为“形成在用于接收第一电压的装置与用于接收第二电压的装置之间并且基本上平行于用于接收第一电压的装置和用于接收第二电压的装置的偶数多个用于路由的装置”。路由线路218(1)-218(4)在本文中有时被称为“多个用于传输电流的装置，其中多个用于传输电流的装置中的每个用于传输电流的装置被设置在用于路由的偶数多个装置中的对应的用于路由的装置之上”。进一步，虚设路由轨道504(4)在本文中有时被称为“用于虚设路由的装置，其中用于传输电流的装置没有设置在用于虚设路由的装置之上”。
根据本文中公开的方面的使用切割图案掩模来制造面积减小的IC单元的修改的SAQP工艺可以在任何基于处理器的设备中提供或集成到任何基于处理器的设备中。示例包括但不限于：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康或健身追踪器、眼镜等)、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电广播设备、卫星无线电广播设备、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、汽车、车辆部件、航空电子系统、无人机和多旋翼飞行器。
在这个方面，图6示出了基于处理器的系统600的示例，其可以采用包括图2A和图5中分别示出的IC单元202和/或IC单元502的元件。在这个示例中，基于处理器的系统600包括一个或多个中央处理单元(CPU)602，每个中央处理单元包括一个或多个处理器604。CPU602可以具有耦合到处理器604的高速缓冲存储器606，用于快速访问临时存储的数据。CPU602耦合到系统总线608并且可以耦合包括在基于处理器的系统600中的主设备和从设备。众所周知，CPU602通过在系统总线608之上交换地址、控制和数据信息与这些其它设备通信。例如，CPU 602可以将总线事务请求传送到作为从设备的示例的存储器控制器610。尽管未在图6中示出，但是可以提供多个系统总线608，其中每个系统总线608构成不同的结构。
其它主设备和从设备可以连接到系统总线608。如图6所示，作为示例，这些设备可以包括存储器系统612、一个或多个输入设备614、一个或多个输出设备616、一个或多个网络接口设备618以及一个或多个显示控制器620。输入设备614可以包括任何类型的输入设备，包括但不限于，输入键、开关、语音处理器等。输出设备616可以包括任何类型的输出设备，包括但不限于，音频、视频、其它视觉指示器等。网络接口设备618可以是被配置为允许与网络622交换数据的任何设备。网络622可以是任何类型的网络，包括但不限于，有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、BLUETOOTHTM网络和因特网。网络接口设备618可以被配置为支持期望的任何类型的通信协议。存储器系统612可以包括一个或多个存储器单元624(0)-624(N)。
CPU 602还可以被配置为通过系统总线608访问显示控制器620，以控制发送到一个或多个显示器626的信息。显示控制器620将信息发送到显示器626以经由一个或多个视频处理器628进行显示，视频处理器628将要显示的信息处理成适合于显示器626的格式。显示器626可以包括任何类型的显示器，包括但不限于，阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
图7示出了无线通信设备700的示例，无线通信设备700可以采用包括图2A和图5中分别示出的IC单元202和/或IC单元502的元件。在这个方面，无线通信设备700可以设置在IC 702中。作为示例，无线通信设备700可以包括或者设置在任何上述参考设备中。如图7所示，无线通信设备700包括收发器704和数据处理器708。数据处理器708可以包括存储器(未示出)以存储数据和程序代码。收发器704包括支持双向通信的发射器710和接收器712。通常，无线通信设备700可以包括用于任何数目的通信系统和频带的任何数目的发射器和/或接收器。收发器704的全部或一部分可以在一个或多个模拟IC、射频(RF)IC(RFIC)、混合信号IC等上实现。
可以用超外差架构或直接转换架构来实现发射器或接收器。在超外差架构中，信号在多个阶段中在RF和基带之间进行频率转换，例如，在一个阶段中，从RF到中频(IF)，然后在用于接收器的另一个阶段中，从IF到基带。在直接转换架构中，信号在一个阶段中在RF与基带之间进行频率转换。超外差和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图7中的无线通信设备中，发射器710和接收器712用直接转换架构来实现。
在发射路径中，数据处理器708处理要发射的数据并且将I和Q模拟输出信号提供给发射器710。在示例性无线通信设备700中，数据处理器708包括数模转换器(DAC)714(1)、714(2)，数模转换器(DAC)714(1)、714(2)用于将由数据处理器708生成的数字信号转换成I和Q模拟输出信号(例如，I和Q输出电流)，以用于进一步处理。
在发射器710内，低通滤波器716(1)、716(2)分别对I和Q模拟输出信号进行滤波，以消除由先前的数模转换引起的不需要的信号。放大器(AMP)718(1)、718(2)分别放大来自低通滤波器716(1)、716(2)的信号，并且提供I和Q基带信号。上变频器720通过混频器724(1)、724(2)利用来自TX LO信号生成器722的I和Q发射(TX)本地振荡器(LO)信号对I和Q基带信号进行上变频，以提供上变频信号726。滤波器728对上变频信号726进行滤波，以消除由上变频引起的不需要的信号以及接收频带中的噪声。功率放大器(PA)730放大来自滤波器728的上变频信号726，以获得所需的输出功率水平并提供发射RF信号。发射RF信号通过双工器或开关732路由，并且经由天线734发射。
在接收路径中，天线734接收由基站发射的信号并且提供接收的RF信号，其被路由通过双工器或开关732并且提供给低噪声放大器(LNA)736。双工器或开关732被设计为以特定的RX-TX双工器频率分离操作，使得RX信号与TX信号隔离。接收的RF信号由LNA 736放大并且由滤波器738滤波以获得所需的RF输入信号。下变频混频器740(1)、740(2)将滤波器738的输出与来自RX LO信号生成器742的I和Q接收(RX)LO信号(即，LO_I和LO_Q)混频，以生成I和Q基带信号。I和Q基带信号由放大器(AMP)744(1)、744(2)放大，并进一步由低通滤波器746(1)、746(2)滤波，以获得I和Q模拟输入信号，其被提供给数据处理器708。在这个示例中，数据处理器708包括模数转换器(ADC)748(1)、748(2)，模数转换器(ADC)748(1)、748(2)用于将模拟输入信号转换为数字信号，以由数据处理器708进行进一步处理。
在图7中的无线通信设备700中，TX LO信号生成器722生成用于上变频的I和Q TXLO信号，而RX LO信号生成器742生成用于下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期信号。TX锁相环(PLL)电路750接收来自数据处理器708的定时信息，并且生成用于调节来自TX LO信号生成器722的TX LO信号的频率和/或相位的控制信号。类似地，RX锁相环(PLL)电路752接收来自数据处理器708的定时信息，并且生成用于调节来自RX LO信号生成器742的RX LO信号的频率和/或相位的控制信号。
所属领域的技术人员将进一步了解，结合本文中所公开的方面而描述的各种说明性逻辑块、模块、电路和算法可实施为电子硬件、存储在存储器中或存储在另一个计算机可读介质中并且由处理器或其它处理设备执行的指令，或两者的组合。作为示例，本文中描述的主设备和从设备可以用在任何电路、硬件部件、IC或IC芯片中。本文中公开的存储器可以是任何类型和大小的存储器，并且可以被配置为存储期望的任何类型的信息。为了清楚地说明这种可互换性，上面已经在功能方面对各种说明性的部件、块、模块、电路和步骤进行了总体描述。如何实现这样的功能取决于特定应用、设计选择和/或强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决策不应被解释为导致脱离本公开的范围。
结合本文中公开的方面描述的各种说明性逻辑块、模块和电路可以用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件部件、或设计用于执行本文中描述的功能的其任何组合来实现或执行。处理器可以是微处理器，但是在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合(例如，DSP和微处理器的组合、多个微处理器、结合DSP内核的一个或多个微处理器、或任何其它这样的配置)。
本文中公开的方面可以体现于硬件中以及存储在硬件中的指令中，并且可以驻留在(例如)随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移除磁盘、CD-ROM、或本领域已知的任何其它形式的计算机可读介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息并且向存储介质写入信息。在替代方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在远程站中。在替代方案中，处理器和存储介质可以作为分立部件驻留在远程站、基站或服务器中。
还应注意，在本文中的任何示例性方面中描述的操作步骤被描述以提供示例和讨论。所描述的操作可以以除了所示顺序之外的许多不用顺序来执行。此外，在单个操作步骤中描述的操作实际上可以在许多不同的步骤中执行。附加地，可以组合示例性方面中讨论的一个或多个操作步骤。应当理解，对于本领域技术人员来说显而易见的是，流程图中示出的操作步骤可以经受许多不同的修改。本领域技术人员还将理解，可以使用各种不同技术和技艺中的任何一种技术和技艺来表示信息和信号。例如，在整个上述描述中可以参考的数据、指令、命令、信息、信号、位、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合表示。
提供先前对本公开的描述是为了使所属领域的技术人员能够制造或使用本公开。对于本领域技术人员来说，对本公开的各种修改是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其它变型。因此，本公开不旨在限于本文中描述的示例和设计，而是与符合本文中公开的原理和新颖特征的最宽范围相一致。

Claims (20)

1.一种集成电路IC单元，包括：
第一电压轨，被配置为接收第一电压；
第二电压轨，基本上平行于所述第一电压轨设置，并且被配置为接收第二电压；
偶数多个路由轨道，形成在所述第一电压轨与所述第二电压轨之间并且基本上平行于所述第一电压轨和所述第二电压轨；以及
多个路由线路，其中所述多个路由线路中的每个路由线路被设置在所述偶数多个路由轨道中的对应的路由轨道之上，并且其中所述多个路由线路中的每个路由线路具有线宽度，所述第一电压轨具有轨宽度，所述轨宽度等于对应于所述多个路由线路的金属节距的两(2)倍减去所述线宽度，并且所述第二电压轨具有所述轨宽度。
2.根据权利要求1所述的IC单元，其中：
所述线宽度等于十四(14)纳米；
对应于所述多个路由线路的所述金属节距等于二十八(28)nm；并且
所述轨宽度等于四十二(42)nm。
3.根据权利要求1所述的IC单元，其中一个或多个路由轨道包括虚设路由轨道，其中路由线路未设置在所述虚设路由轨道之上。
4.根据权利要求1所述的IC单元，其中所述偶数多个路由轨道包括四(4)个路由轨道。
5.根据权利要求4所述的IC单元，其中所述多个路由线路包括四(4)个路由线路。
6.根据权利要求4所述的IC单元，其中所述多个路由线路包括三(3)个路由线路。
7.根据权利要求1所述的IC单元，被集成到集成电路(IC)中。
8.根据权利要求1所述的IC单元，被集成到选自由以下项构成的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板计算机；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电广播设备；卫星无线电广播设备；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；汽车；车辆部件；航空电子系统；无人机；以及多旋翼飞行器。
9.一种集成电路IC单元，包括：
用于接收第一电压的装置；
用于接收第二电压的装置，基本上平行于用于接收所述第一电压的装置；
偶数多个用于路由的装置，形成在用于接收所述第一电压的装置与用于接收所述第二电压的装置之间并且基本上平行于用于接收所述第一电压的装置和用于接收所述第二电压的装置；以及
多个用于传输电流的装置，其中所述多个用于传输电流的装置中的每个用于传输电流的装置被设置在所述偶数多个用于路由的装置中的对应的用于路由的装置之上，并且其中所述多个用于传输电流的装置中的每个用于传输电流的装置具有线宽度，用于接收所述第一电压的装置具有轨宽度，所述轨宽度等于对应于所述多个用于传输电流的装置的金属节距的两(2)倍减去所述线宽度，并且用于接收所述第二电压的装置具有所述轨宽度。
10.根据权利要求9所述的IC单元，其中一个或多个用于路由的装置包括用于虚设路由的装置，其中用于传输电流的装置未设置在所述用于虚设路由的装置之上。
11.根据权利要求9所述的IC单元，其中所述偶数多个用于路由的装置包括四(4)个用于路由的装置。
12.一种用于采用切割图案使用修改的自对准四重图案化(SAQP)制造面积减小的集成电路(IC)单元的方法，包括：
设置一个或多个芯轴；
设置多个第一间隔物，其中每个第一间隔物与所述一个或多个芯轴中的对应芯轴的对应侧相邻设置；
设置多个第二间隔物，其中每个第二间隔物与所述多个第一间隔物中的对应的第一间隔物的对应侧相邻设置；
设置切割图案掩模，所述切割图案掩模包括：
对应于第一电压轨区域的第一开口，其中所述第一开口暴露对应的第二间隔物；以及
对应于第二电压轨区域的第二开口，其中所述第二开口暴露对应的第二间隔物；
移除由所述第一开口暴露的所述对应的第二间隔物；
移除由所述第二开口暴露的所述对应的第二间隔物；
在对应组的第二间隔物之间设置第一电压轨；
在对应组的第二间隔物之间设置第二电压轨；以及
在形成在每个对应组的第二间隔物之间的对应的多个路由轨道之上设置多个路由线路。
13.根据权利要求12所述的方法，进一步包括移除所述一个或多个芯轴。
14.根据权利要求12所述的方法，进一步包括移除所述多个第一间隔物。
15.根据权利要求12所述的方法，其中设置所述一个或多个芯轴包括：设置一个或多个基本上相等尺寸的芯轴，其中所述一个或多个芯轴中的每个芯轴与每个相邻的芯轴分开基本上相等的芯轴距离。
16.根据权利要求12所述的方法，进一步包括：移除未被所述第一开口暴露并且未被所述第二开口暴露的所述多个第二间隔物。
17.根据权利要求12所述的方法，进一步包括：移除所述多个路由线路中的对应于虚设路由轨道的路由线路。
18.根据权利要求12所述的方法，其中设置所述多个路由线路包括：在奇数个对应的路由轨道之上设置奇数个路由线路。
19.根据权利要求12所述的方法，其中设置所述多个路由线路包括：在偶数个对应的路由轨道之上设置偶数个路由线路。
20.根据权利要求19所述的方法，其中：
设置所述第一电压轨包括设置具有轨宽度的所述第一电压轨，所述轨宽度等于对应于所述多个路由线路的金属节距的两(2)倍减去对应于所述多个路由线路的线宽度；并且
设置所述第二电压轨包括设置具有所述轨宽度的所述第二电压轨。
CN201780083768.1A 2017-01-18 2017-12-11 使用切割图案掩模来制造面积减小的集成电路（ic）单元的修改的自对准四重图案化（saqp）工艺 Active CN110178222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/408,796 2017-01-18
US15/408,796 US10418244B2 (en) 2017-01-18 2017-01-18 Modified self-aligned quadruple patterning (SAQP) processes using cut pattern masks to fabricate integrated circuit (IC) cells with reduced area
PCT/US2017/065569 WO2018136168A1 (en) 2017-01-18 2017-12-11 Modified self-aligned quadruple patterning (saqp) processes using cut pattern masks to fabricate integrated circuit (ic) cells with reduced area

Publications (2)

Publication Number Publication Date
CN110178222A CN110178222A (zh) 2019-08-27
CN110178222B true CN110178222B (zh) 2023-06-06

Family

ID=60943107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780083768.1A Active CN110178222B (zh) 2017-01-18 2017-12-11 使用切割图案掩模来制造面积减小的集成电路（ic）单元的修改的自对准四重图案化（saqp）工艺

Country Status (3)

Country Link
US (1) US10418244B2 (zh)
CN (1) CN110178222B (zh)
WO (1) WO2018136168A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek
USD878060S1 (en) * 2017-09-06 2020-03-17 Jaguar Land Rover Limited Template for a vehicle
US20230022681A1 (en) * 2021-07-22 2023-01-26 Qualcomm Incorporated Cell architecture for a semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769442A (zh) * 2011-05-05 2012-11-07 苹果公司 具有阻抗控制的驱动器
CN104658893A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 具有减小的间距和线间隔的集成电路及其形成方法
CN105122141A (zh) * 2013-04-17 2015-12-02 高通股份有限公司 将切割掩模光刻与常规光刻组合以达成阈下图案特征
US9287135B1 (en) * 2015-05-26 2016-03-15 International Business Machines Corporation Sidewall image transfer process for fin patterning
CN106057869A (zh) * 2015-04-15 2016-10-26 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US8084310B2 (en) 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
JP5410082B2 (ja) * 2008-12-12 2014-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8513978B2 (en) * 2011-03-30 2013-08-20 Synopsys, Inc. Power routing in standard cell designs
US8932955B1 (en) 2013-09-04 2015-01-13 Sandisk Technologies Inc. Triple patterning NAND flash memory with SOC
US9209038B2 (en) * 2014-05-02 2015-12-08 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
US9653413B2 (en) * 2014-06-18 2017-05-16 Arm Limited Power grid conductor placement within an integrated circuit
US20160049307A1 (en) 2014-08-15 2016-02-18 Yijian Chen Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques
US9305845B2 (en) 2014-09-04 2016-04-05 International Business Machines Corporation Self-aligned quadruple patterning process
US9673059B2 (en) 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
US9472414B2 (en) 2015-02-13 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned multiple spacer patterning process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769442A (zh) * 2011-05-05 2012-11-07 苹果公司 具有阻抗控制的驱动器
CN105122141A (zh) * 2013-04-17 2015-12-02 高通股份有限公司 将切割掩模光刻与常规光刻组合以达成阈下图案特征
CN104658893A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 具有减小的间距和线间隔的集成电路及其形成方法
CN106057869A (zh) * 2015-04-15 2016-10-26 三星电子株式会社 半导体器件及其制造方法
US9287135B1 (en) * 2015-05-26 2016-03-15 International Business Machines Corporation Sidewall image transfer process for fin patterning

Also Published As

Publication number Publication date
CN110178222A (zh) 2019-08-27
US10418244B2 (en) 2019-09-17
WO2018136168A1 (en) 2018-07-26
US20180204765A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
CN110036478B (zh) 采用电耦合到金属分流器的电压轨以减少或避免电压降的增加的标准单元电路
US11756894B2 (en) Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
US10497702B2 (en) Metal-oxide semiconductor (MOS) standard cells employing electrically coupled source regions and supply rails to relax source-drain tip-to-tip spacing between adjacent MOS standard cells
CN109478551B (zh) 采用高纵横比电压轨以减小电阻的标准单元电路
CN110178222B (zh) 使用切割图案掩模来制造面积减小的集成电路（ic）单元的修改的自对准四重图案化（saqp）工艺
US10504840B2 (en) Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC)
CN110785848A (zh) 在用于路由的第一金属层中采用金属线的互补金氧半导体(mos)(cmos)标准单元电路及其相关方法
WO2023009919A1 (en) Split die integrated circuit (ic) packages employing die-to-die (d2d) connections in die-substrate standoff cavity, and related fabrication methods
US11804645B2 (en) Multi-sided antenna module employing antennas on multiple sides of a package substrate for enhanced antenna coverage, and related fabrication methods
US20210118985A1 (en) Circuits employing on-diffusion (od) edge (ode) dummy gate structures in cell circuit with increased gate dielectric thickness to reduce leakage current
CN111183516B (zh) 用于集成电路的线中屏蔽栅
US11295991B2 (en) Complementary cell circuits employing isolation structures for defect reduction and related methods of fabrication
US20230238325A1 (en) Trench power rail in cell circuits to reduce resistance and related power distribution networks and fabrication methods
US20200006122A1 (en) Integrated circuits (ics) made using extreme ultraviolet (euv) patterning and methods for fabricating such ics
US20230335489A1 (en) Integrated circuits (ics) employing multi-pattern metallization to optimize metal interconnect spacing for improved performance and related fabrication methods
US11791272B2 (en) Integrated circuits (ICs) with multi-row columnar die interconnects and IC packages including high density die-to-die (D2D) interconnects
US11658250B2 (en) Metal-oxide semiconductor (MOS) capacitor (MOSCAP) circuits and MOS device array bulk tie cells for increasing MOS device array density

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant