CN110165034A - 一种高亮度led芯片及其制备方法和封装方法 - Google Patents
一种高亮度led芯片及其制备方法和封装方法 Download PDFInfo
- Publication number
- CN110165034A CN110165034A CN201910428557.8A CN201910428557A CN110165034A CN 110165034 A CN110165034 A CN 110165034A CN 201910428557 A CN201910428557 A CN 201910428557A CN 110165034 A CN110165034 A CN 110165034A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- led chip
- top layer
- high brightness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 13
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 145
- 230000006872 improvement Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000000243 photosynthetic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种高亮度LED芯片，其包括：衬底；设于所述衬底表面的外延层，其中所述外延层依次包括第一半导体层、有源层和第二半导体层；设于所述第一半导体层的第一电极；设于所述第二半导体层的第二电极；所述第一电极与第二电极具有倾斜表面。本发明还公开了一种上述高亮度LED芯片的制备方法以及封装方法。实施本发明，可有效减少了电极面积，同时保证不减少封装打线面积，有效提升了LED芯片的亮度与效能。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种高亮度LED芯片及其制备方法和封装方法。
背景技术
发光二极管(LED)是一种能够将电能转化为可见光的固态的半导体器件，作为照明器件，相对传统照明器件，发光二极管有相当大的优势——寿命长、光效高、无辐射、低功耗、绿色环保。目前LED主要用于显示屏、指示灯、背光源等领域。
LED芯片与封装最为密切的就是在于打线，此打线连结了芯片与封装支架进而导通电流，达成封装器件。由于打线时设备(磁嘴/劈刀)较大，就要求LED芯片的电极较大。但是对于一些高光效的产品，电流应用很小，不需要大面积的电极。这样，就会造成一些电极面积的浪费，增加成本；同时较大的电极也会导致发光区减少，降低LED芯片的发光效率。
发明内容
本发明所要解决的技术问题在于，提供一种高亮度LED芯片，其可增大芯片的发光面，提升亮度；同时可节省电极成本。
本发明还要解决的技术问题在于，提供一种高亮度LED芯片的制备方法，其可简化刻蚀工序，降低成本。
本发明还要解决的技术问题在与，提供一种高亮度LED芯片的封装方法。
为了解决上述技术问题，本发明提供了一种高亮度LED芯片，其包括：
衬底；
设于所述衬底表面的外延层，其中所述外延层依次包括第一半导体层、有源层和第二半导体层；
设于所述第一半导体层的第一电极；
设于所述第二半导体层的第二电极；
所述第一电极和/或第二电极具有倾斜表面。
作为上述技术方案的改进，所述第一电极包括第一底层与第一顶层；所述第二电极包括第二底层与第二顶层；
所述第一底层与第二底层具有平坦的表面；
所述第一顶层与第二顶层具有倾斜的表面。
作为上述技术方案的改进，所述第一底层与第二底层的厚度为0.01-5μm；所述第一顶层与第二顶层的厚度为1-50μm。
作为上述技术方案的改进，所述第一顶层与第二顶层的倾斜角度为20-50度。
作为上述技术方案的改进，所述第一电极或第二电极由Cr、Al、Ti、Pt、Ni、Au、Cu、Ag、Sn、W中的一种或几种制成。
作为上述技术方案的改进，所述第一底层或第二底层依次包括Cr层、Al层、Ti层、Pt层、Au层；所述第一顶层或第二顶层由Au、Al、Cu、Ag、Pt中的一种或几种制成。
作为上述技术方案的改进，所述衬底与外延层之间设有外延缓冲层。
相应的，本发明还公开了一种上述高亮度LED芯片的制备方法，其包括：
(1)提供一衬底；
(2)在所述衬底上形成外延层；
(3)对所述外延层进行MESA刻蚀，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
(4)在所述第一裸露区域与第二半导体层镀膜形成具有倾斜表面的第一电极与第二电极。
作为上述技术方案的改进，步骤(4)包括：
(4.1)使镀膜源与所述衬底垂直，在所述第一裸露区域与第二半导体层形成具有平坦表面的第一底层与第二底层；
(4.2)调整所述镀膜源与所述衬底的角度，在所述第一底层与第二底层上形成具有倾斜表面的第一顶层与第二顶层。
相应的，本发明还公开了一种上述高亮度LED芯片的封装方法，其包括：
(1)提供一支架，将LED芯片固定在所述支架上；其中，所述支架具有与所述电极相配合的倾斜角度，以使所述LED芯片的电极上表面呈水平；
(2)焊线、灌胶、固化，得到封装后LED芯片。
实施本发明，具有如下有益效果：
1.本发明设置了具有倾斜表面结构的电极，减少了电极在占芯片的面积，同时保证了不减少封装打线的面积，有效提升了LED芯片的亮度与效能。
2.本发明通过具有倾斜表面结构的电极，有效降低了电极底层在半导体层所占的面积，进而减小了MESA开孔的蚀刻面积，简化了工艺，降低了生产成本。
3.本发明通过调整镀膜源与衬底角度的方式形成具有倾斜表面的电极，其方法简单可行，不增加成本。
4.本发明通过设置倾斜支架的方式，有效克服了设置倾斜表面电极后难以打线的问题；使得芯片的倾斜表面以水平的方式朝向打线设备，保障打线工艺的顺利进行。
附图说明
图1是本发明一种高亮度LED芯片的结构示意图；
图2是本发明高亮度LED芯片电极的结构示意图；
图3是本发明一种高亮度LED芯片的制备方法流程图；
图3a是制备步骤(4.2)中镀膜源与LED芯片位置示意图；
图4是本发明一种高亮度LED芯片的封装方法流程图；
图5是封装步骤(1)中支架与LED芯片位置示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。
参见图1，本发明提供了一种高亮度LED芯片，其包括衬底1；设于衬底1表面的外延层2，设于第一半导体层21上的第一电极3和设于第二半导体层23上的第二电极4；其中，外延层2包括设于衬底1上的第一半导体层21，设于第一半导体层21上的有源层22和设于有源层22上的第二半导体层23；第一电极3和/或第二电极4具有倾斜表面。本发明通过设置倾斜表面结构的电极，减小了电极的宽度，即减小了电极所占面积，增加了发光面积，提升了LED芯片的亮度与效能；同时，由于在倾斜表面进行封装打线，打线所需面积并未减小，仍然能够保持良好的连接效果。再者，电极所占面积减小后，MESA开孔的蚀刻面积也相应减小，简化了工艺，提升了效率，降低了生产成本。
具体的，参见图2，在本实施例中，第一电极3包括第一底层31和第一顶层32；第二电极4包括第二底层41和第二顶层42；其中，第一底层31与第二底层41具有平坦的表面，第一顶层32与第二顶层42具有倾斜的表面；其中，第一底层31和第二顶层包括了欧姆粘附层、反射层与扩散防止层，平坦的表面可保证第一电极3与第一半导体层21，第二电极4与第二半导体层23连接稳固，且形成良好的欧姆接触；第一顶层32与第二顶层42主要包括打线层，其主要用于后期封装打线；倾斜的表面可增加打线的面积，确保后期封装工艺的顺利进行。
为了进一步提高第一电极3和第二电极4的导电效果，在本实施例中，控制第一底层31和第二底层41的厚度为0.01-5μm；优选的为0.1-3μm；进一步优选为0.1-2μm。此厚度的底层可保障第一电极3和第一半导体层21，第二电极4和第二半导体层23稳固连接，形成良好的欧姆接触；同时具有相对较低的工艺成本。
为了进一步的控制第一电极3、第二电极4的打线效果，在本实施例中，控制第一顶层32、第二顶层42的倾斜角度α为1-80度，当倾斜角度过小时，无法起到减小电极宽度的作用；当倾斜角度超过80度后，工艺上较难实现，且影响后期封装工艺。优选的，倾斜角度α为20-50度；进一步优选为45度；这种倾斜角度的第一顶层32、第二顶层42工艺可行性高；力学性能优良，容易打线；同时能够与相应的底层保证良好的接触。
在本实施例中，第一顶层32、第二顶层42的厚度为1-50μm；当第一顶层32、第二顶层42的厚度过小时，不利于打线；厚度过高时，不仅成本高，也会增加黄光工艺的难度。优选的，在本实施例中，第一顶层32、第二顶层42的厚度为2-3μm；此厚度的顶层可用于一般的白光通用LED芯片产品。在本发明的另一实施例中，第一顶层32、第二顶层42的厚度为0.5-1μm，此厚度的顶层可用于显示屏LED产品；在本发明的另一实施例中，第一顶层32、第二顶层42的厚度为3-5μm，此厚度的顶层可用于数码管LED产品；在本发明的另一实施例中，第一顶层32、第二顶层42的厚度为30-50μm，此厚度的顶层可用于正装Csp LED产品。
在本实施例中，所述第一底层31与第二底层41的形状可为长方形、圆形、正方形、椭圆形、星形，但不限于此，优选的为正方形形状。
需要说明的是，本发明中的第一电极3与第二电极4的结构可以相同，也可以不同。具体的，第一顶层31或第二顶层32可具有平坦的表面；或第一顶层31与第二顶层32均具有倾斜的表面，但其倾斜角度不同。
本发明采用倾斜电极的结构设计，降低了形成电极的金属用量，为了确保在降低金属用量之后电极仍然具有良好的性能，需要对电极的结构进行设计。具体的，在本实施例中，第一电极3或第二电极4由Cr、Al、Ti、Pt、Ni、Au、Cu、Ag、Sn、W中的一种或几种制成。
具体的，在本实施例中，第一底层31和/或第二底层41由Cr、Al、Ti、Pt、Ni、Au、Cu、Ag、Sn、W中的一种或几种制成；优选的，第一底层31和/或第二底层41由Cr、Al、Ti、Pt和Au制成，其结构为，Cr层，依次设于Cr层上的Al层、Ti层、Pt层和Au层；其中，Cr层具有良好的粘结力，防止合金层脱落，且可与半导体层形成良好的欧姆接触；Al层能够具有良好的反射性能，有利于提升LED芯片的整体性能；同时为了防止Al层中的Al迁移，在Al层上部设置了Ti层；Pt与Au具有导电性良好，稳定，延展性好等优点。
为了进一步提升本发明中电极结构的性能，所述Cr层的厚度为0.02-1μm，优选为0.05-0.8μm，较厚的Cr层与半导体层形成良好的欧姆接触，并形成良好的粘附环境；Al层的厚度为30-80nm；所述Ti层的厚度为0.02-0.5μm；所述Pt层的厚度为0.02-1μm，所述Au层的厚度为0.02-0.1μm；Pt与Au的延展性与导电性良好；可确保导电性的同时确保电极具有优良的力学性能。
在本实施例中，第一顶层32和/或第二顶层42由Au、Al、Cu、Ag、Pt中的一种或几种制成；上述金属具有良好的导电性，能够与封装过程中的电线形成良好的欧姆接触。优选的，第一顶层32和/或第二顶层由Au或Pt制成。
进一步的，为了提升本发明高亮度LED芯片的效能，在所述衬底1与外延层2之间还设有外延缓冲层5；在所述第二半导体层23上还设有透明导电层6(ITO层)；在所述第一半导体层21、透明导电层6、第一电极3和第二电极4上还设有绝缘保护层7；所述绝缘保护层7在电极处设有开孔，以暴露所述第一电极3与第二电极4。
相应的，参见图3，本发明还公开了一种上述高亮度LED芯片的制备方法，包括：
S1：提供一衬底；
所述衬底可选用蓝宝石；
S2：在所述衬底上形成外延层；
优选的，步骤S2包括：
S21：在所述衬底上形成一层外延缓冲层5；
S22：在所述外延缓冲层5上形成外延层2；
具体的，采用化学沉积(MOCVD)的方法在所述衬底上形成外延缓冲层与外延层。
其中所述外延缓冲层5的材质可以为氮化铝，亦可为其他物质。
所述外延层2包括第一半导体层21、有源层22和第二半导体层23；所述第一半导体层21和第二半导体层23均为氮化镓基半导体层，有源层为氮化镓基有源层；此外，本申请实施例提供的第一半导体层21、第二半导体层23和有源层22的材质还可以为其他材质，对此本申请不做具体限制。
S3：对外延层进行MESA刻蚀，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
具体的，采用ICP或RIE刻蚀设备对所述外延层2进行蚀刻，形成第一裸露区域。
优选的，所述第一裸露区域的宽度为50-150μm；优选为60-130μm；本发明具有倾斜面的电极，有效减小了电极所占面积；因此也减小了MESA刻蚀过程中第一裸露区域的宽度，简化了工艺，降低了生产成本。
优选的，步骤(3)还包括：
在所述外延层上形成透明导电层(ITO层)；具体的，可采用蒸镀或磁控溅射的方式形成透明导电层；
对所述ITO层进行刻蚀，形成第二裸露区域；并将所述第一裸露区域裸露出来；具体的，采用ICP或RIE刻蚀设备对所述透明导电层进行蚀刻。
S4：在所述第一裸露区域与第二半导体层镀膜形成具有倾斜表面的第一电极与第二电极。
具体的，步骤S4包括：
S41：使镀膜源与所述衬底垂直，在所述第一裸露区域与第二裸露区域形成具有平坦表面的第一底层与第二底层；
具体的，可采用蒸镀或磁控溅射的方式在所述第一裸露区域内形成第一底层，在所述第二裸露区域内形成第二底层。
S42：调整所述镀膜源与所述衬底的角度，在所述第一底层与第二底层上形成具有倾斜表面的第一顶层与第二顶层；
具体的，参见图3a，可调节镀膜源B与衬底A之间的夹角β；使得镀膜后形成倾斜表面。夹角β为1-80度，在此角度范围内，蒸镀可形成影子效应，可蒸镀成倾斜表面；优选为20-50度；进一步优选为45度，此角度的影子效应最为明显，能够快速蒸镀出倾斜表面。
在本实施例中，所述高亮度LED芯片的制备方法还包括：
S5：在所述第一半导体层、第一电极、透明导电层、第二电极上形成绝缘保护层；
具体的，采用气相沉积(MOCVD)的方法形成绝缘保护层；所述绝缘保护层
S6：将所述绝缘保护层刻蚀开孔，暴露所述第一电极与第二电极；
S7:研磨减薄衬底厚度；
S8：采用激光划裂衬底，并用钢劈刀劈裂，形成晶粒。
相应的，参见图4，本发明还公开了一种上述高亮度LED芯片的封装方法，包括：
S101：提供一支架，将LED芯片固定在所述支架上；
其中，参见图5，所述支架C具有与所述电极相配合的倾斜角度θ，以使固晶后，所述LED芯片的电极上表面呈水平，就可达到不减少打线面积的技术效果。
优选的，所述θ+α＝90度。
S102：焊线、灌胶、固化，得到封装后LED芯片。
需要说明的是：采用倾斜结构的电极后，如果不进行特殊处理，后期难以打线；为此，本发明设置了与倾斜电极相配合的支架，使得在固晶过程中倾斜电极面呈水平，便于打线。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种高亮度LED芯片，其特征在于，包括：
衬底；
设于所述衬底表面的外延层，其中所述外延层依次包括第一半导体层、有源层和第二半导体层；
设于所述第一半导体层的第一电极；和
设于所述第二半导体层的第二电极；
所述第一电极和/或第二电极具有倾斜表面。
2.如权利要求1所述的高亮度LED芯片，其特征在于，所述第一电极包括第一底层与第一顶层；所述第二电极包括第二底层与第二顶层；
所述第一底层与第二底层具有平坦的表面；
所述第一顶层与第二顶层具有倾斜的表面。
3.如权利要求2所述的高亮度LED芯片，其特征在于，所述第一底层与第二底层的厚度为0.01-5μm；所述第一顶层与第二顶层的厚度为1-50μm。
4.如权利要求3所述的高亮度LED芯片，其特征在于，所述第一顶层与第二顶层的倾斜角度为20-50度。
5.如权利要求1所述的高亮度LED芯片，其特征在于，所述第一电极或第二电极由Cr、Al、Ti、Pt、Ni、Au、Cu、Ag、Sn、W中的一种或几种制成。
6.如权利要求2所述的高亮度LED芯片，其特征在于，所述第一底层或第二底层依次包括Cr层、Al层、Ti层、Pt层、Au层；所述第一顶层或第二顶层由Au、Al、Cu、Ag、Pt中的一种或几种制成。
7.如权利要求1所述的高亮度LED芯片，其特征在于，所述衬底与外延层之间设有外延缓冲层。
8.一种高亮度LED芯片的制备方法，其特征在于，包括：
(1)提供一衬底；
(2)在所述衬底上形成外延层；
(3)对所述外延层进行MESA刻蚀，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
(4)在所述第一裸露区域与第二半导体层镀膜形成具有倾斜表面的第一电极与第二电极。
9.如权利要求8所述的LED芯片的制备方法，其特征在于，步骤(4)包括：
(4.1)使镀膜源与所述衬底垂直，在所述第一裸露区域与第二半导体层形成具有平坦表面的第一底层与第二底层；
(4.2)调整所述镀膜源与所述衬底的角度，在所述第一底层与第二底层上形成具有倾斜表面的第一顶层与第二顶层。
10.一种高亮度LED芯片的封装方法，其特征在于，包括：
(1)提供一支架，将LED芯片固定在所述支架上；其中，所述支架具有与所述电极相配合的倾斜角度，以使所述LED芯片的电极上表面呈水平；
(2)焊线、灌胶、固化，得到封装后LED芯片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2019101802996 | 2019-03-11 | ||
| CN201910180299 | 2019-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110165034A true CN110165034A (zh) | 2019-08-23 |
| CN110165034B CN110165034B (zh) | 2024-05-14 |
Family
ID=67631842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910428557.8A Active CN110165034B (zh) | 2019-03-11 | 2019-05-22 | 一种高亮度led芯片及其制备方法和封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110165034B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102368527A (zh) * | 2011-10-27 | 2012-03-07 | 华灿光电股份有限公司 | 一种无需打线的发光二极管芯片及其制备方法 |
| KR20120078376A (ko) * | 2010-12-31 | 2012-07-10 | 갤럭시아포토닉스 주식회사 | 반사층이 형성된 전극을 갖는 발광 다이오드와, 발광 다이오드 패키지 및 이의 제작 방법 |
| JP2013098475A (ja) * | 2011-11-04 | 2013-05-20 | Sharp Corp | 窒化物半導体素子、窒化物半導体装置、窒化物半導体ウェハおよび窒化物半導体素子の製造方法 |
| US20140001510A1 (en) * | 2012-07-02 | 2014-01-02 | Yu-Chao Wu | Light emitting element and method of producing the same |
| CN108242763A (zh) * | 2018-03-05 | 2018-07-03 | 中国科学院半导体研究所 | 电吸收调制激光器的整片结构及其制作测试方法 |
| CN109087981A (zh) * | 2018-08-30 | 2018-12-25 | 佛山市国星半导体技术有限公司 | 一种防漏电led芯片及其制作方法 |
| CN209822678U (zh) * | 2019-03-11 | 2019-12-20 | 佛山市国星半导体技术有限公司 | 一种高亮度led芯片 |
-
2019
- 2019-05-22 CN CN201910428557.8A patent/CN110165034B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120078376A (ko) * | 2010-12-31 | 2012-07-10 | 갤럭시아포토닉스 주식회사 | 반사층이 형성된 전극을 갖는 발광 다이오드와, 발광 다이오드 패키지 및 이의 제작 방법 |
| CN102368527A (zh) * | 2011-10-27 | 2012-03-07 | 华灿光电股份有限公司 | 一种无需打线的发光二极管芯片及其制备方法 |
| JP2013098475A (ja) * | 2011-11-04 | 2013-05-20 | Sharp Corp | 窒化物半導体素子、窒化物半導体装置、窒化物半導体ウェハおよび窒化物半導体素子の製造方法 |
| US20140001510A1 (en) * | 2012-07-02 | 2014-01-02 | Yu-Chao Wu | Light emitting element and method of producing the same |
| CN108242763A (zh) * | 2018-03-05 | 2018-07-03 | 中国科学院半导体研究所 | 电吸收调制激光器的整片结构及其制作测试方法 |
| CN109087981A (zh) * | 2018-08-30 | 2018-12-25 | 佛山市国星半导体技术有限公司 | 一种防漏电led芯片及其制作方法 |
| CN209822678U (zh) * | 2019-03-11 | 2019-12-20 | 佛山市国星半导体技术有限公司 | 一种高亮度led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110165034B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138506B2 (en) | Group III nitride-based compound semiconductor light-emitting device | |
| JP3693468B2 (ja) | 半導体発光素子 | |
| CN107017320B (zh) | 半导体发光元件 | |
| CN104425560B (zh) | 有机发光二极管显示装置及其制造方法 | |
| USRE47181E1 (en) | Light emitting device | |
| CN100483755C (zh) | 大功率led倒装芯片及其制作方法 | |
| TWI273531B (en) | Display apparatus and its manufacturing method | |
| CN102822996A (zh) | 半导体发光器件 | |
| JP2006066903A (ja) | 半導体発光素子用正極 | |
| CN102683565A (zh) | 使用GaN LED芯片的发光器件 | |
| JP2011066461A (ja) | 半導体発光素子 | |
| JP2008244425A (ja) | ＧａＮ系ＬＥＤ素子および発光装置 | |
| JP2008218440A (ja) | ＧａＮ系ＬＥＤ素子および発光装置 | |
| TW201007972A (en) | Wafer light-emitting construction | |
| CN111164766B (zh) | 一种制作半导体发光元件的方法 | |
| TW201214787A (en) | Light emitting device package and lighting system | |
| KR20090079122A (ko) | 반사 구조물 및 이를 구비하는 발광 장치 | |
| CN204857768U (zh) | 紫外半导体发光器件 | |
| CN109065689A (zh) | 一种Micro LED封装结构及其制备方法 | |
| CN209822678U (zh) | 一种高亮度led芯片 | |
| CN110165034A (zh) | 一种高亮度led芯片及其制备方法和封装方法 | |
| TWI436499B (zh) | 發光元件及其製造方法 | |
| JP2008226866A (ja) | ＧａＮ系ＬＥＤ素子および発光装置 | |
| CN100461470C (zh) | 半导体发光元件及其制作方法 | |
| US8772911B2 (en) | Semiconductor diode and method for producing a semiconductor diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |