CN110162338A - 运算方法、装置及相关产品 - Google Patents
运算方法、装置及相关产品 Download PDFInfo
- Publication number
- CN110162338A CN110162338A CN201910471382.9A CN201910471382A CN110162338A CN 110162338 A CN110162338 A CN 110162338A CN 201910471382 A CN201910471382 A CN 201910471382A CN 110162338 A CN110162338 A CN 110162338A
- Authority
- CN
- China
- Prior art keywords
- operand
- group
- active time
- neural network
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Neurology (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本公开涉及本公开涉及一种运算方法、装置及相关产品。所述产品包括芯片、其他的配套部件,配套部件包括但不限于:存储器件、接口装置和控制器件;所述存储器件与芯片通过总线连接,用于存储数据;接口装置与芯片电连接,接口装置用于实现所述芯片与外部设备之间的数据传输;控制器件与芯片电连接,控制器件用于对所述芯片的状态进行监控。根据本公开的产品可以提高运算效率。
Description
技术领域
本公开涉及信息处理技术领域,尤其涉及一种运算方法、装置及相关产品。
背景技术
在人工智能技术领域,神经网络算法是最近非常流行的一种机器学习算法,在各种领域中都取得了非常好的效果,比如图像识别,语音识别,自然语言处理等。随着神经网络算法的发展,算法的复杂度也越来越高,为了提高识别度,模型的规模也在逐渐增大。
发明内容
有鉴于此,本公开提出了一种内存复用的方法及装置。
根据本公开的一方面,提供了一种内存复用的方法,所述方法包括:
根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间;
根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠;
根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间。
在一种可能的实现方式中,根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间,包括:
根据所述拓扑序为计算图中的每个节点以递增形式进行编号;
针对每个操作数,根据使用该操作数的节点的最大编号与生成该操作数的节点的编号的差值确定该操作数的活跃时间。
在一种可能的实现方式中,根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间,包括:
根据所述拓扑序为计算图中的每个节点进行编号;
针对每个操作数,根据生成该操作数的节点的编号以及使用该操作数的节点的编号确定该操作数的活跃时间。
在一种可能的实现方式中,根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠,包括:
根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠。
在一种可能的实现方式中,根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠,包括:
创建一个或多个数组,根据拓扑序遍历神经网络的每层对应的操作数,根据所述操作数的活跃时间将操作数记录在所述一个或多个数组中,每个数组中包含的操作数的活跃时间不重叠。
在一种可能的实现方式中,根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠,包括:
在按照拓扑序遍历完神经网络的每层对应的操作数之前,针对当前遍历的操作数,在已创建的数组记录的操作数中查找是否存在与当前遍历的操作数的活跃时间重叠的操作数;
若在已创建的数组中,存在第一数组记录的操作数的活跃时间与当前遍历的操作数的活跃时间都不重叠,则将当前遍历的操作数记录在该第一数组中;
若在所有已创建的数组中,都存在操作数的活跃时间与当前遍历的操作数的活跃时间重叠,则创建新的数组,并将当前遍历的操作数记录在新的数组中。
在一种可能的实现方式中,根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间,包括:
确定每组操作数中尺寸最大的操作数;
根据所述尺寸最大的操作数的尺寸确定该组操作数需要的内存空间的大小;
根据每组操作数需要的内存空间的大小为每组操作数分配内存空间。
在一种可能的实现方式中,操作数的尺寸包括操作数对应的张量的各维度的乘积。
在一种可能的实现方式中,为每组操作数分配的内存被该组操作数分时复用。
根据本公开的另一方面,提供了一种内存复用的装置,所述装置包括:
确定模块,用于根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间;
划分模块,用于根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠;
内存分配模块,用于根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间。
在一种可能的实现方式中,所述确定模块包括:
第一编号单元,用于根据所述拓扑序为计算图中的每个节点以递增形式进行编号;
第一确定单元,用于针对每个操作数,根据使用该操作数的节点的最大编号与生成该操作数的节点的编号的差值确定该操作数的活跃时间。
在一种可能的实现方式中,所述确定模块包括:
第二编号单元,用于根据所述拓扑序为计算图中的每个节点进行编号;
第二确定单元,用于针对每个操作数,根据生成该操作数的节点的编号以及使用该操作数的节点的编号确定该操作数的活跃时间。
在一种可能的实现方式中,所述划分模块包括:
划分单元,用于根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠。
在一种可能的实现方式中,所述划分单元还用于创建一个或多个数组,根据拓扑序遍历神经网络的每层对应的操作数,根据所述操作数的活跃时间将操作数记录在所述一个或多个数组中,每个数组中包含的操作数的活跃时间不重叠。
在一种可能的实现方式中,所述划分单元还用于:
在按照拓扑序遍历完神经网络的每层对应的操作数之前,针对当前遍历的操作数,在已创建的数组记录的操作数中查找是否存在与当前遍历的操作数的活跃时间重叠的操作数;
若在已创建的数组中,存在第一数组记录的操作数的活跃时间与当前遍历的操作数的活跃时间都不重叠,则将当前遍历的操作数记录在该第一数组中;
若在所有已创建的数组中,都存在操作数的活跃时间与当前遍历的操作数的活跃时间重叠,则创建新的数组,并将当前遍历的操作数记录在新的数组中。
在一种可能的实现方式中,所述内存分配模块包括:
第三确定单元,用于确定每组操作数中尺寸最大的操作数;
第四确定单元,用于根据所述尺寸最大的操作数的尺寸确定该组操作数需要的内存空间的大小;
内存分配单元,用于根据每组操作数需要的内存空间的大小为每组操作数分配内存空间。
在一种可能的实现方式中,操作数的尺寸包括操作数对应的张量的各维度的乘积。
在一种可能的实现方式中,为每组操作数分配的内存被该组操作数分时复用。
根据本公开的另一方面,提供了一种内存复用的装置,包括:处理器;用于存储处理器可执行指令的存储器;其中,所述处理器被配置为执行上述方法。
根据本公开的另一方面,提供了一种非易失性计算机可读存储介质,其上存储有计算机程序指令,其中,所述计算机程序指令被处理器执行时实现上述方法。
通过确定神经网络对应的操作数的活跃时间,并将活跃时间不重叠的操作数分入一个组中。由于属于一个组中的操作数的时间不重叠,一个组中的操作数可以复用内存空间,因此,可以为划分得到的组分别分配内存空间实现内存复用。根据本公开的内存复用的方法及装置可以实现神经网络计算过程中产生的操作数需要的内存空间的复用,减小对大规模神经网络进行计算过程中对内存需求的压力。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出根据本公开一实施例的内存复用的方法的流程图。
图2a和图2b分别示出根据本公开一实施例的步骤S11的方法的流程图。
图3示出根据本公开一示例性的神经网络的计算图的示意图。
图4示出根据本公开一实施例的步骤S12的方法的流程图。
图5示出根据本公开一示例的步骤S12的方法的流程图。
图6示出根据本公开一实施例的步骤S13的方法的流程图。
图7示出根据本公开一实施例的内存复用的装置的框图。
图8示出根据本公开一实施例的内存复用的装置的框图。
图9示出根据本公开一实施例的内存复用的装置的框图。
图10示出根据本公开一实施例的内存复用的装置的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
为了便于更好的理解本申请所描述的技术方案,下面先解释本申请实施例所涉及的技术术语:
张量(tensor):在本技术方案中,张量仅仅是对存储的一块数据的特征描述,张量记录了数据的形状、类型等信息。
本申请实施例中,张量应该理解为张量数据,可以包括神经网络模型中输入张量数据、输出张量数据,也可以包括特征张量数据等。
深度学习框架(如TensorFlow等)中通常用张量(tensor)这种数据结构来表示所有的数据。张量可以表示成一个n维的数组或列表。一个张量有一个静态类型和动态类型的维数。张量可以在图中的节点之间流通。张量是所有深度学习框架中最核心的组件,因为后续的所有运算和优化算法都是基于张量进行的。
对神经网络进行计算的过程中,需要为每一层的张量分配内存空间,随着神经网络模型的规模逐渐增大,对内存空间的需求也在不断增大,而内存空间通常是有限的。
为了解决上述技术问题,本公开提供了一种内存复用的方法。该方法可以应用于处理器,所述处理器可以为通用处理器,例如,处理器可以为中央处理单元CPU(CentralProcessing Unit)、图形处理单元GPU(Graphics Processing Unit)等。所述处理器还可以为用于执行人工智能运算的人工智能处理器,人工智能运算可包括机器学习运算,类脑运算等。其中,机器学习运算包括神经网络运算、k-means运算、支持向量机运算等。该人工智能处理器可例如包括NPU(Neural-Network Processing Unit,神经网络处理单元)、DSP(Digital Signal Process,数字信号处理单元)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片中的一种或组合。人工智能处理器可以包括多个运算单元,多个运算单元可以并行执行运算。
图1示出根据本公开一实施例的内存复用的方法的流程图。如图1所示,该方法可以包括:
步骤S11,根据神经网络对应的计算图的拓扑序,确定神经网络的每层对应的操作数的活跃时间;其中,神经网络的每层对应的操作数为对神经网络进行计算的过程中每一层的操作数;
步骤S12,根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠;
步骤S13,根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间。也就是说,针对每组操作数,根据该组中操作数的尺寸大小为该组操作数分配内存空间。
计算图(Computational Graph)是通过图论语言表示数据函数的一种方式。在图论中节点通过边连接,节点代表事物,连接两节点的边表示两个事物间具有的关系。而计算图中用节点代表神经网络中的输入值或者算子,连接两节点的边表示两点之间的输入输出关系,边还可以附有权值等。
其中,拓扑序也叫拓扑排序,是指一个有向无环图的所有节点的线性序列,神经网络对应的计算图的拓扑序也可以是指计算图中的操作的运算顺序,也可以说是计算图中的操作的操作数的产生顺序。操作数的活跃时间可以是指从操作数被创建开始到操作数最后被使用之间的时间段。因此,根据神经网络对应的计算图的拓扑序可以确定操作数的活跃时间。
由于神经网络的一层的输出数据是该层的下一层的输入数据,因此,对神经网络进行计算的过程中每一层的操作数可以是指神经网络每一层产生的输出操作数,对于神经网络的第一层还可以包括第一层的输入操作数。
对于步骤S12,可以遍历计算过程中所产生的所有操作数的活跃时间,将活跃时间不重叠的操作数分入一个组中,从而将操作数分为一个或多个组,例如可以分为多个不同的组。遍历操作数的顺序可以依据拓扑序,也可以不依据拓扑序,本公开对此不作限定。
由于属于一个组中的操作数的时间不重叠,因此,一个组中的操作数可以复用内存空间。根据本公开的内存复用的方法,可以为步骤S12中划分得到的组分别分配内存空间,如步骤S13所示的一个示例,对于任意一组操作数,可以根据该任意一组中包含的操作数的尺寸大小分配内存空间,当然还可以根据操作数的尺寸大小和带宽等需求为该任意一组操作数分配内存空间。其中,操作数的尺寸可以包括操作数对应的张量的各维度的乘积,操作数的尺寸还可以和操作数的表示形式有关,也就是说操作数的尺寸可以包括能够衡量操作数需要的存储空间大小的参数。
在一种可能的实现方式中,对于任意一组操作数,为该任意一组操作数分配的内存空间可以被该任意一组操作数分时复用,也就是说,对于一组中的操作数可以在不同的时间段使用为该组操作数分配的内存空间。
通过确定神经网络对应的操作数的活跃时间,并将活跃时间不重叠的操作数分入一个组中。由于属于一个组中的操作数的时间不重叠,一个组中的操作数可以复用内存空间,因此,可以为划分得到的组分别分配内存空间实现内存复用。根据本公开的内存复用的方法可以实现神经网络计算过程中产生的操作数需要的内存空间的复用,减小对大规模神经网络进行计算过程中对内存需求的压力。
图2a和图2b分别示出根据本公开一实施例的步骤S11的方法的流程图。如图2a所示,在一种可能的实现方式中,步骤S11可以包括:
步骤S111,根据所述拓扑序为计算图中的每个节点以递增形式进行编号;
步骤S112,针对每个操作数,根据使用该操作数的节点的最大编号与生成该操作数的节点的编号的差值确定该操作数的活跃时间。
图3示出根据本公开一示例性的神经网络的计算图的示意图。如图3所示为根据图谱徐为计算图中的节点以递增形式进行编号的示例,对于步骤S112,以节点1为例,使用节点1的输出操作数的节点为节点2和节点3,那么节点1的输出操作数的活跃时间可以表示为[1,3],使用节点2的输出操作数的节点为节点5和节点6,那么节点2的输出操作数的活跃时间可以表示为[2,6]。根据以上方式可以依次确定出图3所示的神经网络的操作数的活跃时间,如下表1所示。
表1图3示例中神经网络的操作数的活跃时间
如图2b所示,在另一种可能的实现方式中,步骤S11可以包括:
步骤S113,根据所述拓扑序为计算图中的每个节点进行编号;
步骤S114,针对每个操作数,根据生成该操作数的节点的编号以及使用该操作数的节点的编号确定该操作数的活跃时间。
图2b的示例中与图2a的区别在于,对于一些可以并行计算的节点可以不进行递增形式的编号,如图3所示,若节点5和节点6可以并行计算,那么都可以编号为5,这时,节点2的输出操作数的活跃时间可以为[2,5]。
对于步骤S114,仍然可以根据使用该操作数的节点的最大编号与生成该操作数的节点的编号的差值确定该操作数的活跃时间。
通过根据拓扑序为计算图中节点进行编号,并根据生成该操作数的节点的编号以及使用该操作数的节点的编号确定该操作数的活跃时间的方式可以快速确定操作数的活跃时间。
在一种可能的实现方式中,步骤S12可以包括:根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠。也就是说,根据拓扑序以及每个操作数的活跃时间将操作数分为至少一组,其中,每组中包含的操作数的活跃时间不重叠。
在分析哪些操作数可以复用内存空间的时候,要求复用同一块内存空间的操作数的活跃时间不重叠。在枚举每个操作数的时候,不同的枚举顺序得到的结果不同。假设有四个操作数记为A,B,C,D,活跃时间分别为[1,2],[2,3],[3,4],[4,5]。如果按照ADBC的顺序分析,那么这些操作数会被分为3组:AD、B、C,需要3份空间。如果按照ABCD的顺序分析,那么这些操作数会被分为2组:AC、BD,需要2份空间。最优解的遍历顺序不唯一,本公开采用启发式方法,按照操作数的产生顺序(也就是拓扑序)来分析,这样不会有操作数提前截断活跃时间线进而影响分析过程,按拓扑序分析是可以得到最优解的。
在一个示例中,可以创建一个或多个数组,根据拓扑序遍历神经网络的每层对应的操作数,根据操作数的活跃时间将操作数记录在所述一个或多个数组中,每个数组中包含的操作数的活跃时间不重叠。其中,一个或多个数组可以是指一个数组或多个不同的数组,例如,可以创建多个不同的数组,根据拓扑序遍历神经网络的每层对应的操作数,根据操作数的活跃时间将操作数记录在所述多个不同的数组中。
图4示出根据本公开一实施例的步骤S12的方法的流程图。如图4所示,在一种可能的实现方式中,步骤S12的具体过程可以包括:
步骤S121,在按照拓扑序遍历完神经网络的每层对应的操作数之前,针对当前遍历的操作数,在已创建的数组记录的操作数中查找是否存在与当前遍历的操作数的活跃时间重叠的操作数;
步骤S122,若在已创建的数组中,存在第一数组记录的操作数的活跃时间与当前遍历的操作数的活跃时间都不重叠,则将当前遍历的操作数记录在该第一数组中;
步骤S123,若在所有已创建的数组中,都存在操作数的活跃时间与当前遍历的操作数的活跃时间重叠,则创建新的数组,并将当前遍历的操作数记录在新的数组中。
根据本公开的实施方式,可以先判断是否已遍历完神经网络对应的所有操作数,如没有遍历完神经网络对应的所有操作数,也就是“在按照拓扑序遍历完神经网络对应的操作数之前”,针对当前遍历的操作数,逐个遍历已创建的数组,在已创建的数组记录的操作数中查找是否存在与当前遍历的操作数的活跃时间重叠的操作数。
在一种可能的实现方式中,在已创建的数组中可能存在多个所述第一数组,也就是有多个数组记录的操作数的活跃时间与当前遍历的操作数的活跃时间都不重叠,则可以将当前遍历的操作数记录在任意一个第一数组中。
在已创建的数组中,都存在操作数的活跃时间与当前遍历的操作数的活跃时间重叠是指,对于已创建的每一个数组,数组中都存在操作数的活跃时间与当前遍历的操作数的活跃时间重叠。这种情况下,可以创建新的数组,将当前遍历的操作数记录在新的数组中。
图5示出根据本公开一示例的步骤S12的方法的流程图。下面结合图4和图5对步骤S12的过程进行说明。如图5所示,根据本公开的实施方式,可以先创建一个数组1,然后开始按照拓扑序遍历神经网络对应的操作数,如表1所示可以先遍历节点1的输出操作数,这时还没有遍历完所有的操作数,因此,根据步骤S121,可以遍历已创建的数组,确定已创建的数组记录的操作数中是否存在与节点1的输出操作数的活跃时间重叠的操作数。由于刚创建了一个数组1且数组1为空,因此,可以直接将节点1的输出操作数记录在数组1中。然后遍历节点2的输出操作数,这时还没有遍历完所有的操作数,因此,根据步骤S121,可以遍历已创建的数组,数组1中记录的操作数的活跃时间为[1,3],与节点2的输出操作数的活跃时间[2,6]有重叠,此时,可以根据步骤S123创建新的数组2,将节点2的输出操作数记录在数组2中。然后遍历节点3的输出操作数,这时还没有遍历完所有的操作数,因此,根据步骤S121,可以遍历已创建的数组,数组1中记录的操作数的活跃时间为[1,3],与节点3的输出操作数的活跃时间[3,7]有重叠,数组2中记录的操作数的活跃时间为[2,6],与节点3的输出操作数的活跃时间[3,7]有重叠,此时,可以根据步骤S123创建新的数组3,将节点3的输出操作数记录在数组3中。然后遍历节点4的输出操作数,这时还没有遍历完所有的操作数,因此,根据步骤S121,可以遍历已创建的数组,数组1中记录的操作数的活跃时间为[1,3],与节点4的输出操作数的活跃时间[4,7]没有重叠,因此,可以将节点4的输出操作数记录在数组1中。……重复以上过程直到遍历完所有节点的输出操作数,最后的结果如表2所示,其中节点9还可以记录在数组3或者数组4中。
表2操作数的分组示例
数组 | 生成操作数的节点 | 分配的内存空间 |
数组1 | 节点1、节点4、节点9 | addr1 |
数组2 | 节点2、节点7 | addr2 |
数组3 | 节点3 | addr3 |
数组4 | 节点5 | addr4 |
数组5 | 节点6 | addr5 |
需要说明的是,图4和图5的过程仅仅是本公开将操作数划分为多个组的一个示例性说明,不以任何方式限制本公开,本领域技术人员可以理解,还可以通过其他合适的过程划分,例如,还可以通过其他顺序遍历神经网络对应的操作数,或者,通过其他方式存储每一组的操作数,等等。
图6示出根据本公开一实施例的步骤S13的方法的流程图。如图6所示,步骤S13可以包括:
步骤S131,确定每组操作数中尺寸最大的操作数;
步骤S132,根据所述尺寸最大的操作数的尺寸确定该组操作数需要的内存空间的大小;
步骤S133,根据每组操作数需要的内存空间的大小为每组操作数分配内存空间。
也就是说,针对每组操作数,根据该组中操作数的尺寸大小为该组操作数分配内存空间,可以包括:
确定该组操作数中尺寸最大的操作数;
根据所述尺寸最大的操作数的尺寸确定该组操作数需要的内存空间的大小;
根据该组操作数需要的内存空间的大小为该组操作数分配内存空间。
以操作数的尺寸为操作数对应的张量的各维度的乘积为例进行说明,根据本公开的实施方式,可以遍历每一组中操作数对应的张量的维度,将对应的张量的维度的乘积最大的操作数确定为尺寸最大的操作数。
针对每一组操作数,确定存储该组操作数中尺寸最大的操作数需要的内存空间的字节数,然后为该组操作数分配对应字节数的内存空间。
如表2所示,可以为每一组操作数分配内存空间,在进行内存复用之前,需要为每一层的输出数据分配内存空间,也就是说,至少要为操作数分配8块内存空间,而采用本公开的内存复用的方法之后,只需要分配5块内存空间,减小对神经网络进行计算过程中对内存需求的压力。
如上所述,为该组操作数分配的内存空间可以被该组操作数分时复用,例如,对于一组操作数来说,按活跃时间的顺序分时复用该组操作数对应的内存空间。对于分时复用,以上文中的示例为例进行说明,例如对于数组1,假设为数组1分配的内存空间为addr1,那么节点1的输出操作数先使用addr1,然后节点4的输出操作数使用addr1,最后节点9的输出操作数使用addr1,实现分时复用的过程。
需要说明的是,以上分配内存空间的方式以及复用的方式仅仅是本公开的一些示例,不以任何方式限制本公开。本领域技术人员可以理解,还可以根据实际的应用场景选择其他合适的分配方式以及复用方式,本公开对此不作限定。
根据本公开的另一方面,提供了一种内存复用的装置,该装置可以应用于处理器,所述处理器可以为通用处理器,例如,处理器可以为中央处理单元CPU(CentralProcessing Unit)、图形处理单元GPU(Graphics Processing Unit)等。所述处理器还可以为用于执行人工智能运算的人工智能处理器,人工智能运算可包括机器学习运算,类脑运算等。其中,机器学习运算包括神经网络运算、k-means运算、支持向量机运算等。该人工智能处理器可例如包括NPU(Neural-Network Processing Unit,神经网络处理单元)、DSP(Digital Signal Process,数字信号处理单元)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片中的一种或组合。人工智能处理器可以包括多个运算单元,多个运算单元可以并行执行运算。
图7示出根据本公开一实施例的内存复用的装置的框图。如图7所示,所述装置可以包括:
确定模块71,用于根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间;
划分模块72,用于根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠;
内存分配模块73,用于根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间。
通过确定神经网络对应的操作数的活跃时间,并将活跃时间不重叠的操作数分入一个组中。由于属于一个组中的操作数的时间不重叠,一个组中的操作数可以复用内存空间,因此,可以为划分得到的组分别分配内存空间实现内存复用。根据本公开的内存复用的装置可以实现神经网络计算过程中产生的操作数需要的内存空间的复用,减小对大规模神经网络进行计算过程中对内存需求的压力。
图8示出根据本公开一实施例的内存复用的装置的框图。如图8所示,在一种可能的实现方式中,所述确定模块71包括:
第一编号单元711,用于根据所述拓扑序为计算图中的每个节点以递增形式进行编号;
第一确定单元712,用于针对每个操作数,根据使用该操作数的节点的最大编号与生成该操作数的节点的编号的差值确定该操作数的活跃时间。
在一种可能的实现方式中,所述确定模块71包括:
第二编号单元713,用于根据所述拓扑序为计算图中的每个节点进行编号;
第二确定单元714,用于针对每个操作数,根据生成该操作数的节点的编号以及使用该操作数的节点的编号确定该操作数的活跃时间。
在一种可能的实现方式中,所述划分模块72可以包括:
划分单元721,用于根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠。
在一种可能的实现方式中,所述划分单元721还用于创建一个或多个数组,根据拓扑序遍历神经网络的每层对应的操作数,根据所述操作数的活跃时间将操作数记录在所述一个或多个数组中,每个数组中包含的操作数的活跃时间不重叠。
在一种可能的实现方式中,所述划分单元721还可以用于:
在按照拓扑序遍历完神经网络的每层对应的操作数之前,针对当前遍历的操作数,在已创建的数组记录的操作数中查找是否存在与当前遍历的操作数的活跃时间重叠的操作数;
若在已创建的数组中,存在第一数组记录的操作数的活跃时间与当前遍历的操作数的活跃时间都不重叠,则将当前遍历的操作数记录在该第一数组中;
若在所有已创建的数组中,都存在操作数的活跃时间与当前遍历的操作数的活跃时间重叠,则创建新的数组,并将当前遍历的操作数记录在新的数组中。
在一种可能的实现方式中,所述内存分配模块73可以包括:
第三确定单元731,用于确定每组操作数中尺寸最大的操作数;
第四确定单元732,用于根据所述尺寸最大的操作数的尺寸确定该组操作数需要的内存空间的大小;
内存分配单元733,用于根据每组操作数需要的内存空间的大小为每组操作数分配内存空间。
在一种可能的实现方式中,操作数的尺寸包括操作数对应的张量的各维度的乘积。
在一种可能的实现方式中,为每组操作数分配的内存被该组操作数分时复用。
图9是根据一示例性实施例示出的一种用于内存复用的装置800的框图。例如,装置800可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等。
参照图9,装置800可以包括以下一个或多个组件:处理组件802,存储器804,电源组件806,多媒体组件808,音频组件810,输入/输出(I/O)的接口812,传感器组件814,以及通信组件816。
处理组件802通常控制装置800的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件802可以包括一个或多个模块,便于处理组件802和其他组件之间的交互。例如,处理组件802可以包括多媒体模块,以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在装置800的操作。这些数据的示例包括用于在装置800上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件806为装置800的各种组件提供电力。电源组件806可以包括电源管理系统,一个或多个电源,及其他与为装置800生成、管理和分配电力相关联的组件。
多媒体组件808包括在所述装置800和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件808包括一个前置摄像头和/或后置摄像头。当装置800处于操作模式,如拍摄模式或视频模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如,音频组件810包括一个麦克风(MIC),当装置800处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中,音频组件810还包括一个扬声器,用于输出音频信号。
I/O接口812为处理组件802和外围接口模块之间提供接口,上述外围接口模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器,用于为装置800提供各个方面的状态评估。例如,传感器组件814可以检测到装置800的打开/关闭状态,组件的相对定位,例如所述组件为装置800的显示器和小键盘,传感器组件814还可以检测装置800或装置800一个组件的位置改变,用户与装置800接触的存在或不存在,装置800方位或加速/减速和装置800的温度变化。传感器组件814可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件814还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件816被配置为便于装置800和其他设备之间有线或无线方式的通信。装置800可以接入基于通信标准的无线网络,如WiFi,2G或3G,或它们的组合。在一个示例性实施例中,通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中,所述通信组件816还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,装置800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述方法。
在示例性实施例中,还提供了一种非易失性计算机可读存储介质,例如包括计算机程序指令的存储器804,上述计算机程序指令可由装置800的处理器820执行以完成上述方法。
图10是根据一示例性实施例示出的一种用于内存复用的装置1900的框图。例如,装置1900可以被提供为一服务器。参照图10,装置1900包括处理组件1922,其进一步包括一个或多个处理器,以及由存储器1932所代表的存储器资源,用于存储可由处理组件1922的执行的指令,例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外,处理组件1922被配置为执行指令,以执行上述方法。
装置1900还可以包括一个电源组件1926被配置为执行装置1900的电源管理,一个有线或无线网络接口1950被配置为将装置1900连接到网络,和一个输入输出(I/O)接口1958。装置1900可以操作基于存储在存储器1932的操作系统,例如Windows ServerTM,MacOS XTM,UnixTM,LinuxTM,FreeBSDTM或类似。
在示例性实施例中,还提供了一种非易失性计算机可读存储介质,例如包括计算机程序指令的存储器1932,上述计算机程序指令可由装置1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (10)
1.一种内存复用的方法,其特征在于,所述方法包括:
根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间;
根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠;
根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间。
2.根据权利要求1所述的方法,其特征在于,根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间,包括:
根据所述拓扑序为计算图中的每个节点以递增形式进行编号;
针对每个操作数,根据使用该操作数的节点的最大编号与生成该操作数的节点的编号的差值确定该操作数的活跃时间。
3.根据权利要求1所述的方法,其特征在于,根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间,包括:
根据所述拓扑序为计算图中的每个节点进行编号;
针对每个操作数,根据生成该操作数的节点的编号以及使用该操作数的节点的编号确定该操作数的活跃时间。
4.根据权利要求1所述的方法,其特征在于,根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠,包括:
根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠。
5.根据权利要求4所述的方法,其特征在于,根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠,包括:
创建一个或多个数组,根据拓扑序遍历神经网络的每层对应的操作数,根据所述操作数的活跃时间将操作数记录在所述一个或多个数组中,每个数组中包含的操作数的活跃时间不重叠。
6.根据权利要求4或5所述的方法,其特征在于,根据拓扑序以及所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠,包括:
在按照拓扑序遍历完神经网络的每层对应的操作数之前,针对当前遍历的操作数,在已创建的数组记录的操作数中查找是否存在与当前遍历的操作数的活跃时间重叠的操作数;
若在已创建的数组中,存在第一数组记录的操作数的活跃时间与当前遍历的操作数的活跃时间都不重叠,则将当前遍历的操作数记录在该第一数组中;
若在所有已创建的数组中,都存在操作数的活跃时间与当前遍历的操作数的活跃时间重叠,则创建新的数组,并将当前遍历的操作数记录在新的数组中。
7.根据权利要求1所述的方法,其特征在于,根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间,包括:
确定每组操作数中尺寸最大的操作数;
根据所述尺寸最大的操作数的尺寸确定该组操作数需要的内存空间的大小;
根据每组操作数需要的内存空间的大小为每组操作数分配内存空间。
8.一种内存复用的装置,其特征在于,所述装置包括:
确定模块,用于根据神经网络对应的计算图的拓扑序,确定所述神经网络的每层对应的操作数的活跃时间;
划分模块,用于根据所述操作数的活跃时间,对所述操作数进行划分,获得一个或多个组,其中,每组中包含的操作数的活跃时间不重叠;
内存分配模块,用于根据每组中包含的操作数的尺寸大小确定每组操作数的分配内存空间。
9.一种内存复用的装置,其特征在于,包括:
处理器;
用于存储处理器可执行指令的存储器;
其中,所述处理器被配置为执行指令时实现权利要求1至7中任意一项所述的方法。
10.一种非易失性计算机可读存储介质,其上存储有计算机程序指令,其特征在于,所述计算机程序指令被处理器执行时实现权利要求1至7中任意一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910471382.9A CN110162338B (zh) | 2019-05-31 | 2019-05-31 | 运算方法、装置及相关产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910471382.9A CN110162338B (zh) | 2019-05-31 | 2019-05-31 | 运算方法、装置及相关产品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110162338A true CN110162338A (zh) | 2019-08-23 |
CN110162338B CN110162338B (zh) | 2020-08-04 |
Family
ID=67630993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910471382.9A Active CN110162338B (zh) | 2019-05-31 | 2019-05-31 | 运算方法、装置及相关产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110162338B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111814971A (zh) * | 2020-06-30 | 2020-10-23 | 杭州国芯科技股份有限公司 | 一种神经网络的内存分配方法 |
CN112084037A (zh) * | 2020-09-23 | 2020-12-15 | 安徽寒武纪信息科技有限公司 | 神经网络的内存分配方法及装置 |
CN112199190A (zh) * | 2020-07-31 | 2021-01-08 | 厦门星宸科技有限公司 | 内存分配方法、装置、存储介质及电子设备 |
CN112506660A (zh) * | 2020-12-09 | 2021-03-16 | 北京百瑞互联技术有限公司 | 一种优化音视频编解码器内存的方法、装置及存储介质 |
CN112527502A (zh) * | 2020-12-09 | 2021-03-19 | 北京百瑞互联技术有限公司 | 一种优化音视频编解码器内存的方法、装置及介质及设备 |
CN112965663A (zh) * | 2021-03-05 | 2021-06-15 | 上海寒武纪信息科技有限公司 | 对数据块的存储空间进行复用的方法和相关产品 |
CN113537444A (zh) * | 2020-04-13 | 2021-10-22 | 杭州英歌智达科技有限公司 | 一种基于深度学习网络的内存管理方法 |
FR3117626A1 (fr) * | 2020-12-16 | 2022-06-17 | Stmicroelectronics (Rousset) Sas | Procédé d’allocation de mémoire pendant l’exécution d’un réseau de neurones |
US11609851B2 (en) | 2020-04-30 | 2023-03-21 | Stmicroelectronics S.R.L. | Device and method for allocating intermediate data from an artificial neural network |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140085501A1 (en) * | 2010-02-26 | 2014-03-27 | Bao Tran | Video processing systems and methods |
US20140300758A1 (en) * | 2013-04-04 | 2014-10-09 | Bao Tran | Video processing systems and methods |
CN109491784A (zh) * | 2018-10-18 | 2019-03-19 | 北京旷视科技有限公司 | 降低内存占用量的方法、装置、电子设备、可读存储介质 |
CN109542513A (zh) * | 2018-11-21 | 2019-03-29 | 济南浪潮高新科技投资发展有限公司 | 一种卷积神经网络指令数据存储系统及方法 |
-
2019
- 2019-05-31 CN CN201910471382.9A patent/CN110162338B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140085501A1 (en) * | 2010-02-26 | 2014-03-27 | Bao Tran | Video processing systems and methods |
US20140300758A1 (en) * | 2013-04-04 | 2014-10-09 | Bao Tran | Video processing systems and methods |
CN109491784A (zh) * | 2018-10-18 | 2019-03-19 | 北京旷视科技有限公司 | 降低内存占用量的方法、装置、电子设备、可读存储介质 |
CN109542513A (zh) * | 2018-11-21 | 2019-03-29 | 济南浪潮高新科技投资发展有限公司 | 一种卷积神经网络指令数据存储系统及方法 |
Non-Patent Citations (3)
Title |
---|
TAO WANG ETAL: "《Chaos control and associative memory of a time-delay globally coupled neural using symmetric map》", 《NEUROCOMPUTING》 * |
刘必成: "《一种基于第二代赛道存储的面向卷积神经网络的高效内存计算框架》", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
包皓宇: "《基于TVM的循环神经网络的嵌入式平台部署与加速优化研究》", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113537444A (zh) * | 2020-04-13 | 2021-10-22 | 杭州英歌智达科技有限公司 | 一种基于深度学习网络的内存管理方法 |
US11609851B2 (en) | 2020-04-30 | 2023-03-21 | Stmicroelectronics S.R.L. | Device and method for allocating intermediate data from an artificial neural network |
CN111814971A (zh) * | 2020-06-30 | 2020-10-23 | 杭州国芯科技股份有限公司 | 一种神经网络的内存分配方法 |
CN112199190A (zh) * | 2020-07-31 | 2021-01-08 | 厦门星宸科技有限公司 | 内存分配方法、装置、存储介质及电子设备 |
CN112199190B (zh) * | 2020-07-31 | 2023-11-03 | 星宸科技股份有限公司 | 内存分配方法、装置、存储介质及电子设备 |
CN112084037A (zh) * | 2020-09-23 | 2020-12-15 | 安徽寒武纪信息科技有限公司 | 神经网络的内存分配方法及装置 |
CN112506660A (zh) * | 2020-12-09 | 2021-03-16 | 北京百瑞互联技术有限公司 | 一种优化音视频编解码器内存的方法、装置及存储介质 |
CN112527502A (zh) * | 2020-12-09 | 2021-03-19 | 北京百瑞互联技术有限公司 | 一种优化音视频编解码器内存的方法、装置及介质及设备 |
FR3117626A1 (fr) * | 2020-12-16 | 2022-06-17 | Stmicroelectronics (Rousset) Sas | Procédé d’allocation de mémoire pendant l’exécution d’un réseau de neurones |
EP4016311A1 (en) * | 2020-12-16 | 2022-06-22 | STMicroelectronics (Rousset) SAS | Method for memory allocation during execution of a neural network |
CN112965663A (zh) * | 2021-03-05 | 2021-06-15 | 上海寒武纪信息科技有限公司 | 对数据块的存储空间进行复用的方法和相关产品 |
Also Published As
Publication number | Publication date |
---|---|
CN110162338B (zh) | 2020-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110162338A (zh) | 运算方法、装置及相关产品 | |
CN108269569B (zh) | 语音识别方法和设备 | |
Dieleman et al. | End-to-end learning for music audio | |
CN109599113A (zh) | 用于处理信息的方法和装置 | |
CN110808063A (zh) | 一种语音处理方法、装置和用于处理语音的装置 | |
CN109087238A (zh) | 图像处理方法和装置、电子设备以及计算机可读存储介质 | |
CN105094798A (zh) | 触觉设计创作工具 | |
CN109545192A (zh) | 用于生成模型的方法和装置 | |
CN112949708A (zh) | 情绪识别方法、装置、计算机设备和存储介质 | |
CN111899760A (zh) | 音频事件的检测方法、装置、电子设备及存储介质 | |
US20210125628A1 (en) | Method and device for audio recognition | |
CN109522937A (zh) | 图像处理方法及装置、电子设备和存储介质 | |
CN110188871A (zh) | 运算方法、装置及相关产品 | |
CN110121106A (zh) | 视频播放方法及装置 | |
CN110209877A (zh) | 视频分析方法及装置 | |
CN108540850A (zh) | 弹幕显示方法及装置 | |
CN109934240A (zh) | 特征更新方法及装置、电子设备和存储介质 | |
CN112634940A (zh) | 语音端点检测方法、装置、设备及计算机可读存储介质 | |
Giannakopoulos et al. | Recognition of urban sound events using deep context-aware feature extractors and handcrafted features | |
US20150189166A1 (en) | Method, device and system for improving the quality of photographs | |
CN109388423A (zh) | 软件升级方法及装置 | |
CN109165722A (zh) | 模型扩展方法及装置、电子设备和存储介质 | |
CN109445573A (zh) | 一种用于虚拟化身形象互动的方法与装置 | |
CN108737730A (zh) | 图像合成方法及装置 | |
CN108289229A (zh) | 多媒体资源的互动方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 100190 room 644, comprehensive research building, No. 6 South Road, Haidian District Academy of Sciences, Beijing Applicant after: Zhongke Cambrian Technology Co., Ltd Address before: 100190 room 644, comprehensive research building, No. 6 South Road, Haidian District Academy of Sciences, Beijing Applicant before: Beijing Zhongke Cambrian Technology Co., Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |