CN110134623A - 可定制的多队列dma接口 - Google Patents

可定制的多队列dma接口 Download PDF

Info

Publication number
CN110134623A
CN110134623A CN201910107463.0A CN201910107463A CN110134623A CN 110134623 A CN110134623 A CN 110134623A CN 201910107463 A CN201910107463 A CN 201910107463A CN 110134623 A CN110134623 A CN 110134623A
Authority
CN
China
Prior art keywords
dma
descriptor
dma engine
user logic
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910107463.0A
Other languages
English (en)
Other versions
CN110134623B (zh
Inventor
C·S·塞麻贡德鲁
D·厥
T·余
J·维斯特
H·霍恩格
R·桑卡瓦利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN110134623A publication Critical patent/CN110134623A/zh
Application granted granted Critical
Publication of CN110134623B publication Critical patent/CN110134623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

这里的示例描述了用于提供可定制的直接存储器存取(DMA)接口的技术，该接口可以允许用户逻辑改变或控制如何执行DMA读取和写入。在一个示例中，DMA引擎可以被硬化(例如，包括由半导体材料形成的电路)，其防止DMA引擎像可编程逻辑那样被重新配置。不用改变DMA引擎，用户逻辑可以改变或定制在用户逻辑与DMA引擎之间的DMA接口。这样，DMA引擎执行DMA写入和读取的方式可以通过用户逻辑改变。在一个示例中，DMA引擎包括旁路操作模式，其中与DMA队列相关联的描述符被传递通过DMA引擎并到达用户逻辑。

Description

可定制的多队列DMA接口
技术领域
本公开内容的示例大致涉及用于支持不同的操作模式的可定制的DMA接口。
背景技术
直接存储器存取(DMA)允许诸如外围设备那样的硬件子系统访问主存储器(例如，RAM)而不用依赖于中央处理单元。硬件子系统包括DMA引擎，用于在主计算系统中的存储器和硬件子系统中的存储器之间执行DMA读取和写入。然而，设计满足可使用DMA的各种应用程序的所有需求的DMA引擎即使不是不可能也是困难的。此外，由DMA引擎执行的功能可能是固定的或不灵活的，这意味着DMA引擎可能不支持不同的应用程序。
发明概要
描述了用于执行DMA操作的技术。一个示例是包括主机和外围设备的计算机系统，所述主机包括存储多个描述符的直接存储器存取(DMA)队列，所述外围设备可通信地耦合到主机，以能够执行DMA操作。所述外围设备包括DMA引擎、用户引擎和DMA接口，DMA接口包括将DMA引擎通信地耦合到用户逻辑的信号。在旁路操作模式中，DMA引擎被配置为使用DMA接口将从主机接收的多个描述符的第一描述符转发到用户逻辑。此外，用户逻辑评估第一描述符以确定第一描述符是否包含以下之一：对应于第一DMA操作的有效载荷和指向所述有效载荷的存储器指针。
这里描述的一个示例是外围设备，其包括DMA引擎，该DMA引擎包括电路、用户逻辑、和DMA接口，所述DMA接口包括将DMA引擎通信地耦合到用户逻辑的信号。在旁路操作模式中，DMA引擎被配置为使用DMA接口将从主机接收的第一描述符转发到用户逻辑。此外，用户逻辑评估所述第一描述符以确定第一描述符是否包含以下之一：对应于第一DMA操作的有效载荷和指向有效载荷的存储器指针。
这里描述的一个示例是一种方法，所述方法包括在DMA引擎处从主机接收第一描述符，在旁路操作模式下，使用DMA接口将第一描述符从DMA引擎转发到用户逻辑，以及在用户逻辑处确定第一描述符是否包含以下之一：对应于第一DMA操作的有效载荷和指向有效载荷的存储器指针。
附图说明
为了能够详细理解上述特征的方式，可以通过参考示例实现获得上面简要概述的更具体的描述，其中一些示例在附图中示出。然而，应当指出，附图仅示出了典型的示例的实施方案，因此不应视为限制其范围。
图1是根据示例的、实施DMA的计算系统的框图；
图2是根据示例的、实施DMA的计算系统的框图；
图3示出了根据示例的、可定制的DMA接口；
图4示出了根据示例的、用于执行从主机到用户逻辑的DMA写入的流程；
图5示出了根据示例的、用于执行从主机到用户逻辑的DMA写入的流程；
图6示出了根据示例的、用于执行从用户逻辑到主机的DMA写入的流程；
图7示出了根据示例的、用于执行从用户逻辑到主机的DMA写入的流程；
图8示出了根据示例的、用于执行从用户逻辑到主机的DMA写入的流程。
为了便于理解，在可能的情况下，使用相同的附图标记来表示附图中共有的相同元件。预期一个示例中的元件可以有利地并入其他示例中。
具体实施方式
在下文中参考附图描述了各种特征。应当指出，附图可以或可以不按比例绘制，并且在所有附图中相似结构或功能的元件由相同的附图标记表示。应当指出，附图仅旨在便于描述特征。它们不是对说明书的详尽描述或对权利要求范围的限制。另外，图示的示例不需要具有所示的所有方面或优点。结合特定示例描述的方面或优点不必限于该示例，并且即使未如此示出，或者如果没有如此明确地描述，也可以在任何其他示例中实践。
本文的示例描述了用于提供可定制的DMA接口(例如，应用程序接口(API))的技术，其可以允许用户逻辑改变或控制如何执行DMA读取和写入。在一个示例中，DMA引擎可以被硬化(例如，包括由半导体材料形成的电路)，这防止DMA引擎像可编程逻辑那样被重新配置。用户逻辑可以使用可编程逻辑(PL)来改变或定制在用户逻辑和DMA引擎之间的DMA接口，而不用改变DMA引擎。以这种方式，DMA引擎执行DMA写入和读取的方式可以由用户逻辑改变。
在一个示例中，DMA引擎包括旁路操作模式，其中与DMA队列相关联的描述符被传递通过DMA引擎并传递到用户逻辑。换句话说，描述符旁路DMA引擎并传递通过DMA接口到达用户逻辑。这使得用户逻辑能够控制执行DMA的各个方面，例如定制描述符、管理流量、执行地址转换以及分配用户空间DMA。用户逻辑可以定制DMA接口以帮助用户逻辑执行这些功能中的一些或全部功能。
图1是根据示例的、实施DMA的计算系统100的框图。计算系统100包括主计算系统105和现场可编程门阵列(FPGA)150，其使用DMA在存储器之间传输数据。也就是说，主计算系统105中的操作系统120可以在FPGA 150中的存储器上执行DMA读/写，并且在FPGA150中的用户逻辑170(也称为接收逻辑，其可以包括可编程逻辑或非可编程逻辑)可以在主计算系统105中的存储器上执行DMA读/写。在一个实施例中，FPGA 150包括硬化电路以及可编程电路或逻辑。
如图所示，主计算系统(也简称为“主机”)105包括处理器110、操作系统120、和外围组件互连快速(PCIe)接口135A。处理器110可以代表任何数量的不同处理元件。在该示例中，处理器110包括多个核。每个核115可以彼此独立地操作。例如，核115中的第一个均可以执行第一应用或操作系统120，而核115中的第二核执行第二应用或操作系统120。
操作系统120包括允许主机105和FPGA 150执行DMA的多个DMA队列125。DMA队列125存储描述符130，在一个示例中，描述符130包括用于标识执行DMA读取和写入的可用存储器的指针。例如，操作系统120可以使用描述符130指示可用于存储在主机105和FPGA 150之间移动的有效载荷的存储器部分。在一个示例中，队列125建立描述符环，其包括指示当执行DMA时可用的描述符的索引(indices)。在一个示例中，DMA队列包括用于将数据从主机105发送到FPGA 150的至少一个发送(TX)队列和用于将数据从FPGA 150发送到主机105的至少一个接收(RX)队列。
在一个示例中，核115中的每一个均被分配以DMA队列125的相应一个。在这种情况下，DMA引擎155可以是允许多个独立流的多队列DMA引擎155。也就是说，每个核115具有其自己的队列125，因此核115不需要等待锁定来发送或接收数据。也就是说，核115可以传输非阻塞数据，并且可以在没有或很少协调的情况下并行操作。在另一实施例中，不是将核115分配给队列125之一，而是将由核115执行的不同应用分配给不同的DMA队列125，或者可以将虚拟化环境中的虚拟核分配给DMA队列125。
PCIe接口135A允许主机105使用PCIe串行通信与FPGA 150通信。PCIe链路140使主机105中的PCIe接口135A能够与FPGA 150上的PCIe接口135B通信。然而，本示例不限于用于执行DMA读取和写入的PCIe通信，它也可以使用于其他高速数据通信技术。
FPGA 150包括PCIe接口135B、DMA引擎155、桥接器160、DMA接口175和可编程逻辑165。在一个实施例中，DMA引擎155允许硬件子系统(例如，用户逻辑)独立于主机105中的中央处理单元(CPU)、来例如访问主机105中的主存储器。在一个示例中，DMA引擎155是包括至少一些不可配置的电路的、硬化的DMA引擎。也就是说，DMA引擎155包括非可编程逻辑或电路，而不是可编程电路-例如可编程逻辑165。例如，DMA引擎155可以包括其功能被设置并且不能被重新配置的半导体电路。形成硬化DMA引擎155的一个优点是FPGA 150中的可编程逻辑165可专用于用户使用，而不必使用可编程逻辑165的一部分来形成DMA引擎155。然而，这里描述的示例可以与可编程(或软)DMA引擎以及硬化DMA引擎一起使用。换句话说，可定制的DMA接口175可以与软的或硬化的DMA引擎155一起使用。
DMA接口175定义用于在DMA引擎155和包括用户逻辑170的可编程逻辑165之间传输数据的信号和数据路径。例如，用户可以配置可编程逻辑165以生成用户逻辑170，用户逻辑170可以执行任何数量的功能、诸如网络接口卡(NIC)、神经网络加速器、图形加速器、加密加速器、Open CL、电路仿真、数据挖掘等。可编程逻辑165可以包括诸如可配置逻辑块(CLB)那样的逻辑块。此外，虽然未示出，但是FPGA 150可以包括其他专用硬件块，诸如用于执行特定数据处理的数字信号处理(DSP)块。
桥接器160是允许用户逻辑170旁路DMA引擎155而与主机105直接通信的开关元件。例如，用户逻辑170可以在执行除了DMA读取或写入之外的其他功能时使用桥接器160。
如上所述，DMA接口175是可由用户逻辑170定制的，使得用户逻辑170可以改变或修改DMA的执行方式。也就是说，用户逻辑170可以改变它使用的、由DMA接口175(例如，API)可用的信号和特征。在一个示例中，DMA接口175允许用户逻辑170设置不同的操作模式，例如，正常操作模式和旁路操作模式。此外，根据需要，用户可以在执行DMA时重新配置用户逻辑170以执行不同的任务。也就是说，先前由DMA引擎155执行的某些功能可以通过使用DMA接口175被卸载到用户逻辑170。这样，用户逻辑170可以执行先前仅由DMA引擎155执行的任务，例如定制描述符、管理流量、执行地址转换、和分配用户空间DMA。
在一个示例中，FPGA 150被设置在与主机105相同的主体或壳体内。例如，FPGA150可以是硬件卡，其被插入到主机105中的主板中的PCIe连接器。然而，在其他示例中，FPGA 150是在包含主机105的外壳的外部。此外，这里的示例不限于FPGA 150，并且可以在被耦合到主机105或其他外围设备的图形处理器单元(GPU)中使用。
图2是根据示例的、实施DMA的计算系统的框图。计算系统包括主计算系统205以FPGA150，其与图1中详细讨论的FPGA 150相的，因此这里不再描述。
主机205包括处理器210、多个操作系统215、管理程序220和PCIe接口135A。处理器210代表任何数量的处理元件，每个处理元件可包括任何数量的处理核。操作系统215可以是由管理程序220管理的不同虚拟机的一部分。也就是，管理程序220允许主机205中的硬件元件(例如，处理器210、PCIe接口135A、存储器等)被虚拟化。在一个示例中，每个操作系统215被分配至少一个DMA队列125，用于执行DMA读取和写入。因此，代替如在图1中给每个核分配至少一个DMA队列，在图2中，每个操作系统215(或每个虚拟机)被分配一个DMA队列125。这样，由每个操作系统215执行的应用程序可以通过使用多队列DMA引擎155执行DMA读取和写入，而不用等待锁定或与另一操作系统或虚拟机共享队列。操作系统215可以并行地执行DMA读取和写入，而不用协调或很少协调。
除了如图1所示将每个核115分配给队列125或者如图2所示将每个操作系统215分配给队列125之外，这里的示例可以应用于其他多队列场景。例如，操作系统215中的不同应用程序可以使用不同的队列125来并行地执行DMA。在另一示例中，不同的线程可以被分配给相应的DMA队列125。
图3示出了根据示例的、可定制DMA接口175。如图所示，主机105被耦合到片上系统(SOC)300，其可以是NIC、FPGA、GPU、ASIC或其他硬件卡或外部设备。此外，尽管未示出，SOC300可以包括一个或多个处理器或网络组件，其可以使用DMA引擎155来发送和读取存储在主机105的存储器中的数据。也就是说，代替使用DMA引擎155来在主机和用户逻辑170之间传输数据，这里的技术可用于在主机105和SOC 300中的其他硬件组件之间传输数据，而不管这些组件是可编程的还是不可编程的。使用相应的PCIe接口135，主机105可以使用DMA将数据写入SOC 300中的存储器并从SOC 300中的存储器接收数据。相反，SOC 300可以使用DMA将数据写入主机105中的存储器并从主机105中的存储器接收数据。
DMA接口175包括在DMA引擎155和用户逻辑170之间传输数据的不同信号或子接口。用户逻辑170可以是可编程逻辑的一部分，但这并不是必需的，相反用户逻辑可以被硬化，并且仍然可以从具有可定制的DMA接口175获益。
TX可用指针信号305指示在DMA队列中的可用指针或可用描述符的数量。换句话说，所述信号305指示用户逻辑170可用于执行从主机105到SOC 300中的存储器的DMA写入的描述符的数量。在一个示例中，DMA引擎155从主机105(例如，主机105中的操作系统)接收可用指针的数量，然后使用TX可用指针信号305将该信息转发到用户逻辑170。
TX信用信号310由用户逻辑170提供给DMA接口。在一个示例中，用户逻辑170基于TX可用指针确定它可以处理或执行的DMA写入和读取的数量。例如，DMA队列可以具有一百个可用指针，但是用户逻辑170当前只能处理十个。这样，用户逻辑170可以通过使用TX信用信号310仅向DMA接口发出10个信用。以这种方式，用户逻辑170(除DMA引擎155之外或代替DMA引擎155)可以执行流量管理，以增加或减少DMA读出和写入。
TX描述符输出信号315向用户逻辑170提供描述符。在一个示例中，DMA引擎155和接口175以旁路操作模式操作，其中由DMA引擎155从队列获取的描述符被发送到用户逻辑用语处理，这对比于DMA引擎155处理描述符的正常操作模式。描述符可以包括指向存储器的指针，存储器存储对应于接收到的数据包的有效载荷，主机105想要将该数据包存储在SOC 300的存储器中。或者，代替包含指向有效载荷的指针，有效载荷被存储在描述符中。也就是说，描述符本身存储有效载荷，有效载荷在这里被称为具有即时数据。在一个示例中，DMA格式是固定的，这意味着难以预测用户逻辑170可能如何实现旁路模式以接收即时数据。因此，设计能够满足即时数据的当前和未来的使用的DMA引擎155是困难的。相反，如下面更详细描述的，这里的示例使用DMA接口175在旁路操作模式期间将描述符处理卸载到用户逻辑170，这确定是描述符包括指向存储器的包含有效载荷的指针还是描述符本身包含有效载荷。在一个示例中，每个DMA队列具有的描述符要么包含指向有效载荷的指针要么其本身包含有效载荷。当描述符本身包含有效载荷时，这在本文中称为“即时数据”。因此，通过确定哪个队列包含有在TX描述符输出315中描述的描述符，用户逻辑170可以确定如何处理描述符。
一旦被处理，用户逻辑170就可以使用信号320中的TX描述符来将处理后的描述符发送到DMA接口175，然后发送到DMA引擎155。在一个示例中，用户逻辑170仅当所接收的描述符存储指向有效载荷的指针时，才使用信号320中的TX描述符将描述符发送回到DMA引擎155。如果描述符直接存储有效载荷，则用户逻辑170已经具有有效载荷而不是请求DMA引擎155通过使用在信号320中的TX描述符发送的已处理的描述符来获取有效载荷。即，当接收到具有有效载荷的描述符时，用户逻辑170可以不通过使用信号320中的TX描述符来发送已处理的描述符。以这种方式，由用户逻辑使用的DMA接口175中的信号是可定制的。这允许用户逻辑进行流量管理，例如速率限制、服务质量(QoS)等。此外，TX描述符可以是流(例如，AXI4信号)或存储器映射信号。如果描述符是存储器映射的，则描述符在DMA接口175的存储器映射部分上发送。具有流格式的描述符对应于从DMA接口175写入或读取的数据，而具有存储器映射格式的描述符对应于从SOC(例如，FPGA 150)中的存储器写入或读取的数据。例如，存储器映射的DMA可以复制到附接于FPGA150的存储器(例如，DDR3，HBM等)或从附接于FPGA 150的存储器(例如，DDR3，HBM等)被复制。
一旦获取有效载荷，DMA引擎155就可以通过使用TX DMA AXI4信号325将有效载荷转发到用户逻辑170。在一个示例中，信号325使用高级可扩展接口(AXI)格式来将有效载荷从DMA引擎155传送到用户逻辑170。然而，这些示例不限于此，而是可以使用其他类型的通信协议，诸如存储器映射信号360和365。
在一个示例中，当执行从主机105到SOC 300中的存储器的DMA写入时，使用信号305、310、315、320和325(这里称为TX操作)。然而，当执行从SOC 300到主机105中的存储器的DMA写入时(这里称为RX操作)，可以使用信号330、335、340、345和350。
DMA引擎155使用DMA接口175经由RX可用指针信号330将用于执行RX操作的可用指针或描述符发送到用户逻辑170。例如，主机105可以操作不同的TX和RX DMA队列，用于执行TX操作和RX操作。因此，用于执行TX操作的可用指针或描述符(如由TX可用指针信号305所指示的)可以不同于用于执行RX操作的可用指针或描述符(如由RX可用指针信号330所指示的)。RX可用指针信号330可以指示在RX DMA队列中的可用指针的数量。换句话说，信号330指示用户逻辑170可使用来执行从SOC 300到主机105中的存储器的DMA写入-即，RX操作-的描述符的数量。在一个示例中，DMA引擎155从主机105(例如，主机105中的操作系统)接收可用描述符的数量，然后使用RX可用指针信号330将该信息转发到用户逻辑170。
RX信用信号335可以由用户逻辑170使用来执行流量管理，以控制有多少RX运算符由DMA引擎155执行。例如，与TX信用信号310一样，用户逻辑170可以响应于其自身的性能参数(例如其当前可用的处理能力，存储器使用量等)来发出RX信用。
DMA引擎155使用RX描述符输出信号340来将提取的存储器指针(例如，RX DMA队列)提供给用户逻辑170。反过来，用户逻辑170使用RX描述符输入信号345来将已处理的描述符提供给DMA引擎155，然后，该引擎155可以使用它来将数据从SOC 300中的存储器传输到主机105中的存储器。
在一个示例中，用户逻辑170使用RX预取提示信号350来减少执行RX操作时的延迟。例如，当接收到数据包并且DMA引擎155确定执行DMA需要多少描述符时，可以根据需要满足RX操作。然而，这在使用PCIe接口135执行DMA写入之前引起PCIe延迟(例如，在200纳秒到几毫秒之间)。相反，由RX预取提示信号350提供的预取提示允许DMA引擎155从RX DMA队列中预取描述符，以避免PCIe延迟。
用户逻辑170可以使用RX DMA AXI4信号355将用于DMA RX操作的数据包的有效载荷发送到DMA引擎155。通过使用从RX描述符输入信号345接收的处理后的描述符和从RXDMA AXI4信号355接收的有效载荷，DMA引擎155可以通过将有效载荷写入主机105中的存储器来完成RX操作。然而，在其他示例中，存储器映射信号360和365可以被使用于将有效载荷从用户逻辑170传输到主机105，而不是使用RX DMA AXI4信号355。
可以类似于上面讨论的DMA写入操作那样执行DMA读取。例如，在执行将数据从SOC300传送到主机105的RX操作可以是由用户逻辑170发起的DMA写入或由主机105发起的DMA读取。类似地，执行将数据从主机105传送到SOC 300的TX操作可以是由主机105发起的DMA写入或由用户逻辑170发起的DMA读取。
此外，DMA接口175包括主(M)和从(S)端口或连接370。例如，连接370A和370C是主连接，而连接370B和370D是从连接。在一个示例中，主连接370用于将数据驱动(或存储)到SOC 300上，而当从SOC 300接收数据时使用从连接370。
如果TX描述符输入信号320是存储器映射的，则由DMA引擎155获取的数据被返还到存储器-例如，在用户逻辑170中的DDR存储器。
图4示出了根据示例的、用于执行从主机到用户逻辑的DMA写入(即，TX操作)的流程400。在框图405，主机将用于DMA队列的可用指针(或可用描述符)发送到DMA引擎，该DMA引擎可用于执行TX操作。在框图410，在旁路操作模式中，DMA引擎使用DMA接口将可用指针转发到用户逻辑。在框图415，用户逻辑评估诸如其当前工作负荷、可用处理能力、存储器使用量、描述符存储空间等性能参数，来执行流量管理，以确保用户逻辑不会从主机接收多于用户逻辑当前可以处理的数据。
基于用户逻辑的工作负荷，在框图420，DMA引擎向主机发出DMA读取请求，作为响应，主机获取对应于由DMA引擎发送的DMA读取请求的描述符。当处于旁路操作模式时，DMA引擎将获取的描述符转发到用户逻辑。
在框图425，用户逻辑确定描述符是否包含即时数据。如果是，则在框图430，用户逻辑存储即时数据有效载荷，从而完成DMA操作。然而，如果不是，则方法400来到框图435，其中用户逻辑将描述符提供回DMA引擎。在框图440，DMA引擎将DMA读取请求发送到主机以提供在由描述符指向的存储器位置处存储的有效载荷。在框图445，主机通过将有效载荷发送到DMA引擎来完成DMA TX操作，该DMA引擎然后将有效载荷发送到用户逻辑。
图5示出了根据示例的、用于使用DMA引擎155执行从主机105到用户逻辑170的DMA写入的流程500。箭头505示出主机105将DMA队列的可用指针(或可用描述符)发送到DMA引擎155。在一个示例中，主机105(例如，在主机105中执行的操作系统)保持具有描述符环和索引的TX DMA队列，索引用于确定包括可用于执行TX操作的指向存储器的指针的可用描述符。主机105周期性地或间隔地将可用指针发送到DMA引擎155。
在旁路操作模式中，箭头510显示DMA引擎155通过使用例如图3中所示的DMA接口175的TX可用指针信号305将可用指针转发到用户逻辑170。通过这样做，通知用户逻辑170主机105中有多少存储器可用于执行TX操作。在一个示例中，用户逻辑170评估诸如其当前工作载荷、可用处理能力、存储器使用量、描述符存储空间等的性能参数，来例如通过使用图3中的TX信用信号310确定向DMA引擎155发出多少信用，如由箭头515所示。换句话说，用户逻辑170使用信用来执行流量管理，以确保用户逻辑170没有从主机105接收比起用户逻辑170当前可以处理的更多的数据。例如，DMA队列中可能有一百个可用描述符，但是用户逻辑170基于用户逻辑170的当前工作量可能仅为十个描述符发出信用。
通过使用信用，DMA引擎155向主机105发出DMA读取请求，如箭头520所示。在一个示例中，主机105获取对应于由DMA引擎155发送的DMA读取请求的描述符。DMA读取请求可以对应于从用户逻辑170发出到DMA引擎155的信用的数量。例如，DMA引擎155可以基于由用户逻辑170发出的信用的数量来发送DMA读取请求，以仅用于主机105想要写入到用户逻辑170的存储器(或用户逻辑170想要从主机105中的存储器读取)的那部分数据。以这种方式，当执行TX操作时，用户逻辑170(而不是DMA引擎155)可以节流和控制数据流。
箭头525示出主机105将DMA完成数据发送到DMA引擎155。在一个示例中，DMA完成数据包括与由DMA引擎155发送的DMA读取请求相对应的描述符，如箭头520所示。代替处理描述符，在该示例中，描述符通过使用例如图3中所示的TX描述符输出信号315旁路DMA引擎155，如箭头530所示。换句话说，DMA引擎155将描述符转发给用户逻辑170以用于处理。然而，虽未示出，在正常操作模式中，DMA引擎155可以处理描述符本身(而不用使用DMA接口)将描述符转发到用户逻辑170以进行处理。
如上所述，不同的DMA队列可以存储包括指向存储器的指针的描述符，或者具有存储即时数据而不是指向存储器位置的指针的描述符。例如，主机105可以包括多个核或多个虚拟机，它们每个具有自己的TX DMA队列。这些队列中的每一个都可以使用包含指针的描述符或包含即时数据的描述符。此外，描述符可以包括标识数据，该标识数据指示它们源自哪个DMA队列，从而使用户逻辑170能够确定描述符的类型。
如果描述符对应于发送描述符中的即时数据的队列，则用户逻辑170可以直接从DMA引擎155接收的描述符获取对应于TX操作的数据，如箭头530所示。在本例中，流程500将在箭头530处结束，因为对应于TX操作的有效载荷被嵌入描述符本身中。用户逻辑170可以存储即时数据有效载荷，从而完成DMA操作。
然而，如果描述符对应于在描述符中嵌入存储器指针的队列，而不是即时数据，则流程500继续箭头535，其中用户逻辑170例如使用图3中所示的TX描述符输入信号320将描述符提供回DMA引擎155。通过这样做，将指令DMA引擎155来获取被存储在描述符中的指针处的数据。因此，旁路DMA引擎155以允许用户逻辑170处理描述符允许用户逻辑170通过使用描述符发送即时数据。这样，DMA引擎155(可以是固态化的)可以与将即时数据嵌入描述符的用户逻辑170和主机105一起使用，以及跟那些不将即时数据嵌入描述符的用户逻辑170和主机105一起使用。此外，因为DMA引擎155不处理描述符，所以描述符中的格式可以改变，而不影响流程500的操作。也就是说，创建和处理描述符的主机105和用户逻辑170可以改变描述符的格式(例如，改变被存储在描述符中的数据量，描述符中的识别数据的类型等)并且仍然使用相同的DMA引擎155，因为引擎155被旁路。
箭头540示出DMA引擎155向主机105发送DMA读取请求，以指示主机105提供被存储在描述符所指向的存储器位置处的有效载荷。箭头545示出了主机105通过将有效载荷发送到DMA引擎155来完成DMA操作，DMA引擎155然后将有效载荷发送到用户逻辑170，如箭头550所示。DMA引擎155可以使用AXI或存储器映射的信号来将有效载荷发送到用户逻辑170。例如，DMA引擎155可以使用TX DMA AXI4信号325或存储器映射信号360和365来将有效载荷发送到用户逻辑170。一旦完成，则将信用返回到用户逻辑170，如果用户逻辑107判定合适，则可以向DMA引擎155发出更多信用以执行更多TX操作。如箭头555所示，用户逻辑170还可以改变描述符信息，该描述符信息控制是否发出回写、是否发送回写内、以及在描述符完成之后是否生成中断。
在存储器映射的DMA中，用户逻辑170可能想要知道提供者请求的DMA何时完成。换句话说，数据何时从主机存储器被复制到附接于用户逻辑170的存储器。因此，在该示例中，流程500包括从DMA引擎155到主机的附加箭头560，其指示DMA引擎155已完成存储器映射(MM)请求。该消息可以在TX描述符输出信号315上发送。在流量管理的一个示例中，用户逻辑170可以推迟提供者描述符的发出，直到该流程获得足够的信用来发送。
图6示出了根据示例的、用于执行从用户逻辑到主机的DMA写入的方法600的流程-即，RX操作。在框图605，主机将可用指针发送到DMA引擎。在框图610，当处于旁路操作模式时，DMA引擎通过使用DMA接口将可用指针转发到用户逻辑。在框图615，用户逻辑评估诸如其当前工作负载、可用处理能力、存储器使用、描述符存储空间等的性能参数以执行流量管理，确保用户逻辑不从用户接收比用户逻辑当前可以处理的更多的数据。
基于用户逻辑的工作负载，在框图620，DMA引擎向主机发出DMA读取请求。在框图625，主机将DMA完成数据发送到DMA引擎，其可以包括与DMA引擎发送的DMA读取请求相对应的描述符。在框图630处，DMA引擎将描述符转发到用户逻辑。也就是说，不是处理描述符，而是描述符旁路DMA引擎。在框图635，用户逻辑向DMA引擎提供经处理或修改的描述符和有效载荷，以包括指向存储有效载荷的存储器位置的指针。在框图640处，DMA引擎将描述符和有效载荷发送到主机以完成DMA RX操作。
图7示出了根据示例的、用于执行从用户逻辑到主机的DMA写入(即，RX操作)的流程700。箭头705示出主机105将用于DMA队列的可用指针发送到DMA引擎155。在一个示例中，主机105(例如，在主机105中执行的操作系统)维护具有描述符环和索引的RX DMA队列，用于确定可用于执行RX操作的指向存储器的可用指针。主机105周期性地或以预定间隔将可用指针或描述符发送到DMA引擎155。
在旁路操作模式中，箭头710示出DMA引擎155使用例如图3中所示的DMA接口175的RX可用指针信号330将可用指针转发到用户逻辑170。这样做将通知用户逻辑170主机105中有多少存储器可用于执行RX操作。与流程500中一样，用户逻辑170可以评估诸如其当前工作载荷、可用处理能力、存储器使用量等的性能参数，以确定向DMA引擎155发出多少信用，正如例如通过使用图3中的RX信用信号335的箭头515所示。换句话说，用户逻辑170使用信用来执行流量管理，以确保用户逻辑170不会致力于向主机105发送比用户逻辑170目前能处理的更多的数据。
通过使用信用，DMA引擎155向主机105发出DMA读取请求，如箭头720所示。在一个示例中，主机105获取与由DMA引擎155发送的DMA读取请求相对应的描述符。而且，DMA读取请求可以对应于从用户逻辑170发到DMA引擎155的信用的数量。例如，DMA引擎155可以基于用户逻辑170发出的信用的数量，来发送主机105想要从用户逻辑170的存储器读取(或用户逻辑170想要写入主机105的存储器)的那部分数据的DMA读取请求。以这种方式，当执行RX操作时，用户逻辑170(而不是DMA引擎155)可以节流和控制数据流。
箭头725示出了主机105将DMA完成数据发送到DMA引擎155。在一个示例中，DMA完成数据包括与由DMA引擎155发送的DMA读取请求相对应的描述符，如箭头720所示。代替处理描述符，在本例中，通过使用例如图3中所示的RX描述符输出信号340，描述符旁路DMA引擎155，如箭头730所示。即，DMA引擎155将描述符转发到用户逻辑170以进行处理。在一个示例中，用户逻辑170在将处理的描述符发送回DMA引擎155之前缓冲描述符。例如，缓冲可以使用DMA引擎155中的缓存，其可以存储用于多个DMA队列的多个描述符。替换地，用户逻辑170可以相对于输入的数据包或有效载荷同步地返回描述符，这可以避免缓冲。
在一个示例中，因为用户逻辑170处理描述符，所以用户逻辑170可以对存储在描述符中的存储器指针执行虚拟到物理存储器转换。也就是说，当从主机105中的DMA队列取出时，描述符可以包括到SOC中的虚拟存储器地址空间的虚拟存储器地址。然而，用户逻辑170可以执行虚拟到物理存储器地址转换，然后将SOC中的有效载荷的物理存储器地址插入到描述符中。该存储器地址转换可以在使用融合以太网上的RDMA(RoCE)(其中RDMA是远程直接存储器访问)或iWARP的系统中执行。
箭头735示出了用户逻辑170通过使用例如图3中所示的RX描述符输入信号345将描述符和有效载荷提供到DMA引擎155。在一个示例中，用户逻辑170修改从DMA引擎155所接收的描述符，以包括指向存储有效载荷的存储器位置的指针。用户逻辑170可以使用DMA接口中的AXI或存储器映射信号来将有效载荷传送到DMA引擎155。或者，如果描述符对应于使用即时数据的队列，则用户逻辑170将有效载荷嵌入到描述符中。箭头740示出了DMA引擎155通过将描述符和有效载荷发送到主机105来执行DMA写入以完成DMA操作。一旦完成，就将信用返回给用户逻辑107，如果用户逻辑107判定合适，则可以向DMA引擎155发出更多信用以执行更多的RX操作。箭头745示出了可以从DMA引擎155向主机105发送回写或中断。
图8示出了根据示例的、用于执行从用户逻辑到主机的DMA写入(即，RX操作)的流程800。图8中的箭头805和810可以与图7中的箭头705和710相同，因此，将不再详细描述。
箭头815示出了用户逻辑170通过使用DMA接口中的AXI或存储器映射信号向DMA引擎155提供对应于RX操作的有效载荷。因此，代替向DMA引擎155发出信用，在该示例中，用户逻辑170允许DMA引擎155中的硬件执行流量调节(例如，发出和维持信用)。这样做的优点是用户逻辑170可以避免如在图7中的流程700中完成的那样对描述符进行缓冲，这可以减少用于执行DMA操作的用户逻辑170中的存储量。通过将与RX操作相对应的有效载荷提供给DMA引擎155，引擎155知道有效载荷的大小，从而知道需要多少描述符来将有效载荷传输到主机105。
箭头820示出了DMA引擎155执行DMA读取请求以从主机105获取描述符和从DMA主机105接收DMA完成数据，如箭头825所示。这些步骤可以与流程700中的箭头720和725相同。
箭头830示出了用户逻辑170从DMA引擎155接收描述符。然而，因为DMA逻辑执行流量管理，所以用户逻辑170可以不缓冲描述符。也就是说，用户逻辑可以在不用缓冲的情况下处理描述符(例如，执行虚拟到物理地址转换)。这样做可能增加延迟，因为描述符需要由DMA引擎155获取，但是如果用户逻辑通过使用例如图3中的RX预取提示信号350提供预取提示，则可以减少该延迟。然而，如果DMA引擎155预取描述符但是用户逻辑170太忙而不能处理描述符，DMA引擎155可以丢弃描述符并发出否定信用并稍后获取描述符。在另一示例中，当DMA引擎155通过往回滚动指针而丢弃已经预取的描述符时，DMA引擎155可以执行指针回滚。
箭头835示出了用户逻辑170将处理后的描述符提供给DMA引擎155，然后引擎155可以使用该描述符来执行对主机105的DMA写入，如箭头840所示。一旦完成，DMA引擎155就可以发出用于执行RX操作的额外信用。箭头845示出了可以从DMA引擎155向主机105发送回写或中断。
在前文中，参考了在本公开内容中呈现的示例。然而，本公开内容的范围不限于具体描述的示例。相反，本文描述的特征和单元的任何组合，无论是否与不同的示例相关，都可以被想到用于实现和实践预期的示例。此外，尽管本文公开的示例可以实现优于其他可能的解决方案或优于现有技术的优点，但通过给定示例是否实现特定的优点并不限制本公开内容的范围。因此，除非在权利要求中明确叙述，否则这里描述的方面、特征、示例和优点仅仅是说明性的，并且不被认为是所附权利要求的要素或限制。同样地，对“本发明”的引用不应被解释为本文公开的任何发明主题的概括，并且除非在权利要求中明确叙述，否则不应认为是所附权利要求的要素或限制。
本文描述的方面可以采取完全硬件示例、完全软件示例(包括固件、驻留软件、微代码等)或者组合软件和硬件方面的示例的形式，这些示例在本文中通常都可以被称为作为“模块”或“系统”。
本发明可以是系统、方法、和/或计算机程序产品。所述计算机程序产品可以包括其上具有计算机可读程序指令的计算机可读存储介质(或介质)，用于使处理器执行本发明的各方面。
计算机可读存储介质可以是有形设备，其可以保留和存储指令以供指令执行装置使用。计算机可读存储介质可以是例如但不限于电子存储装置、磁存储装置、光存储装置、电磁存储装置、半导体存储装置或前述的任何合适组合。计算机可读存储介质的更具体示例的非详尽列表包括以下内容：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字通用光盘(DVD)、记忆棒、软盘、机械编码装置(例如在其上记录有指令的凹槽中的穿孔卡或凸起结构)，以及前述的任何合适的组合。这里使用的计算机可读存储介质不应被解释为暂时性信号本身，例如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，通过光纤电缆的光脉冲)、或通过电线传输的电信号。
本文描述的计算机可读程序指令可以经由网络(例如，因特网、局域网、广域网和/或无线网络)从计算机可读存储介质或外部计算机或外部存储设备下载到相应的计算/处理设备。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口从网络接收计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据或以一种或多种编程语言的任意组合编写的源代码或目标代码，包括诸如Smalltalk，C++等的面向对象的编程语言，以及诸如“C”编程语言或类似编程语言的传统过程编程语言。计算机可读程序指令可以完全在用户的计算机上、部分在用户的计算机上、作为独立的软件包、部分地在用户的计算机上、部分地在远程计算机上或完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络连接到用户的计算机，包括局域网(LAN)或广域网(WAN)，或者可以连接到外部计算机(例如，通过使用互联网的互联网服务提供商)。在一些示例中，包括例如可编程逻辑电路、FPGA、或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以使得电子电路个性化，以便执行本发明的各方面。
这里参照根据本发明的示例的方法、装置(系统)和计算机程序产品的流程图和/或框图来描述本发明的各方面。应当看到，流程图图示和/或框图的每个框图以及流程图图示和/或框图中的框图的组合可以由计算机可读程序指令实现。
这些计算机可读程序指令可以被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，从而使得经由计算机的处理器或其他可编程数据处理装置执行的指令创建用于实现流程图和/或框图块中指定的功能/动作的装置。这些计算机可读程序指令还可以被存储在计算机可读存储介质中，该计算机可读存储介质可以指示计算机、可编程数据处理装置和/或其他设备以特定方式起作用，从而使得存储有指令的计算机可读存储介质包括制品，该制品包括实现在流程图和/或框图块中指定的功能/动作的各方面的指令。
计算机可读程序指令还可以被加载到计算机、其他可编程数据处理装置或其他设备上，以使得在计算机、其他可编程装置或其他设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其他可编程装置、或其他设备上执行的指令实现在流程图和/或框图块中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种示例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。在这方面，流程图或框图中的每个框图可以代表模块、分段或指令的一部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代实施方案中，框图中提到的功能可以不按图中所示的顺序发生。例如，连续示出的两个框图实际上可以基本上同时执行，或者这些框图有时可以以相反的顺序执行，这取决于所涉及的功能。还应指出，框图和/或流程图说明的每个框图以及在框图和/或流程图说明中的框图的组合可以由执行特定功能或动作或实行专用硬件和计算机指令的组合的专用的基于硬件的系统来实现。
虽然前述内容针对特定示例，但是可以在不脱离其基本范围的情况下设计其他和进一步的示例，并且本发明的范围由所附权利要求确定。

Claims (20)

1.一种操作直接存储器存取DMA引擎的方法，其特征在于，所述方法包括：
在所述DMA引擎处从主机接收第一描述符；
在旁路操作模式中，使用DMA接口将所述第一描述符从所述DMA引擎转发到接收逻辑；以及
在所述接收逻辑处确定所述第一描述符是否包括以下之一：对应于第一DMA操作的有效载荷和指向所述有效载荷的存储器指针。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
接收多个可用描述符，用于对所述DMA引擎执行所述第一DMA操作，其中所述DMA引擎使用所述DMA接口将所述可用描述符转发到所述接收逻辑。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
响应于接收到所述多个可用描述符，向所述DMA引擎发出信用，其中，在将所述第一描述符转发到所述接收逻辑之前，所述DMA引擎被配置为使用所述信用中的至少一个来向所述主机发送请求以获取所述第一描述符。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
根据所述接收逻辑的性能参数，确定要发出到所述DMA引擎的所述信用的数量。
5.根据权利要求2所述的方法，其特征在于，所述第一DMA操作包括将被存储在片上系统中的数据写入所述主机，其中所述接收逻辑被配置为响应于接收到所述多个可用描述符而向所述DMA引擎提供预取提示，其中所述预取提示指示在所述可用描述符中的至少一个描述符以从所述DMA队列中预取。
6.根据权利要求2所述的方法，其特征在于，所述方法还包括：
响应于接收到所述可用描述符，提供对应于所述第一DMA操作的有效载荷，其中所述有效载荷是在所述DMA引擎将所述第一描述符发送到所述接收逻辑之前被提供的；和
处理所述第一描述符，而不用在包括从所述DMA引擎接收的多个描述符的缓存中缓冲所述第一描述符。
7.根据权利要求1所述的方法，其特征在于，所述第一描述符包括对应于各个有效载荷的即时数据，其中所述方法包括：
完成所述第一DMA操作，而不用将所述第一描述符转发回所述DMA引擎。
8.根据权利要求1所述的方法，其特征在于，所述第一描述符将对应的指针存储到存储器，其中所述方法包括：
将所述第一描述符从所述接收逻辑转发回所述DMA引擎，其中所述DMA引擎使用所述第一描述符向所述主机发送DMA指令。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
在将所述第一描述符转发回所述DMA引擎之前，对所述第一描述符中的对应指针执行虚拟到物理存储器地址转换。
10.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述DMA引擎处从所述主机接收多个描述符，其中所述多个描述符包括流格式和存储器映射格式，其中具有所述流格式的描述符对应于写入或读取自所述DMA接口的数据，而具有所述存储器映射格式的描述符对应于写入或读取自集成电路中的存储器的数据，所述集成电路包括所述DMA引擎和所述接收逻辑。
11.一种片上系统SOC，其特征在于，所述SOC包括：
包括电路的DMA引擎；
用户逻辑；和
DMA接口，其包括将所述DMA引擎通信地耦接到所述用户逻辑的信号，
其中在旁路操作模式中，所述DMA引擎被配置为使用所述DMA接口将从主机接收的第一描述符转发到所述用户逻辑，以及
其中所述用户逻辑评估所述第一描述符，以确定所述第一描述符是否包括以下之一：对应于第一DMA操作的有效载荷和指向所述有效载荷的存储器指针。
12.根据权利要求11所述的SOC，其特征在于，所述DMA引擎被配置成接收可用描述符以用于执行所述第一DMA操作，以及使用所述DMA接口将所述可用描述符转发到所述用户逻辑。
13.根据权利要求12所述的SOC，其特征在于，所述用户逻辑被配置成响应于接收到所述可用描述符，向所述DMA引擎发出信用，其中，在将所述第一描述符转发到所述用户逻辑之前，所述DMA引擎被配置为使用所述信用中的至少一个来向主机发送请求以获取所述第一描述符。
14.根据权利要求13所述的SOC，其特征在于，所述用户逻辑被配置成根据所述用户逻辑的性能参数，确定发出到所述DMA引擎的所述信用的数量。
15.根据权利要求14所述的SOC，其特征在于，所述用户逻辑被配置成：
响应于接收到所述可用描述符，提供对应于所述第一DMA操作的有效载荷，其中所述有效载荷是在所述DMA引擎将所述第一描述符发送到所述用户逻辑之前被提供的；和
处理所述第一描述符，而不用在包括从所述DMA引擎接收的多个描述符的缓存中缓冲所述第一描述符。
16.根据权利要求11所述的SOC，其特征在于，所述第一描述符存储对应于所述有效载荷的即时数据，其中所述用户逻辑被配置成完成第一DMA操作，而不用将所述第一个描述符转发回所述DMA引擎。
17.根据权利要求11所述的SOC，其特征在于，所述第一描述符将对应指针存储到存储器，其中所述用户逻辑被配置成使用所述DMA接口将所述第一描述符转发回所述DMA引擎，其中所述DMA引擎使用所述第一描述符向主机发送DMA指令。
18.根据权利要求11所述的SOC，其特征在于，所述用户逻辑被配置成在将所述第一描述符转发回所述DMA引擎之前，对所述第一描述符中的对应指针执行虚拟到物理存储器地址转换。
19.根据权利要求11所述的SOC，其特征在于，所述SOC还包括：
硬件卡，其中所述用户逻辑包括被设置在所述硬件卡中的可编程逻辑，以及所述DMA引擎被硬化，从而使得所述电路包括被设置在所述硬件卡中的非可编程逻辑。
20.根据权利要求11所述的SOC，其特征在于，所述DMA引擎被配置成从所述主机接收多个描述符，其中所述多个描述符包括流格式和存储器映射格式，其中具有所述流格式的描述符对应于写入或读取自所述DMA接口的数据，而具有所述存储器映射格式的描述符对应于写入或读取自集成电路中的存储器的数据，所述集成电路包括所述DMA引擎和所述用户逻辑。
CN201910107463.0A 2018-02-08 2019-02-02 可定制的多队列dma接口 Active CN110134623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/892,266 2018-02-08
US15/892,266 US10983920B2 (en) 2018-02-08 2018-02-08 Customizable multi queue DMA interface

Publications (2)

Publication Number Publication Date
CN110134623A true CN110134623A (zh) 2019-08-16
CN110134623B CN110134623B (zh) 2024-07-05

Family

ID=67476831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910107463.0A Active CN110134623B (zh) 2018-02-08 2019-02-02 可定制的多队列dma接口

Country Status (2)

Country Link
US (1) US10983920B2 (zh)
CN (1) CN110134623B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112882966A (zh) * 2020-03-24 2021-06-01 威盛电子股份有限公司 运算装置
CN114401218A (zh) * 2021-12-28 2022-04-26 绿盟科技集团股份有限公司 一种数据报文的旁路转发方法及装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210014177A1 (en) * 2020-09-26 2021-01-14 Intel Corporation Deterministic packet scheduling and dma for time sensitive networking
CN113225307B (zh) * 2021-03-18 2022-06-28 西安电子科技大学 卸载引擎网卡中描述符预读取的优化方法、系统及终端
US11934658B2 (en) 2021-03-25 2024-03-19 Mellanox Technologies, Ltd. Enhanced storage protocol emulation in a peripheral device
CN115328832B (zh) * 2022-10-11 2023-01-17 三未信安科技股份有限公司 一种基于pcie dma的数据调度系统与方法
US12007921B2 (en) * 2022-11-02 2024-06-11 Mellanox Technologies, Ltd. Programmable user-defined peripheral-bus device implementation using data-plane accelerator (DPA)
CN115905039B (zh) * 2022-11-16 2023-07-25 逸超医疗科技(北京)有限公司 一种基于PCIe接口高速获取超声数据的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081852A (en) * 1996-04-26 2000-06-27 Texas Instruments Incorporated Packet data transferring system for autonomously operating a DMA by autonomous boot mode select signal wherein the DMA is enabled to at least one program control list
CN1279785A (zh) * 1997-09-23 2001-01-10 依科技术股份有限公司 采用多端口存储器的智能数据总线接口
CN1794213A (zh) * 2004-12-24 2006-06-28 富士通株式会社 直接存储器存取电路以及使用该电路的盘阵列设备
US7225278B1 (en) * 2004-04-15 2007-05-29 Xilinx, Inc. Method and apparatus for controlling direct access to memory circuitry
CN101221543A (zh) * 2007-01-10 2008-07-16 国际商业机器公司 执行dma块移动的方法、dma设备和数据处理系统
US20090019206A1 (en) * 2007-07-11 2009-01-15 Yehiel Engel Systems and Methods for Efficient Handling of Data Traffic and Processing Within a Processing Device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202106B1 (en) 1998-09-09 2001-03-13 Xilinx, Inc. Method for providing specific knowledge of a structure of parameter blocks to an intelligent direct memory access controller
US6772245B1 (en) * 2000-03-29 2004-08-03 Intel Corporation Method and apparatus for optimizing data transfer rates between a transmitting agent and a receiving agent
US6807587B1 (en) 2000-09-18 2004-10-19 Xilinx Inc. Methods and apparatuses for guaranteed coherency of buffered direct-memory-access data
US7139848B1 (en) 2000-12-08 2006-11-21 Xilinx, Inc. DMA protocol extension for packet-based transfer
US7831801B1 (en) 2006-08-30 2010-11-09 Xilinx, Inc. Direct memory access-based multi-processor array
US7536669B1 (en) 2006-08-30 2009-05-19 Xilinx, Inc. Generic DMA IP core interface for FPGA platform design

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081852A (en) * 1996-04-26 2000-06-27 Texas Instruments Incorporated Packet data transferring system for autonomously operating a DMA by autonomous boot mode select signal wherein the DMA is enabled to at least one program control list
CN1279785A (zh) * 1997-09-23 2001-01-10 依科技术股份有限公司 采用多端口存储器的智能数据总线接口
US7225278B1 (en) * 2004-04-15 2007-05-29 Xilinx, Inc. Method and apparatus for controlling direct access to memory circuitry
CN1794213A (zh) * 2004-12-24 2006-06-28 富士通株式会社 直接存储器存取电路以及使用该电路的盘阵列设备
CN101221543A (zh) * 2007-01-10 2008-07-16 国际商业机器公司 执行dma块移动的方法、dma设备和数据处理系统
US20090019206A1 (en) * 2007-07-11 2009-01-15 Yehiel Engel Systems and Methods for Efficient Handling of Data Traffic and Processing Within a Processing Device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112882966A (zh) * 2020-03-24 2021-06-01 威盛电子股份有限公司 运算装置
CN114401218A (zh) * 2021-12-28 2022-04-26 绿盟科技集团股份有限公司 一种数据报文的旁路转发方法及装置
CN114401218B (zh) * 2021-12-28 2023-07-21 绿盟科技集团股份有限公司 一种数据报文的旁路转发方法及装置

Also Published As

Publication number Publication date
US20190243781A1 (en) 2019-08-08
US10983920B2 (en) 2021-04-20
CN110134623B (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
CN110134623A (zh) 可定制的多队列dma接口
CN103810133B (zh) 用于管理对共享读缓冲器资源的访问的方法和装置
US10175991B2 (en) Methods for the submission of accelerator commands and corresponding command structures to remote hardware accelerator engines over an interconnect link
US20220179560A1 (en) Distributed storage system and data processing method
CN109791508A (zh) 具有多个可重配置区域的可配置逻辑平台
CN103257933B (zh) 无序处理器中的事务存储器执行的方法、设备和系统
US6009478A (en) File array communications interface for communicating between a host computer and an adapter
CN109426633A (zh) 用于管理网络接口控制器的灵活主机接口的技术
CN108696461A (zh) 用于智能网络接口卡的共享存储器
US20180089117A1 (en) Reconfigurable fabric accessing external memory
US7822885B2 (en) Channel-less multithreaded DMA controller
CN107111576A (zh) 发布的中断架构
AU2021269201B2 (en) Utilizing coherently attached interfaces in a network stack framework
CN110168510A (zh) 用于延长私有高速缓存中的高速缓存行的独占持有的设施
CN107003962A (zh) 高速缓存一致代理到一致结构的低开销分层连接
CN107958018A (zh) 缓存中的数据更新方法、装置及计算机可读介质
EP2761479A1 (en) Mechanism for facilitating customization of multipurpose interconnect agents at computing devices
US20220224624A1 (en) Methods, apparatus, and articles of manufacture to improve bandwidth for packet timestamping
CN109144749A (zh) 一种使用处理器实现多处理器间通信的方法
US11347512B1 (en) Substitution through protocol to protocol translation
CN110235105A (zh) 用于在受信任客户端组件中的服务器处理之后的客户端侧节流的系统和方法
Zou et al. DirectNVM: Hardware-accelerated NVMe SSDs for high-performance embedded computing
US20230198740A1 (en) Systems and methods for integrating fully homomorphic encryption (fhe) with a storage device
US20230195320A1 (en) Systems and methods for integrating a compute resource with a storage device
Kalokerinos et al. Prototyping a configurable cache/scratchpad memory with virtualized user-level RDMA capability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant