CN110119370A - 一种基于peci总线的vr芯片控制方法与系统 - Google Patents

一种基于peci总线的vr芯片控制方法与系统 Download PDF

Info

Publication number
CN110119370A
CN110119370A CN201910305080.4A CN201910305080A CN110119370A CN 110119370 A CN110119370 A CN 110119370A CN 201910305080 A CN201910305080 A CN 201910305080A CN 110119370 A CN110119370 A CN 110119370A
Authority
CN
China
Prior art keywords
peci
bmc
order
information
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910305080.4A
Other languages
English (en)
Inventor
赵士亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guo Xinheng Space Science And Technology Ltd
Original Assignee
Shenzhen Guo Xinheng Space Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guo Xinheng Space Science And Technology Ltd filed Critical Shenzhen Guo Xinheng Space Science And Technology Ltd
Priority to CN201910305080.4A priority Critical patent/CN110119370A/zh
Publication of CN110119370A publication Critical patent/CN110119370A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/328—Computer systems status display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本发明提供了一种基于PECI总线的VR芯片控制方法，基于PECI总线，通过BMC发送命令获取VR芯片信息，将固定不变的静态信息显示给用户查阅，实时更新动态信息，如果输出信息超过公差标准范围，则触发报警提示机制，提供设置VID命令接口，进行调试。一种基于PECI总线的VR芯片控制系统。本发明的有益效果是：每一台服务器都能通过BMC管理界面显示VR芯片的静态和动态信息，所有用户都可以查阅，并核实是否超出公差标准，无需示波器和英特尔专业调试工具，可以进行调试，提高开发效率，提高排查解决问题的效率。

Description

一种基于PECI总线的VR芯片控制方法与系统
技术领域
本发明涉及VR芯片控制方法，尤其涉及一种基于PECI总线的VR芯片控制方法与系统。
背景技术
英特尔处理器遵循摩尔定律，更新换代速度非常快，处理器外围的供电电路系统也越来越复杂，外围供电电路的供电芯片，即VR芯片，也要跟随处理器进行更新换代。VR芯片的选择、VR芯片周边电路设计、VR芯片参数配置，对处理器能否稳定工作起到决定性作用。VR芯片供电系统，需要由电源专业技术人员设计，通过示波器等精密仪器的测量，来调整参数配置，将输出参数调试到最佳状态，以确保处理器的稳定工作。
VR芯片供电系统的设计需要拥有专业电源技术的设计人员，对于软件、测试等非电源技术人员，VR芯片如同黑盒子一般，无法得知VR芯片的任何信息。电源技术人员需要调试VR芯片时，即使是很简单的输出参数，也必须借助示波器等精密器才能获取信息。服务器主板开发过程中，VR芯片供电系统开发调试，需要耗费电源技术人员大量的测量调试时间。服务器主板的稳定运行过程中，出现卡死情况，也需要破坏现场，重接连接示波器或者英特尔专业调试工具，重新复现问题，往往会错过解决问题的最佳时机。
发明内容
为了解决现有技术中的问题，本发明提供了一种基于PECI总线的VR芯片控制方法与系统。
本发明提供了一种基于PECI总线的VR芯片控制方法，基于PECI总线，通过BMC发送命令获取VR芯片信息，将固定不变的静态信息显示给用户查阅，实时更新动态信息，如果输出信息超过公差标准范围，则触发报警提示机制，提供设置VID命令接口，进行调试。
作为本发明的进一步改进，所述基于PECI总线的VR芯片控制方法，包括以下步骤：
S1、开始；
S2、BMC初始化；
S3、判断是否开机，如果开机，则进入下一步骤，如果没有开机，则返回步骤S3；
S4、检测PECI状态是否正常，如果正常，则进入下一步骤，如果不正常，则进行PECI报错提示并返回步骤S4；
S5、配置静态信息命令；
S6、发送PECI命令获取静态信息；
S7、显示静态信息；
S8、配置动态信息命令；
S9、发送PECI命令获取动态信息；
S10、刷新显示动态信息；
S11、判断输出信息是否超过公差标准范围，如果超过，则报警示意，如果没有超过，则进入下一步骤；
S12、判断是否所有处理器均完成了上述步骤，如果否则返回步骤S4，如果是，则进入下一步骤；
S13、结束。
作为本发明的进一步改进，定时循环步骤S8至步骤S11。
作为本发明的进一步改进，在步骤S2中，BMC启动运行后，进行设备自检、资源分配的初始化工作；在步骤S3中，通过POWERGOOD信号检查系统是否处于开机状态，如果没有开机，则等待设定时间后，重新检查，循环监控。
作为本发明的进一步改进，如果系统已经处于开机状态，配置第一个处理器Ping()命令的BMC命令数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码，BMC向ME发送包含PECI Ping()命令数据的IPMI命令，ME将Ping()发送给处理器，等待处理器返回数据，再将返回数据传递给BMC，BMC根据返回数据判断处理器PECI从设备是否正常工作，如果不能正常工作，则将当前处理器的PECI报错信息显示在BMC管理界面，然后检测下一个处理器PECI从设备是否正常工作。
作为本发明的进一步改进，在步骤S5中，如果PECI正常工作，开始配置静态信息命令，静态信息指VR芯片厂商标识、产品标识、产品版本、产品日期代码。
作为本发明的进一步改进，在步骤S6中，BMC同时发送多个PECI命令，首先，设置连续命令代码类型，设置第一个命令的数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码，接着设置第二命令的数据，多个命令数据内容差别在于读写数据长度和命令号码，全部静态命令设置完成后，BMC向ME发送包含静态信息命令数据的IPMI命令，等待ME返回处理器返回的数据；在步骤S7中，BMC将静态信息显示在BMC管理界面，在BMC管理界面显示VID命令输入框，当用户需要调试VR芯片时，在VID输入框内输入VID命令，BMC读取命令数据，配置成IPMI命令数据，通过发送给ME，间接发送给处理器，调整VR芯片配置参数。
作为本发明的进一步改进，在步骤S8中，开始配置动态信息命令，动态信息命令指芯片状态信息、输出电流、输出电压、输出功耗、温度信息；在步骤S9中，BMC发送多个动态信息命令，首先，设置连续命令代码类型，设置第一个命令的数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码，接着设置第二命令的数据，多个命令数据内容差别在于读写数据长度和命令号码，全部动态命令设置完成后，BMC向ME发送包含动态信息命令数据的IPMI命令，等待ME返回处理器返回的数据；在步骤S10中，BMC将动态信息显示在BMC管理界面，等待一定间隔时间，BMC再次向ME发送将包含全部动态信息命令数据的IPMI命令，将BMC管理界面的动态信息更新。
作为本发明的进一步改进，在步骤S11中，明确处理器输入信息的公差标准范围，超过范围会造成处理器工作不稳定，甚至损坏处理器，VR芯片的输出数据都是输入给处理器使用的，VR芯片的输出信息禁止超出处理器输入信息的公差标准范围，BMC每次获取到动态命令返回数据后，都要检查数据是否超过处理器规定的公差标准范围，如果有超过公差标准范围，在BMC管理界面显示报警提示信息，同时将超过公差标准的数据信息和报警信息记录到日志当中，提供给用户查阅，如果没有超过公差标准范围，则不做报警处理。
本发明还提供了一种基于PECI总线的VR芯片控制系统，包括BMC芯片、PCH芯片和多个处理器，所述BMC芯片通过Mlink总线与PCH芯片相连接，所述PCH芯片通过PECI总线与各个处理器相连接，PCH芯片内部嵌入式控制器ME使用PECI接口读写处理器内部的PECI从设备，交互信息，BMC芯片通过SMlink总线向ME发送命令，交互信息，间接读写处理器的PECI从设备。
本发明的有益效果是：通过上述方案，基于PECI总线，通过BMC发送命令获取VR芯片信息，将固定不变的静态信息显示给用户查阅，实时更新动态信息，如果输出信息超过公差标准范围，则触发报警提示机制，提供设置VID命令接口，进行调试，每一台服务器都能通过BMC管理界面显示VR芯片的静态和动态信息，所有用户都可以查阅，并核实是否超出公差标准，无需示波器和英特尔专业调试工具，可以进行调试，提高开发效率，提高排查解决问题的效率。
附图说明
图1是本发明一种基于PECI总线的VR芯片控制系统的示意图。
图2是本发明一种基于PECI总线的VR芯片控制方法的流程图。
具体实施方式
下面结合附图说明及具体实施方式对本发明作进一步说明。
名词解释如下：
BMC：基板管理控制器（Baseboard Management Controller）。一般内置在主板上，支持行业标准的 IPMI 规范. BMC提供的功能包括：本地和远程诊断、控制台支持、配置管理、硬件管理和故障排除。
IPMI：（Intelligent Platform Management Interface）智能平台管理接口是一种开放标准的硬件管理接口规格，定义了嵌入式管理子系统进行通信的特定方法。
ME: （Intel Management Engine）英特尔管理引擎。
VID: (Voltage Identification) 由处理器提供的确定传输到处理器输入引脚的参考输出电压的代码。
VR: ( Voltage Regulator) 电压调节器。
PECI：（Platform Environment Control Interface）平台环境式控制接口，由英特尔提出的新一代数字接口，它是存在于处理器与其他芯片或系统稳定性监控设备之间的专用单线型总线。
PCH: (Platform Controller Hub) Intel公司的集成南桥。
如图1所示，一种基于PECI总线的VR芯片控制系统，包括BMC芯片1、PCH芯片2和多个处理器3，所述BMC芯片1通过Mlink总线与PCH芯片2相连接，所述PCH芯片2通过PECI总线与各个处理器3相连接，PCH芯片2内部嵌入式控制器ME使用PECI接口读写处理器3内部的PECI从设备，交互信息，BMC芯片1通过SMlink总线向ME发送命令，交互信息，间接读写处理器3的PECI从设备。
如图2所示，一种基于PECI总线的VR芯片控制方法，基于PECI总线，通过BMC（基板管理控制器）发送命令获取VR（电压调节器）芯片信息，将固定不变的静态信息显示给用户查阅，实时更新动态信息，如果输出信息超过公差标准范围，则触发报警提示机制，提供设置VID命令接口，进行调试，每一台服务器都能通过BMC管理界面显示VR芯片的静态和动态信息，所有用户都可以查阅，并核实是否超出公差标准，无需示波器和英特尔专业调试工具，可以进行调试，提高开发效率，提高排查解决问题的效率。
如图2所示，本发明提供的一种基于PECI总线的VR芯片控制方法，其具体过程如下：
S1、开始；
S2、BMC初始化；
S3、判断是否开机，如果开机，则进入下一步骤，如果没有开机，则返回步骤S3；
S4、检测PECI状态是否正常，如果正常，则进入下一步骤，如果不正常，则进行PECI报错提示并返回步骤S4；
S5、配置静态信息命令；
S6、发送PECI命令获取静态信息；
S7、显示静态信息；
S8、配置动态信息命令；
S9、发送PECI命令获取动态信息；
S10、刷新显示动态信息；
S11、判断输出信息是否超过公差标准范围，如果超过，则报警示意，如果没有超过，则进入下一步骤；
S12、判断是否所有处理器均完成了上述步骤，如果否则返回步骤S4，如果是，则进入下一步骤；
S13、结束。
如图2所示，本发明提供的一种基于PECI总线的VR芯片控制方法，BMC启动运行后，进行设备自检、资源分配等初始化工作， 通过POWERGOOD信号检查是否系统处于开机状态，如果没有开机，等待一定时间后，重新检查，循环监控，如果已经处于开机状态，配置第一个处理器Ping()命令的BMC命令数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码等，BMC向ME发送包含PECI Ping()命令数据的IPMI命令，ME将Ping()发送给处理器，等待处理器返回数据，再将返回数据传递给BMC，BMC根据返回数据判断处理器PECI从设备是否正常工作，如果不能正常工作，则将当前处理器的PECI报错信息显示在BMC管理界面，然后检测下一个处理器PECI是否正常工作。如果PECI正常工作，开始配置静态信息命令，静态信息指VR芯片厂商标识、产品标识、产品版本、产品日期代码等。BMC可以同时发送多个PECI命令，首先，设置连续命令代码类型，设置第一个命令的数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码等，接着设置第二命令的数据，多个命令数据内容差别在于读写数据长度和命令号码，全部静态命令设置完成后，BMC向ME发送包含静态信息命令数据的IPMI命令，等待ME返回处理器返回的数据，BMC将静态信息显示在BMC管理界面。在BMC管理界面显示VID命令输入框，当用户需要调试VR芯片时，可以在VID输入框内输入VID命令，BMC读取命令数据，配置成IPMI命令数据，通过发送给ME，间接发送给处理器，调整VR芯片配置参数。接下来开始配置动态信息命令，动态信息命令指芯片状态信息、输出电流、输出电压、输出功耗、温度信息等。同样，BMC可以发送多个动态信息命令，首先，设置连续命令代码类型，设置第一个命令的数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码等，接着设置第二命令的数据，多个命令数据内容差别在于读写数据长度和命令号码，全部动态命令设置完成后，BMC向ME发送包含动态信息命令数据的IPMI命令，等待ME返回处理器返回的数据，BMC将动态信息显示在BMC管理界面，等待一定间隔时间，BMC再次向ME发送将包含全部动态信息命令数据的IPMI命令，将BMC管理界面的动态信息更新。英特尔处理器规范中，明确了处理器输入信息的公差标准范围，超过范围会造成处理器工作不稳定，甚至损坏处理器。VR芯片的输出数据都是输入给处理器使用的，VR芯片的输出信息禁止超出处理器的公差标准范围。BMC每次获取到动态命令返回数据后，都要检查数据是否超过处理器规定的公差标准范围，如果有超过公差标准范围，要在BMC管理界面显示报警提示信息，同时将超过公差标准的数据信息和报警信息记录到日志当中，提供给用户查阅。如果没有超过公差标准范围，则不做报警处理。第一个处理器读取信息完成，要进行第二个处理信息的读取和信息的显示，不同处理器之间，PECI从设备地址不同，最多支持8个处理器。
本发明提供的一种基于PECI总线的VR芯片控制方法与系统，通过BMC和ME的通信配合，将VR芯片的静态信息和动态信息显示在BMC管理界面，动态信息实时刷新，动态信息超过公差标准，触发报警机制并记录日志，BMC管理界面提供设置VID命令接口，进行VR芯片调试。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于PECI总线的VR芯片控制方法，其特征在于：基于PECI总线，通过BMC发送命令获取VR芯片信息，将固定不变的静态信息显示给用户查阅，实时更新动态信息，如果输出信息超过公差标准范围，则触发报警提示机制，提供设置VID命令接口，进行调试。
2.根据权利要求1所述的基于PECI总线的VR芯片控制方法，其特征在于，包括以下步骤：
S1、开始；
S2、BMC初始化；
S3、判断是否开机，如果开机，则进入下一步骤，如果没有开机，则返回步骤S3；
S4、检测PECI状态是否正常，如果正常，则进入下一步骤，如果不正常，则进行PECI报错提示并返回步骤S4；
S5、配置静态信息命令；
S6、发送PECI命令获取静态信息；
S7、显示静态信息；
S8、配置动态信息命令；
S9、发送PECI命令获取动态信息；
S10、刷新显示动态信息；
S11、判断输出信息是否超过公差标准范围，如果超过，则报警示意，如果没有超过，则进入下一步骤；
S12、判断是否所有处理器均完成了上述步骤，如果否则返回步骤S4，如果是，则进入下一步骤；
S13、结束。
3.根据权利要求2所述的基于PECI总线的VR芯片控制方法，其特征在于：定时循环步骤S8至步骤S11。
4.根据权利要求2所述的基于PECI总线的VR芯片控制方法，其特征在于：在步骤S2中，BMC启动运行后，进行设备自检、资源分配的初始化工作；在步骤S3中，通过POWERGOOD信号检查系统是否处于开机状态，如果没有开机，则等待设定时间后，重新检查，循环监控。
5.根据权利要求4所述的基于PECI总线的VR芯片控制方法，其特征在于：在步骤S4中，如果系统已经处于开机状态，配置第一个处理器Ping()命令的BMC命令数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码，BMC向ME发送包含PECI Ping()命令数据的IPMI命令，ME将Ping()发送给处理器，等待处理器返回数据，再将返回数据传递给BMC，BMC根据返回数据判断处理器PECI从设备是否正常工作，如果不能正常工作，则将当前处理器的PECI报错信息显示在BMC管理界面，然后检测下一个处理器PECI从设备是否正常工作。
6.根据权利要求5所述的基于PECI总线的VR芯片控制方法，其特征在于：在步骤S5中，如果PECI正常工作，开始配置静态信息命令，静态信息指VR芯片厂商标识、产品标识、产品版本、产品日期代码。
7.根据权利要求6所述的基于PECI总线的VR芯片控制方法，其特征在于：在步骤S6中，BMC同时发送多个PECI命令，首先，设置连续命令代码类型，设置第一个命令的数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码，接着设置第二命令的数据，多个命令数据内容差别在于读写数据长度和命令号码，全部静态命令设置完成后，BMC向ME发送包含静态信息命令数据的IPMI命令，等待ME返回处理器返回的数据；在步骤S7中，BMC将静态信息显示在BMC管理界面，在BMC管理界面显示VID命令输入框，当用户需要调试VR芯片时，在VID输入框内输入VID命令，BMC读取命令数据，配置成IPMI命令数据，通过发送给ME，间接发送给处理器，调整VR芯片配置参数。
8.根据权利要求6所述的基于PECI总线的VR芯片控制方法，其特征在于：在步骤S8中，开始配置动态信息命令，动态信息命令指芯片状态信息、输出电流、输出电压、输出功耗、温度信息；在步骤S9中，BMC发送多个动态信息命令，首先，设置连续命令代码类型，设置第一个命令的数据，设置网络功能号和逻辑单元号、设置处理器制造商标识、设置处理器PECI从设备地址、选择PECI通信接口类型、设置读写数据长度、命令号码，接着设置第二命令的数据，多个命令数据内容差别在于读写数据长度和命令号码，全部动态命令设置完成后，BMC向ME发送包含动态信息命令数据的IPMI命令，等待ME返回处理器返回的数据；在步骤S10中，BMC将动态信息显示在BMC管理界面，等待设定间隔时间，BMC再次向ME发送将包含全部动态信息命令数据的IPMI命令，将BMC管理界面的动态信息更新。
9.根据权利要求6所述的基于PECI总线的VR芯片控制方法，其特征在于：在步骤S11中，明确处理器输入信息的公差标准范围，超过公差标准范围会造成处理器工作不稳定，甚至损坏处理器，VR芯片的输出数据都是输入给处理器使用的，VR芯片的输出信息禁止超出处理器输入信息的公差标准范围，BMC每次获取到动态命令返回数据后，都要检查数据是否超过处理器规定的公差标准范围，如果有超过公差标准范围，在BMC管理界面显示报警提示信息，同时将超过公差标准的数据信息和报警信息记录到日志当中，提供给用户查阅，如果没有超过公差标准范围，则不做报警处理。
10.一种基于PECI总线的VR芯片控制系统，其特征在于：包括BMC芯片、PCH芯片和多个处理器，所述BMC芯片通过Mlink总线与PCH芯片相连接，所述PCH芯片通过PECI总线与各个处理器相连接，PCH芯片内部嵌入式控制器ME使用PECI接口读写处理器内部的PECI从设备，交互信息，BMC芯片通过SMlink总线向ME发送命令，交互信息，间接读写处理器的PECI从设备。
CN201910305080.4A 2019-06-20 2019-06-20 一种基于peci总线的vr芯片控制方法与系统 Withdrawn CN110119370A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910305080.4A CN110119370A (zh) 2019-06-20 2019-06-20 一种基于peci总线的vr芯片控制方法与系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910305080.4A CN110119370A (zh) 2019-06-20 2019-06-20 一种基于peci总线的vr芯片控制方法与系统

Publications (1)

Publication Number Publication Date
CN110119370A true CN110119370A (zh) 2019-08-13

Family

ID=67521143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910305080.4A Withdrawn CN110119370A (zh) 2019-06-20 2019-06-20 一种基于peci总线的vr芯片控制方法与系统

Country Status (1)

Country Link
CN (1) CN110119370A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111142643A (zh) * 2019-12-25 2020-05-12 浪潮商用机器有限公司 一种电源芯片供电策略修改方法、装置及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111142643A (zh) * 2019-12-25 2020-05-12 浪潮商用机器有限公司 一种电源芯片供电策略修改方法、装置及系统
CN111142643B (zh) * 2019-12-25 2021-07-16 浪潮商用机器有限公司 一种电源芯片供电策略修改方法、装置及系统

Similar Documents

Publication Publication Date Title
CN106055438B (zh) 一种快速定位主板上内存条异常的方法及系统
CN104991629B (zh) 电源失效侦测系统与其方法
CN108089964A (zh) 一种通过bmc监控服务器cpld状态的装置及方法
CN104320308B (zh) 一种服务器异常检测的方法及装置
CN106561018A (zh) 监测服务器的方法、监测装置及监测系统
CN109508279A (zh) 一种服务器监控装置、方法及其系统
WO2020140428A1 (zh) 一种服务器硬盘背板健康状态监测装置、方法及系统
US20120137027A1 (en) System and method for monitoring input/output port status of peripheral devices
CN108549591A (zh) 一种嵌入式系统的黑匣子装置及其实现方法
CN112286709B (zh) 一种服务器硬件故障的诊断方法、诊断装置及诊断设备
JP2014157505A (ja) コントローラ、情報処理装置およびプログラム
CN108287780A (zh) 一种监控服务器cpld状态的装置及方法
CN105183575A (zh) 处理器故障的诊断方法、装置及系统
CN208140901U (zh) 一种服务器电源实时监控装置
CN112527605A (zh) 一种基于ipmi的服务器管理方法及装置
CN111625386A (zh) 一种针对系统设备上电超时的监控方法和装置
CN110119370A (zh) 一种基于peci总线的vr芯片控制方法与系统
CN110377136A (zh) 一种psu原始值日志记录方法及装置
EP3306422B1 (en) Arithmetic device and control apparatus
CN110245048A (zh) 一种机箱智能管理系统和管理方法
CN104424086B (zh) 电脑检错模块和方法
CN117149491A (zh) 一种电源监测方法、系统、装置及存储介质
CN108399116A (zh) 一种服务器上电状态监测系统及方法
CN102541705B (zh) 计算机的测试方法和工装板
CN105975382A (zh) 一种硬件配置变动的报警方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190813

WW01 Invention patent application withdrawn after publication