CN110119361A - 存储器控制器及其操作方法 - Google Patents

存储器控制器及其操作方法 Download PDF

Info

Publication number
CN110119361A
CN110119361A CN201811207984.5A CN201811207984A CN110119361A CN 110119361 A CN110119361 A CN 110119361A CN 201811207984 A CN201811207984 A CN 201811207984A CN 110119361 A CN110119361 A CN 110119361A
Authority
CN
China
Prior art keywords
key
mapping table
hash
area
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811207984.5A
Other languages
English (en)
Other versions
CN110119361B (zh
Inventor
梁承俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110119361A publication Critical patent/CN110119361A/zh
Application granted granted Critical
Publication of CN110119361B publication Critical patent/CN110119361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G06F16/2228—Indexing structures
    • G06F16/2255—Hash tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

一种存储器控制器，包括：存储器，被配置为存储第一映射表和第二映射表；以及散列模块，被配置为从主机接收包括第一键的命令，并且通过使用第一映射表和第二映射表检索与第一键相对应的第一物理地址，其中，第一映射表被配置为存储关于与第一键的部分区域相对应的第一区域的第一区域信息，第一区域包括至少一个分段，并且第二映射表配置为存储多个分段，其中，每个分段包括多个散列条目，所述多个分段被群组化到多个区域中，所述多个散列条目中的每一个存储与键相对应的标签和与键相对应的物理地址。

Description

存储器控制器及其操作方法
相关申请的交叉引用
本申请要求于2018年2月6日在韩国知识产权局递交的韩国专利申请No.10-2018-0014715的优先权，其全部公开内容通过引用合并于此。
技术领域
本发明构思涉及一种存储设备，更具体地，涉及一种存储器控制器及其操作方法。
背景技术
存储设备可以包括基于对象的存储和基于块的存储，这取决于它们如何管理数据。基于对象的存储可以是被配置为以对象格式存储和管理数据的存储结构。对象可以是具有任意大小的数据，例如，多媒体数据(例如，运动图像)或者文件。基于对象的存储可用于管理对象。基于对象的存储的示例可以是键-值存储设备。
发明内容
根据本发明构思的示例性实施例，提供了一种存储器控制器，包括：存储器，被配置为存储第一映射表和第二映射表；以及散列模块，被配置为从主机接收包括第一键的命令，并且通过使用第一映射表和第二映射表检索与第一键相对应的第一物理地址，其中，第一映射表被配置为存储关于与第一键的部分区域相对应的第一区域的第一区域信息，第一区域包括至少一个分段，并且第二映射表配置为存储多个分段，其中，每个分段包括多个散列条目，所述多个分段被群组化到多个区域中，所述多个散列条目中的每一个存储与键相对应的标签和与键相对应的物理地址。
根据本发明构思的示例性实施例，提供了一种存储器控制器，包括：存储器，被配置为存储第一映射表和第二映射表；以及散列模块，被配置为从主机接收包括第一键的命令，并且通过使用第一映射表和第二映射表检索与第一键相对应的第一物理地址，其中，第一映射表被配置为存储关于与第一键的前缀相对应的第一区域的第一区域信息，第一区域具有可变大小，第二映射表被配置为存储与第一区域相对应的至少一个分段，所述至少一个分段包括多个散列条目，并且第二映射表中的第一区域的大小基于在主机和存储器控制器之间发送和接收的键的前缀而变化。
根据本发明构思的示例性实施例，提供了一种控制器，被配置为：从主机接收包括键的命令；基于所述键，从第一映射表检索关于与所述键的部分区域相对应的第一区域的区域信息；基于所述键和所述区域信息，从第二映射表的第一区域检索第一分段；基于所述键，从所述第二映射表的所述第一分段检索第一散列条目；以及基于所述第一散列条目中包括的第一物理地址，控制对非易失性存储器的写操作或者读操作。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将被更清楚地理解，其中：
图1是根据本发明构思的示例性实施例的存储系统的框图；
图2示出了根据本发明构思的示例性实施例的键；
图3A示出了根据本发明构思的示例性实施例的第一映射表；
图3B示出了根据本发明构思的示例性实施例的第二映射表；
图4示出了根据本发明构思的示例性实施例的第二映射表和非易失性存储器的存储器单元阵列；
图5示出了根据本发明构思的示例性实施例的第一映射表和第二映射表；
图6示出了根据本发明构思的示例性实施例的从图5的第一映射表和第二映射表中检索物理地址的操作；
图7示出了根据本发明构思的示例性实施例的图1的控制器；
图8是根据本发明构思的示例性实施例的操作存储器控制器的方法的流程图；
图9是根据本发明构思的示例性实施例的在主机、控制器和非易失性存储器之间的读操作的流程图；
图10示出了根据本发明构思的示例性实施例的图9的读操作；
图11是根据本发明构思的示例性实施例的在主机、控制器和非易失性存储器之间的读操作的流程图；
图12示出了根据本发明构思的示例性实施例的图11的读操作；
图13是根据本发明构思的示例性实施例的在主机、控制器和非易失性存储器之间的写操作的流程图；
图14示出了根据本发明构思的示例性实施例的图13的写操作；
图15是根据本发明构思的示例性实施例的存储系统的修改例的框图；
图16A、图16B和图16C示出了根据本发明构思的示例性实施例的对区域的重新散列操作；
图17是根据本发明构思的示例性实施例的存储系统的修改例的框图；
图18示出了根据本发明构思的示例性实施例的网络系统；
图19示出了根据本发明构思的示例性实施例的网络；以及
图20示出了根据本发明构思的示例性实施例的电子设备。
具体实施方式
图1是根据本发明构思的示例性实施例的存储系统10的框图。
参考图1，存储系统10可以包括存储设备100和主机200，并且存储设备100可以包括存储器控制器110和非易失性存储器(NVM)120。主机200可以通过各种接口与存储设备100进行通信。例如，主机200可以是应用处理器(AP)或者片上系统(SoC)。
在本发明构思的示例性实施例中，存储设备100可以是键-值存储设备或者键-值存储器，例如，键-值固态驱动器(SSD)。键-值存储设备可以是被配置为使用键-值对来快速处理数据的设备。“键-值对”可以是键K和值的对，键K可以是唯一的，并且值可以是与键K相对应的数据。“键-值对”可以是“元组”或者“键-值元组”。在键-值对中，键K可以由任意字符串(例如文件名、统一资源标识符(URI)或者散列)来表示，并且值可以是任意类型的数据(例如图像或者用户偏好文件或者文档)。键K和值中的每一个的大小可以变化。例如，值的大小可以根据值中包括的数据而变化。
在下文中，将主要描述存储设备100是键-值存储设备的本发明构思的示例性实施例。换言之，本文中描述的存储设备100可以基本上与键-值存储设备或者键-值存储器同义。然而，存储设备100不限于此，并且可以用在被配置为通过对象单元管理数据的任意对象高速缓存系统或者对象存储系统中。因此，存储设备100可以以除键-值对之外的任意方式通过对象单元管理数据。
在本发明构思的示例性实施例中，主机200可以向存储设备100发送包括键K和值的命令CMD(例如，写命令或者放入命令)，并且存储设备100可以响应于命令CMD将值写入NVM 120。在本发明构思的示例性实施例中，主机200可以向存储设备100发送包括键K的命令CMD(例如，读命令或者获取命令)，并且存储设备100可以响应于命令CMD从NVM 120中读取与键K相对应的值。主机200可以不将键K转换为具有固定大小的逻辑块地址(LBA)单元。相反，主机200可以产生包括具有可变大小的键K在内的命令CMD，并向存储设备100发送所产生的命令CMD。
在本发明构思的示例性实施例中，主机200可以向存储设备100发送与预定范围的键相对应的命令CMD。该命令CMD可以是迭代命令或者范围查询。例如，主机200可以向存储设备100发送与包括相同前缀的预定范围的键相对应的迭代命令，并且存储设备100可以响应于迭代命令从NVM 120中读取与预定范围的键相对应的值。
图2示出了根据本发明构思的示例性实施例的键K。
参考图2，键K可以包括前缀PFX和后缀SFX。前缀PFX可以具有固定大小，并且后缀SFX可以具有可变大小。例如，当键K是16字节时，前缀PFX可以是2字节，并且后缀SFX可以是14字节。在本发明构思的示例性实施例中，第一键和第二键的前缀可以相同，而第一键和第二键的后缀可以不同。例如，第一键的前缀可以是“apple”，并且第一键的后缀可以是“juice”。第二键的前缀可以是“apple”，并且第二键的后缀可以是“pie”。
在本发明构思的示例性实施例中，迭代命令可以是与包括相同前缀的多个键相对应的获取命令。例如，主机200可以发送与第一键至第N键(每个键具有前缀“apple”)相对应的获取命令。当存储设备100仅存储被配置为存储与键相对应的物理地址的散列表时，存储设备100可以从散列表中检索分别与第一键至第N键相对应的第一物理地址至第N物理地址。例如，存储设备100可以参考散列表中包括的所有散列条目，获得与第一键至第N键中的每一个相对应的有效物理地址，读取存储在获得的物理地址中的完整键，并且检查完整键是否落在迭代命令中包括的键的范围内。因此，在迭代命令的情况下，与正常命令相比，检索散列表所花费的时间可以增加N倍。
参考图1和图2，存储器控制器110可以包括第一映射表MT1和第二映射表MT2、以及散列模块HS。在下文中，为了简洁，把存储器控制器110称为控制器。例如，第一映射表MT1和第二映射表MT2可以被加载到控制器110中包括的存储器(例如，图7中的存储器112)中。图1示出了第一映射表MT1和第二映射表MT2被包括在控制器110中的情况，但是本发明构思不限于此。在本发明构思的示例性实施例中，第一映射表MT1和第二映射表MT2可以被加载到位于包括控制器110的控制器芯片外部的存储器芯片(例如，动态随机存取存储器(DRAM)芯片)中。第一映射表MT1可以存储关于分配给每个前缀PFX的区域的区域信息，第二映射表MT2可以存储与每个区域相对应的至少一个分段，并且每个分段可以包括多个散列条目。将参考图3A和图3B更详细地描述第一映射表MT1和第二映射表MT2。
散列模块HS可以基于键K执行散列操作，并且产生与键K相对应的散列索引。在本发明构思的示例性实施例中，散列模块HS可以对键K的后缀SFX和键K的区域信息执行第一散列操作以检索分段。此外，散列模块HS可以对键K的后缀SFX执行第二散列操作以检索散列条目。例如，第一散列操作可以是一致性散列操作。例如，第二散列操作可以是跳房子(hopscotch)散列操作。
NVM 120可以包括存储器单元阵列MCA，该阵列MCA可以包括存储器块BLK1至BLKz。存储器块BLK1可以包括多个页PG1至PGk。这里，z和k中的每一个可以是正整数，并且可以根据本发明构思的示例性实施例进行各种改变。例如，存储器块BLK可以是擦除操作的单元，而页PG可以是写操作和读操作的单元。在本发明构思的示例性实施例中，存储器单元阵列MCA可以包括多个平面、多个晶圆或者多个芯片。在本发明构思的示例性实施例中，NVM 120可以包括闪存设备，例如，NAND闪存设备。然而，本发明构思不限于此，并且NVM 120可以包括电阻存储器件，诸如电阻RAM(ReRAM)、相变RAM(PRAM)和磁RAM(MRAM)。
存储系统10例如可以是例如个人计算机(PC)、数据服务器、联网存储器、物联网(IoT)设备或者便携式电子设备。便携式电子设备可以是膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码录像机、音频设备、便携式多媒体播放器(PMP)、个人导航设备(PND)、MPEG-1音频层3(MP3)播放器、手持式游戏机，电子书(e-book)或者可穿戴设备。
在本发明构思的示例性实施例中，存储设备100可以是嵌入在电子设备中的内部存储器。例如，存储设备100可以是固态驱动器(SSD)、嵌入式通用闪存(UFS)存储器件或者嵌入式多媒体卡(eMMC)。在本发明构思的示例性实施例中，存储设备100可以是可拆卸地附接到电子设备的外部存储器。例如，存储设备100可以是UFS存储卡、紧凑型闪存(CF)卡、安全数字(SD)卡、微型安全数字(微型SD)卡、迷你型SD卡、极速数字(XD)卡或者记忆棒。
图3A示出了根据本发明构思的示例性实施例的第一映射表MT1。
参考图3A，第一映射表MT1可以存储关于分别与多个前缀相对应的多个区域的区域信息。因此，可以将具有不同前缀的键分配给不同的区域。例如，可以将第一前缀PFX1分配给第一区域RG1，可以将第二前缀PFX2分配给第二区域RG2，并且可以将第三前缀PFX3分配给第三区域RG3。例如，第一前缀PFX1可以是“apple”，第二前缀PFX2可以是“peach”，并且第三前缀PFX3可以是“grape”。
图3B示出了根据本发明构思的示例性实施例的第二映射表MT2。
参考图3B，第二映射表MT2可以包括多个分段，并且该多个分段可以被群组化到多个区域中。例如，分段SG1a、SG1b和SG1c可以被群组化到第一区域RG1中，分段SG2a和SG2b可以被群组化到第二区域RG2中，并且分段SG3a、SG3b和SG3c可以被群组化到第三区域RG3中。此外，每个分段可以包括多个散列条目HE1、HE2和HE3。在本发明构思的示例性实施例中，散列条目HE1至HE3中的每一个可以存储与键的一部分相对应的标签以及与该标签相对应的物理地址PPN。例如，第一散列条目HE1可以存储第一标签TGa和第一物理地址PPNa，第二散列条目HE2可以存储第二标签TGb和第二物理地址PPNb，并且第三散列条目HE3可以存储第三标签TGc和第三物理地址PPNc。
图4示出了根据本发明构思的示例性实施例的第二映射表MT2和NVM的存储器单元阵列MCA。
参考图4，存储器单元阵列MCA可以包括第一物理地址PPNa、第二物理地址PPNb和第三物理地址PPNc。第一物理地址PPNa可以存储第一键K1和第一值V1，第二物理地址PPNb可以存储第二键K2和第二值V2，并且第三物理地址PPNc可以存储第三键K3和第三值V3。在这种情况下，存储在存储器单元阵列MCA中的第一至第三键K1、K2和K3中的每一个可以对应于完整键。此外，存储在第二映射表MT2中的第一标签TGa、第二标签TGb和第三标签TGc可以分别对应于第一至第三键K1、K2和K3的一部分。
参考图1至图4，当存储设备100接收到针对具有第一前缀PFX1的多个键的迭代命令时，存储设备100可以不检索第二映射表MT2的整个范围(例如，第二映射表MT2中包括的所有散列条目)。相反，存储设备100从包括在第二映射表MT2的部分范围(例如，第一区域RG1)中的分段SG1a至SG1c中检索分别与多个键相对应的散列条目。例如，当存储设备100接收到与第一键至第N键相对应的迭代命令并且第一键至第N键包括第一前缀PFX1时，存储设备100可以仅检索第一区域RG1中包括的散列条目，并且检查存储在检索到的散列条目中的键是否对应于第一键至第N键。因此，存储设备100可以使用基于散列的映射来有效且高效地处理迭代命令。
图5示出了根据本发明构思的示例性实施例的第一映射表MT1a和第二映射表MT2a。
参考图1和图5，第一映射表MT1a可以存储与M个前缀相对应的M条区域信息，并且M可以是整数。因此，第一映射表MT1a可以是前缀-2-区域(prefix2region)表。在本发明构思的示例性实施例中，区域信息可以包括指示每个区域的头位置(例如，头索引)的头HD和指示每个区域的大小的长度。这里，头HD可以是与每个区域中包括的头分段相对应的索引。
在本发明构思的示例性实施例中，可以改变与前缀相对应的区域的大小。例如，在运行时，当在主机200和存储设备100之间发送和接收的键的包括第一前缀PFX1的键所占的百分比增加时，与第一前缀PFX1相对应的第一区域RG1的大小可以增加。因此，在本发明构思的示例性实施例中，第一区域RG1的长度可以包括指示每个区域的旧大小的第一长度Lold和指示每个区域的经改变的大小的第二长度Lnew。
例如，根据与第一前缀PFX1相对应的第一区域信息RI1，第一区域RG1的头HD可以是“120”，第一区域RG1的第一长度Lold可以是“3”，并且第一区域RG1的第二长度Lnew可以是“4”。当在主机200和存储设备100之间发送和接收的、且包括第一前缀PFX1的键的百分比增加时，第一区域RG1的大小可以增加，并且因此，第二长度Lnew可以大于第一长度Lold。
例如，根据与第二前缀PFX2相对应的第二区域信息RI2，第二区域RG2的头HD可以是“200”，第二区域RG2的第一长度Lold可以是8，并且第二区域RG2的第二长度Lnew也可以是8。当在主机200和存储设备100之间发送和接收的、且包括第二前缀PFX2的键的百分比恒定或者在临界范围内改变时，第二区域RG2的大小可以不改变，并且因此，第一长度Lold可以等于第二长度Lnew。
然而，本发明构思不限于此。例如，区域信息可以包括每个区域的头分段segmenthead和每个区域的尾分段segmenttail。例如，区域信息可以表示为等式(1)：
prefix2region[prefix]＝(segmenthead，segmenttail)(1)。
此外，第二映射表MT2a可以存储多个分段SG，每个分段可以包括多个散列条目，并且每个散列条目可以存储与键相对应的物理地址。因此，第二映射表MT2a可以是键-2-PPN(K2P)映射表。第一区域RG1的头索引可以是“120”，第一区域RG1的尾索引可以是“123”，并且第一区域RG1可以包括四个分段。第二区域RG2的头索引可以是“200”，第二区域RG2的尾索引可以是“207”，并且第二区域RG2可以包括八个分段。
每个分段SG可以包括L个散列条目，其中L可以是整数。例如，L可以是256。散列条目中的每一个可以包括与键的一部分相对应的标签TAG和用于将与键相对应的值存储在NVM 120中的物理地址PPN。例如，当使用跳房子散列操作时，散列条目中的每一个还可以包括位图H。这里，位图H可以指示与散列索引相对应的至少一个散列条目的存储位置。例如，当确定冲突限制为4时，位图H可以是4位。例如，可以将存储与散列索引相对应的散列条目的位置设置为“1”，而可以将不存储与散列索引相对应的散列条目的位置设置为“0”。
如上所述，根据本实施例，当存储设备100接收到针对包括第二前缀PFX2的键的迭代命令时，存储设备100可以检索第二区域RG2中包括的分段中所包括的散列条目，并且获得与键相对应的物理地址。例如，当L是256时，存储设备100可以检索2048(＝8×256)个散列条目并获得物理地址。然而，与本实施例不同，当不包括第一映射表MT1a时，可以不定义与第二前缀PFX2相对应的区域。因此，由于存储设备100需要检索第二映射表MT2a中包括的所有散列条目，因此检索过程中涉及的操作量可能非常大，并且检索时间可能非常长。
例如，根据本实施例，第二映射表MT2a中要扫描的区域可以与预定义前缀的数量成反比地减小。例如，当预定义前缀的数量是M时，第二映射表MT2a中要扫描的区域可以减少到1/M。此外，当执行写操作时，由于关于相应键的映射信息被存储在分配给第二映射表MT2a中的相应键的前缀的区域中，所以由第二映射表MT2a的相同区域中包括的散列条目指示的所有完整键可以具有相同的前缀。因此，读取第二映射表MT2a的相同区域中包括的所有键-值对所需的操作量可以等于处理迭代命令所需的操作的最小值。
图6示出了根据本发明构思的示例性实施例的从图5的第一映射表MT1a和第二映射表MT2a中检索物理地址的操作。
参考图1和图6，控制器110可以基于例如从主机200提供的命令CMD中包括的键K的前缀PFX1，从第一映射表MT1a中检索与前缀PFX1相对应的第一区域信息RI1。例如，与键K的前缀PFX1相对应的区域可以是第一区域RG1。控制器110的散列模块HS可以对键K的后缀和区域信息执行第一散列操作HASHING1，并且从第二映射表MT2a的第一区域RG1检索分段。例如，检索到的分段的索引可以是“123”。
随后，散列模块HS可以对键K的后缀执行第二散列操作HASHING2，并且从检索到的分段中包括的多个散列条目中检索散列条目。例如，检索到的散列条目中包括的物理地址可以是PPNa。如上所述，根据本发明构思的示例性实施例，散列模块HS可以顺序地执行第一散列操作HASHING1和第二散列操作HASHING2以获得物理地址。
图7示出了根据本发明构思的示例性实施例的图1的控制器110。
参考图1和图7，控制器110可以包括通过总线115彼此通信的处理器111、存储器112、主机接口113和NVM接口114。处理器111可以包括中央处理单元(CPU)或者微处理器(MP)，并且控制控制器110的整体操作。根据本发明构思的示例性实施例，处理器111可以是多核处理器。例如，处理器111可以是双核处理器或者四核处理器。
存储器112可以通过处理器111的控制进行操作，并且可以用作操作存储器、缓冲存储器或者高速缓冲存储器。例如，存储器112可以是易失性存储器(例如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM))，或者可以是NVM(例如PRAM或闪存)。在本发明构思的示例性实施例中，第一映射表MT1和第二映射表MT2、以及散列模块HS可以加载到存储器112中。散列模块HS可以是固件或者软件并且可以加载到存储器112中。在本发明构思的示例性实施例中，散列模块HS可以是闪存转换层(FTL)。然而，本发明构思不限于此，并且散列模块HS可以是硬件。
主机接口113可以提供主机200和控制器110之间的接口。主机接口113可以提供根据以下项的接口：通用串行总线(USB)、多媒体卡(MMC)、外围组件互连-高速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、增强型小型设备接口(ESDI)和智能驱动电子设备(IDE)。
NVM接口114可以提供控制器110和NVM 120之间的接口。例如，可以通过NVM接口114在控制器110和NVM 120之间发送和接收第一映射表MT1和第二映射表MT2、键和值。在本发明构思的示例性实施例中，NVM接口114的数量可以对应于存储设备100中包括的NVM芯片的数量或者控制器110和NVM 120之间的通道的数量。
图8是根据本发明构思的示例性实施例的操作存储器控制器的方法的流程图。
参考图8，根据本发明构思的示例性实施例的操作存储器控制器的方法可以包括例如由图1的控制器110以时间顺序执行的操作。因此，以上参考图1至图7给出的描述可以应用于本实施例，并且将省略重复的描述。
在操作S100中，控制器110可以接收包括键K的命令CMD。在本发明构思的示例性实施例中，命令CMD可以是包括键K和值的放入命令。在本发明构思的示例性实施例中，命令CMD可以是包括键K的获取命令。在本发明构思的示例性实施例中，命令CMD可以是包括键K的擦除命令。在本发明构思的示例性实施例中，命令CMD可以是基于前缀的迭代命令。例如，控制器110的主机接口113可以包括命令解码器，其可以对命令CMD进行解码并且区分从主机200接收到的命令CMD的类型。
在操作S120中，控制器110可以从第一映射表MT1检索关于第一区域RG1的区域信息。例如，控制器110可以从存储在第一映射表MT1中的区域信息中检索关于与键K中包括的前缀相对应的第一区域RG1的区域信息。例如，控制器110的处理器111可以访问存储器112并从第一映射表MT1中检索关于第一区域RG1的区域信息。例如，区域信息可以包括指示第一区域RG1的头索引的头HD和指示第一区域RG1的经改变的大小的第二长度Lnew。在本发明构思的示例性实施例中，当命令CMD是迭代命令时，与包括相同前缀的键相对应的区域信息可以是相同的。
在操作S140中，控制器110可以从包括在第二映射表MT2的第一区域中的分段中检索第一分段。例如，散列模块HS可以对键K中包括的后缀和区域信息中包括的第二长度Lnew执行第一散列操作HASHING1，并且检索第一分段。例如，第一分段的索引可以是“123”。在本发明构思的示例性实施例中，当命令CMD是迭代命令时，与分别包括不同后缀的键相对应的分段可以分别不同。
在操作S160中，控制器110可以从包括在第二映射表MT2的第一分段中的散列条目中检索第一散列条目。例如，散列模块HS可以对键K中包括的后缀执行第二散列操作HASHING2，并且检索第一散列条目。例如，第一散列条目可以存储与键K的一部分相对应的标签和与键K相对应的第一物理地址。在本发明构思的示例性实施例中，当命令CMD是迭代命令时，与分别包括不同后缀的键相对应的散列条目可以分别不同。因此，与键相对应的物理地址可以彼此不同。
在操作S180中，控制器110可以基于第一物理地址控制对NVM 120的写操作或读操作。在本发明构思的示例性实施例中，当命令CMD是放入命令时，控制器110可以控制将键K以及与键K相对应的值写入NVM 120的第一物理地址的操作。在本发明构思的示例性实施例中，当命令CMD是获取命令时，控制器110可以控制从NVM 120的第一物理地址读取与键K相对应的值的读操作。在本发明构思的示例性实施例中，当命令CMD是迭代命令时，控制器110可以控制从NVM 120的不同物理地址读取与键相对应的值的操作。
图9是根据本发明构思的示例性实施例的主机200、控制器110和NVM 120之间的读操作的流程图。图10示出了根据本发明构思的示例性实施例的图9的读操作。
根据本实施例的读取操作可以与图8的方法相对应，并且现在将参考图1、图9和图10进行描述。第一映射表MT1a和第二映射表MT2a可以被加载到DRAM中。例如，键可以是16字节，前缀可以是2字节，并且后缀可以是14字节。
在操作S200中，主机200可以向控制器110发送命令CMD。例如，命令CMD可以是迭代命令。在下文中，将主要描述命令CMD是迭代命令的实施例。迭代命令中包括的所有键可以具有相同的前缀。在操作S210中，控制器110可以基于键的前缀从第一映射表MT1a获得区域信息。例如，控制器110可以使用键的前缀prefix2B从第一映射表MT1a检索与键对应的区域，并获得与检索到的区域相对应的区域信息(例如，头HD以及第一长度Lold和第二长度Lnew)。操作S210由图10中的①“使用prefix2B获取HD、Lnew、Lold”示出。
在操作S220中，控制器110可以基于键的后缀从第二映射表MT2a的区域获得分段。例如，控制器110可以对键的后缀suffix14B和第二长度Lnew执行执行第一散列操作，例如跳变一致性散列操作jumpCH(suffix14B，Lnew)，并且获得第二映射表MT2a的新分段SGnew。下面将参考图16A至图16C描述跳变一致性散列操作jumpCH(suffix14B，Lnew)。在本发明构思的示例性实施例中，当命令CMD是正常命令时，控制器110可以基于键的后缀suffix14B和第二长度Lnew从第二映射表MT2a的一个区域获得一个分段。操作S220由图10中的②“通过jumpCH(suffix14B，Lnew)获取SGnew”示出。
在操作S230中，控制器110可以基于键的后缀从第二映射表MT2a的分段获得散列条目。在这种情况下，散列条目可以各自包括物理地址。例如，控制器110可以对键的后缀suffix14B执行执行第二散列操作，例如跳房子散列操作hopscotch(suffix14B)，检索新散列条目HEnew，并且从新散列条目HEnew获得新的物理地址HEnew_PPN。在本发明构思的示例性实施例中，当命令CMD是正常命令时，控制器110可以基于键的后缀suffix14B从第二映射表MT2a的一个分段获得一个散列条目。操作S230由图10中的③“通过hopscotch(suffix14B)获取HEnew_PPN”示出。
在操作S240中，控制器110可以基于物理地址发出读命令。例如，控制器110可以确定新物理地址HEnew_PPN是否有效。如果新物理地址址HEnew_PPN有效，则控制器110可以使用该有效物理地址发出读命令以从NVM 120读取值。如果新物理地址址HEnew_PPN无效，则可以执行参考图11和图12描述的根据本发明构思的示例性实施例的操作。操作S240由图10中的④“使用有效PPN读取值”表示。
在操作S250中，控制器110可以向NVM 120发送读命令。在这种情况下，读命令可以包括新物理地址HEnew_PPN。在操作S260中，NVM 120可以对存储器单元阵列MCA执行读操作并读取值。在操作S270中，NVM 120可以向控制器110发送读取的值。在操作S280中，控制器110可以向主机200发送读取的值。
图11是根据本发明构思的示例性实施例的主机200、控制器110和NVM 120之间的读操作的流程图。图12示出了根据本发明构思的示例性实施例的图11的读操作。
根据本实施例的读取操作可以与图8的方法相对应，并且现在将参考图1、图11和图12进行描述。例如，可以在图9的操作S230或者图10的操作③之后执行根据本实施例的读操作。因此，参考图9和图10给出的上述描述可以应用于本实施例。
在第一映射表MT1a中，当与键的前缀prefix2B相对应的区域是第一区域RG1时，可以获得关于第一区域RG1的区域信息。在这种情况下，第一区域RG1的大小可以从3增加到4，并且与第一区域RG1相对应的区域信息可以包括第一区域RG1的头HD、第一长度Lold和第二长度Lnew。随后，可以对键的后缀suffix14B和第二长度Lnew执行第一散列操作以获得新分段SGnew。例如，作为第一散列操作的结果，新分段SGnew的索引可以是“123”。当刚刚添加新分段SGnew时，新分段SGnew的所有散列条目可以是无效的(例如，参见图12中的③)。换言之，存储在散列条目中的所有物理地址可以是无效地址。当新分段SGnew的所有散列条目都无效时，以下操作S300至S395可以对应于主机200、控制器110和NVM 120之间的读操作。换言之，当在图9的操作S240中确定新物理地址HEnew_PPN无效时，可以执行操作S300至S395。
在操作S300中，控制器110可以确定新分段SGnew中包括的散列条目是否有效。如果确定散列条目无效，则可以执行操作S310。否则，如果确定散列条目有效，则可以执行操作S360。操作S360至S395可以对应于操作S240至S280。在操作S310中，控制器110可以基于键的后缀从第二映射表MT2a获得旧分段。例如，控制器110可以执行对键的后缀suffix14B和第一长度Lold执行第一散列操作，例如跳变一致性散列操作jumpCH(suffix14B，Lold)，并且获得第二映射表MT2a的旧分段SGold。操作S310由图12中的④“通过jumpCH(suffix14B，Lold)检查SGold”示出。旧分段SGold的索引可以是“121”。
在操作S320中，控制器110可以基于键的后缀从第二映射表MT2a的旧分段SGold获得旧散列条目HEold。例如，控制器110可以执行对键的后缀suffix14B执行第二散列操作，例如跳房子散列操作hopscotch(suffix14B)，从旧分段SGold检索旧散列条目HEold，并且从旧散列条目HEold获得旧物理地址HEold_PPN。
在操作S330中，控制器110可以确定旧散列条目HEold的物理地址HEold_PPN是否有效。如果确定旧散列条目HEold的物理地址HEold_PPN有效，则可以执行操作S340。否则，如果确定旧散列条目HEold的物理地址HEold_PPN无效，则在操作S335，控制器110可以向主机200发送错误响应。
在操作S340中，控制器110可以将旧散列条目HEold复制到新散列条目HEnew。在操作S350中，控制器110可以删除旧散列条目HEold。操作S340和S350由图12中的⑤“如果HEold_PPN有效，则将HEold复制到HEnew，然后删除HEold”示出。在操作360中，控制器110可以发出读命令。在本发明构思的示例性实施例中，可以在操作S360之后或者在操作S390之后执行操作S350。
在操作S370中，控制器110可以向NVM 120发送读命令。在操作S380中，NVM 120可以执行读操作并且读取值。操作S380由图12中的⑥“使用有效PPN读取值”示出。在操作S390中，NVM 120可以向控制器110发送读取的值。在操作S395中，控制器110可以向主机200发送该值。
图13是根据本发明构思的示例性实施例的主机200、控制器110和NVM 120之间的写操作的方法的流程图。图14示出了根据本发明构思的示例性实施例的图13的写操作。根据本实施例的写操作可以与图8的方法相对应，并且现在将参考图1、图13和图14进行描述。
在操作S400中，主机200可以向控制器110发送包括键和值的命令(例如，放入命令)。在操作S410中，控制器110可以基于键的前缀从第一映射表MT1a获得区域信息。例如，当与键的前缀prefix2B相对应的区域是第一映射表MT1a中的第二区域RG2时，控制器110可以获得第二区域RG2的第二区域信息R12。在这种情况下，第二区域RG2的大小可以是恒定的。根据第二区域信息RI2，第二区域RG2的头HD可以是“200”，并且第二区域RG2的第一长度Lold和第二长度Lnew中的每一个可以是“8”。
在操作S420中，控制器110可以基于键的后缀从第二映射表MT2a的区域获得分段SG和散列条目HE。例如，控制器110的散列模块HS可以对键的后缀suffix14B和第二长度Lnew执行第一散列操作以获得分段SG。例如，作为第一散列操作的结果，分段SG的索引可以是“207”。此后，散列模块HS可以对键的后缀suffix14B执行第二散列操作，并且在第二映射表MT2a的分段SG中获得散列条目HE。散列条目HE可以存储与键相对应的物理地址HE_PPN。
在操作S430中，控制器110可以基于物理地址HE_PPN发出读命令。在操作S435中，控制器110可以向NVM 120发送读命令。在操作S440中，NVM 120可以执行读操作并且读取完整键。例如，NVM 120可以读取存储在物理地址HE_PPN中的完整键。操作S440可以由图14中的④“使用HE_PPN读取完整键”参考。在操作S445中，NVM 120可以向控制器110发送读取的完整键。在操作S450中，控制器110可以确定完整键是否等于输入键。如果确定完整键等于输入键，则可以执行操作S460。否则，可以执行操作S475。
在操作S460中，控制器110可以使散列条目HE的物理地址无效。在本发明构思的示例性实施例中，控制器110可以使旧值无效。操作S460可以由图14中的④“如果完整键等于key14B，则使旧值无效”参考。在操作S470中，控制器110可以将物理地址更新为第二映射表MT2a的散列条目HE。操作S470可以由图14中的⑤“存储新值并更新HE_PPN”参考。在操作475中，控制器110可以发出写命令。在操作S480中，控制器110可以向NVM 120发送写命令。在操作S485中，NVM 120可以执行写操作。在这种情况下，NVM 120可以将新值写入物理地址。在操作S490中，NVM 120可以向控制器110发送指示写完成的响应消息。在操作S495中，控制器110可以向主机200发送指示写完成的响应消息。
图15是根据本发明构思的示例性实施例的存储系统的修改例10a的框图。
参考图15，存储设备100a可以包括控制器110a和NVM 120，并且控制器110a可以包括第一映射表MT1和第二映射表MT2、散列模块HS′和映射表管理器MTM。与图1的控制器110相比，控制器110a还可以包括映射表管理器MTM。以上参考图1至图14呈现的所有描述可以应用于本实施例。在下文中，将主要描述映射表管理器MTM。
映射表管理器MTM可以基于在运行时在主机200和存储设备100a之间发送和接收的相应键的前缀所占的百分比来动态地改变分配给特定前缀的区域。当与前缀相对应的区域的大小是固定的并且输入和输出操作集中在实际运行时的特定前缀时，可能无法将新散列条目存储在分配给相应前缀的区域中。
在本发明构思的示例性实施例中，当在主机200和存储设备100a之间发送和接收的键的第一前缀所占的百分比增加时，映射表管理器MTM可以增加分配给第二映射表MT2中的第一前缀的区域的大小。在本发明构思的示例性实施例中，当在主机200和存储设备100a之间发送和接收的键的第一前缀所占的百分比减少时，映射表管理器MTM可以减小分配给第二映射表MT2中的第一前缀的区域的大小。此外，映射表管理器MTM可以基于区域的经改变的大小来修改存储在第一映射表MT1中的区域信息。此外，当在主机200和存储设备100a之间发送和接收的键的第一前缀所占的百分比在预定范围内改变时，映射表管理器MTM可以不改变分配给第二映射表MT2中的第一前缀的区域的大小。
如上所述，映射表管理器MTM可以根据主机200的输入/输出(I/O)模式动态地改变每个区域的大小。因此，可能发生重新散列。例如，可以假设与键A相对应的物理地址被存储在区域B中包括的散列条目C中(例如，hash(A)＝C)。在这种情况下，当区域B的大小改变时，hash(A)可以被改变为除了C以外的值。换言之，当区域B的大小被动态改变时，可以基于经改变的散列结果(例如，hash(A))来重新定位存储在区域B中的所有散列条目。
根据本实施例，散列模块HS’可以使用一致性散列操作来减少重新散列的开销。这里，一致性散列操作可以是散列算法，通过该散列算法，当区域中包括的分段的数量增加或减少时，可以将重新散列的键的数量维持在K/N。这里，K可以是所有散列条目的数量，并且N可以是当前的分段数量。例如，可以假设第一区域包括N个分段，并且每个分段包括R个散列条目。在这种情况下，当添加分段以增加第一区域的大小时，可以重新定位总共R×N个散列条目。相反，当应用一致性散列操作时，可以将重新散列的散列条目的量减少到R(＝R×N/N)。在下文中，将参考图16A至图16C来描述一致性散列操作。
图16A至图16C示出了根据本发明构思的示例性实施例的对区域RG的重新散列操作。
参考图16A至图16C，在本发明构思的示例性实施例中，可以减小区域RG的大小。例如，区域RG可以被修改为第一修改区域RG′。在本发明构思的示例性实施例中，区域RG的大小可以增加。例如，区域RG可以被修改为第二修改区域RG”。区域RG可以具有原始大小6。因此，区域RG可以包括第一分段SG1、第二分段SG2、第三分段SG3、第四分段SG4、第五分段SG5和第六分段SG6。
第一修改区域RG’的大小可以是5。例如，可以从区域RG中排除第四分段SG4以产生第一修改区域RG′。在这种情况下，控制器110a的散列模块HS’可以在剩余分段(换言之，第一分段SG1、第二分段SG2、第三分段SG3、第五分段SG5和第六分段SG6)中均匀地划分已经分配给第四分段SG4的键。例如，散列模块HS’可以将已经分配给第四分段SG4的键的五分之一(1/5)分配给第一分段SG1至第三分段SG3以及第五分段SG5和第六分段SG6中的每一个。
第二修改区域RG”的大小可以是7。例如，可以将第七分段SG7添加到区域RG以产生第二修改区域RG”。在这种情况下，散列模块HS’可以将分配给第一分段SG1至第六分段SG6中的每一个的键的六分之一(1/6)映射到第七分段SG7。
图17是根据本发明构思的示例性实施例的存储系统的修改例10b的框图。
参考图17，存储系统10b可以包括第一存储设备SD1和第二存储设备SD2以及主机200。例如，当主机200意图将存储在第一存储设备SD1中的预定范围的值传送到第二存储设备SD2时，主机200可以向第一存储设备SD1发送基于前缀的迭代命令。例如，迭代命令可以是用于请求读取与包括固定前缀的所有键相对应的值的命令。
第一存储设备SD1可以是图1的存储设备100或者图15的存储设备100a。因此，第一存储设备SD1可以存储第一映射表MT1和第二映射表MT2，第一映射表MT1被配置为存储与前缀相对应的区域信息，第二映射表MT2包括针对每个区域的分段。响应于从主机200接收到的迭代命令，第一存储设备SD1可以从第一映射表MT1获得与迭代命令中包括的前缀相对应的区域信息。此后，第一存储设备SD1可以基于键的后缀和区域信息执行散列操作，从第二映射表获得物理地址，从物理地址读取值，并且向主机200发送读取的值。因此，主机200可以将具有特定前缀的键的值写入第二存储设备SD2。
图18示出了根据本发明构思的示例性实施例的网络系统1000。
参考图18，网络系统1000可以包括服务器系统1100和多个终端1210、1220和1230，多个终端1210、1220和1230被配置为通过网络NET与服务器系统1100进行通信。服务器系统1000可以包括主机1100和SSD 1120。在这种情况下，服务器1110可以对应于上述实施例的主机(例如，200)，并且SSD 1120可以对应于上述实施例的存储设备(例如，100)。在本发明构思的示例性实施例中，可以使用参考上面图1至图17描述的实施例来实现SSD 1120。
图19示出了根据本发明构思的示例性实施例的网络系统2000。
参考图19，网络系统2000可以包括客户端组2100和数据中心2200。客户端组2100可以包括客户端设备C，客户端设备C被配置为通过第一网络NET1(例如，互联网)与数据中心2200进行通信。数据中心2200可以是被配置为收集各种数据并提供服务的设施，并且可以包括通过第二网络NET2(例如，局域网(LAN)或者内联网)彼此进行通信的应用服务器组2210、数据库服务器组2220和对象高速缓存服务器组2230。
应用服务器组2210可以包括应用服务器设备AS。应用服务器设备AS可以处理从客户端组2100接收的请求，并且根据来自客户端组2100的请求，访问数据库服务器组2220或者对象高速缓存服务器组2230。数据库服务器组2220可以包括被配置为存储由应用服务器设备AS处理的数据的数据库服务器设备DS。对象高速缓存服务器组2230可以包括被配置为临时存储数据库服务器设备DS中存储的数据或者从数据库服务器设备DS读取的数据的对象高速缓存服务器设备OCS。因此，对象高速缓存服务器组2230可以用作应用服务器设备AS和数据库服务器设备DS之间的高速缓存器。在本发明构思的示例性实施例中，可以使用上面参考图1至图17描述的实施例来实现对象高速缓存服务器设备OCS。
图20示出了根据本发明构思的示例性实施例的电子设备3000。
参考图20，电子系统3000可以包括经由总线3700彼此进行通信的处理器3100、存储器设备3200、存储设备3300、调制解调器3400、输入/输出(I/O)设备3500和电源3600。在本发明构思的示例性实施例中，可以使用上面参考图1至图17描述的实施例来实现存储设备3300。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但本领域普通技术人员将理解，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。

Claims (20)

1.一种存储器控制器，包括：
存储器，被配置为存储第一映射表和第二映射表；以及
散列模块，被配置为从主机接收包括第一键的命令，并且通过使用所述第一映射表和所述第二映射表检索与所述第一键相对应的第一物理地址，
其中，所述第一映射表被配置为存储关于与所述第一键的部分区域相对应的第一区域的第一区域信息，所述第一区域包括至少一个分段，以及
所述第二映射表被配置为存储多个分段，其中，每个分段包括多个散列条目，所述多个分段被群组化到多个区域中，并且所述多个散列条目中的每一个存储与键相对应的标签和与所述键相对应的物理地址。
2.根据权利要求1所述的存储器控制器，其中，所述第一键的所述部分区域对应于所述第一键的前缀，以及
所述第一映射表被配置为存储关于分配给所述前缀的第一区域的第一区域信息。
3.根据权利要求2所述的存储器控制器，其中，所述第一区域信息包括指示所述第二映射表中的第一区域的头索引的头、以及指示所述第二映射表中的第一区域的大小的长度。
4.根据权利要求2所述的存储器控制器，其中，所述第一区域信息包括指示所述第二映射表中的第一区域的头索引的头、指示所述第二映射表中的第一区域的先前大小的第一长度、以及指示所述第二映射表中的第一区域的经改变的大小的第二长度。
5.根据权利要求1所述的存储器控制器，其中，所述命令对应于请求读取分别与第一键至第N键相对应的第一值至第N值的迭代命令，以及
N是等于或大于2的整数，并且所述第一键至第N键中的每一个包括第一前缀。
6.根据权利要求5所述的存储器控制器，其中，所述散列模块被配置为从所述第一映射表获得与所述第一前缀相对应的第一区域信息，并且从所述第二映射表的第一区域检索与所述第一键至第N键相对应的物理地址，以及
所述存储器控制器被配置为使用所述物理地址来控制对非易失性存储器的读操作。
7.根据权利要求1所述的存储器控制器，其中，所述散列模块被配置为对所述第一键和所述第一区域信息执行第一散列操作，以从所述第二映射表检索第一分段，并且对所述第一键执行第二散列操作，以从所述第一分段检索第一散列条目。
8.根据权利要求7所述的存储器控制器，其中，所述第一散列操作是一致性散列操作。
9.根据权利要求7所述的存储器控制器，其中，所述第二散列操作是跳房子散列操作。
10.根据权利要求1所述的存储器控制器，其中，所述命令对应于包括所述第一键的读命令，
所述散列模块被配置为基于所述第一键的前缀从所述第一映射表检索所述第一区域信息，并且基于所述第一键的后缀和所述第一区域信息从所述第二映射表的第一区域检索第一物理地址，以及
所述存储器控制器被配置为使用所述第一物理地址来控制对非易失性存储器的读操作。
11.根据权利要求10所述的存储器控制器，其中，所述散列模块被配置为对所述第一键的后缀和所述第一区域信息执行第一散列操作，以从所述第二映射表的第一区域检索第一分段，并且对所述第一键的后缀执行第二散列操作，以从所述第一分段检索第一散列条目。
12.根据权利要求11所述的存储器控制器，其中，所述第一区域信息包括指示所述第一区域的先前大小的第一长度和指示所述第一区域的经改变的大小的第二长度，
其中，当所述第一分段中包括的所有散列条目都无效时，所述散列模块被配置为对所述第一键的后缀和所述第一长度执行第一散列操作，以从所述第二映射表的第一区域检索第二分段，并且对所述第一键的后缀执行第二散列操作，以从所述第二分段检索第二散列条目。
13.根据权利要求12所述的存储器控制器，其中，当所述第二散列条目中包括的第二物理地址有效时，所述散列模块被配置为将所述第二散列条目复制到所述第一散列条目，并且使所述第二散列条目无效。
14.根据权利要求1所述的存储器控制器，其中，所述命令对应于包括所述第一键和与所述第一键相对应的第一值在内的写命令，
所述散列模块被配置为基于所述第一键的前缀从所述第一映射表检索所述第一区域信息，并且基于所述第一键的后缀和所述第一区域信息从所述第二映射表的第一区域检索第一物理地址，以及
所述存储器控制器被配置为使用所述第一物理地址来控制对非易失性存储器的写操作。
15.根据权利要求14所述的存储器控制器，其中，当存储在所述非易失性存储器的所述第一物理地址中的完整键等于所述第一键时，所述散列模块被配置为使所述第一物理地址无效，将所述第一值写入所述非易失性存储器的新物理地址，并且将所述新物理地址更新到所述第二映射表。
16.一种存储器控制器，包括：
存储器，被配置为存储第一映射表和第二映射表；以及
散列模块，被配置为从主机接收包括第一键的命令，并且通过使用所述第一映射表和所述第二映射表检索与所述第一键相对应的第一物理地址，
其中，所述第一映射表被配置为存储关于与所述第一键的前缀相对应的第一区域的第一区域信息，所述第一区域具有可变大小，
所述第二映射表被配置为存储与所述第一区域相对应的至少一个分段，所述至少一个分段包括多个散列条目，以及
所述第二映射表中的所述第一区域的大小基于在所述主机和所述存储器控制器之间发送和接收的键的前缀而变化。
17.根据权利要求16所述的存储器控制器，还包括：映射表管理器，被配置为当在所述主机和所述存储器控制器之间发送和接收的、包括所述前缀的键的百分比增加时，增加所述第二映射表中的第一区域的大小，所述映射表管理器被配置为当所述键的百分比减少时，减小所述第二映射表中的第一区域的大小，
其中，当所述第一区域的大小改变时，所述散列模块还被配置为使用一致性散列操作，对具有经改变的大小的第一区域执行重新散列操作。
18.根据权利要求16所述的存储器控制器，其中，所述命令对应于请求读取分别与第一键至第N键相对应的第一值至第N值的迭代命令，
其中，N是等于或大于2的整数，并且所述第一键至第N键中的每一个包括所述前缀。
19.一种存储系统，包括：
控制器，被配置为：从主机接收包括键的命令；基于所述键，从第一映射表检索关于与所述键的部分区域相对应的第一区域的区域信息；基于所述键和所述区域信息，从第二映射表的第一区域检索第一分段；基于所述键，从所述第二映射表的所述第一分段检索第一散列条目；以及基于所述第一散列条目中包括的第一物理地址，控制对非易失性存储器的写操作或者读操作。
20.根据权利要求19所述的存储系统，其中，所述控制器的散列模块用于接收所述命令、检索关于所述第一区域的信息、检索所述第一分段和检索所述第一散列条目，以及
其中，所述第一映射表和所述第二映射表存储在所述控制器的存储器中。
CN201811207984.5A 2018-02-06 2018-10-16 存储器控制器及其操作方法 Active CN110119361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0014715 2018-02-06
KR1020180014715A KR102535828B1 (ko) 2018-02-06 2018-02-06 메모리 컨트롤러 및 상기 메모리 컨트롤러의 동작 방법

Publications (2)

Publication Number Publication Date
CN110119361A true CN110119361A (zh) 2019-08-13
CN110119361B CN110119361B (zh) 2024-07-09

Family

ID=

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338989A (zh) * 2020-02-12 2020-06-26 合肥康芯威存储技术有限公司 一种存储器及其控制方法与存储系统
CN112463647A (zh) * 2019-09-06 2021-03-09 希捷科技有限公司 使用散列来减小前向映射表的大小
WO2022193120A1 (en) * 2021-03-16 2022-09-22 Micron Technology, Inc. Logical-to-physical mapping compression techniques
CN116820898A (zh) * 2023-08-31 2023-09-29 合肥康芯威存储技术有限公司 一种eMMC的运行状态监控方法、系统及计算机可读存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040111420A1 (en) * 2002-12-05 2004-06-10 International Business Machines Corporation Performance and memory bandwidth utilization for tree searches using tree fragmentation
CN1963811A (zh) * 2005-11-10 2007-05-16 国际商业机器公司 用于生成唯一的有效关键字的方法和系统
US7509473B2 (en) * 2003-08-27 2009-03-24 Adaptec, Inc. Segmented storage system mapping
CN102436419A (zh) * 2010-09-29 2012-05-02 三星电子株式会社 非易失性存储器系统及管理其电源的方法
CN104025010A (zh) * 2011-09-30 2014-09-03 净睿存储股份有限公司 存储系统中的可变长度编码
JP2016021264A (ja) * 2015-10-23 2016-02-04 株式会社東芝 メモリシステムのデータ管理方法
CN105408895A (zh) * 2013-06-22 2016-03-16 微软技术许可有限责任公司 用于多个访问方法的无锁存、日志结构化的存储
CN105612490A (zh) * 2013-10-02 2016-05-25 网络装置公司 用于分布式存储架构的盘区散列技术
US9411840B2 (en) * 2014-04-10 2016-08-09 Facebook, Inc. Scalable data structures
CN107003942A (zh) * 2014-10-27 2017-08-01 桑迪士克科技有限责任公司 对用于增强存储设备的性能和持久性的解除映射命令的处理
CN107077495A (zh) * 2014-10-19 2017-08-18 微软技术许可有限责任公司 数据库管理系统中的高性能事务
CN107103017A (zh) * 2013-03-13 2017-08-29 脸谱公司 通信方法和通信系统

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040111420A1 (en) * 2002-12-05 2004-06-10 International Business Machines Corporation Performance and memory bandwidth utilization for tree searches using tree fragmentation
US7509473B2 (en) * 2003-08-27 2009-03-24 Adaptec, Inc. Segmented storage system mapping
CN1963811A (zh) * 2005-11-10 2007-05-16 国际商业机器公司 用于生成唯一的有效关键字的方法和系统
CN102436419A (zh) * 2010-09-29 2012-05-02 三星电子株式会社 非易失性存储器系统及管理其电源的方法
CN104025010A (zh) * 2011-09-30 2014-09-03 净睿存储股份有限公司 存储系统中的可变长度编码
CN107103017A (zh) * 2013-03-13 2017-08-29 脸谱公司 通信方法和通信系统
CN105408895A (zh) * 2013-06-22 2016-03-16 微软技术许可有限责任公司 用于多个访问方法的无锁存、日志结构化的存储
CN105612490A (zh) * 2013-10-02 2016-05-25 网络装置公司 用于分布式存储架构的盘区散列技术
US9411840B2 (en) * 2014-04-10 2016-08-09 Facebook, Inc. Scalable data structures
CN107077495A (zh) * 2014-10-19 2017-08-18 微软技术许可有限责任公司 数据库管理系统中的高性能事务
CN107003942A (zh) * 2014-10-27 2017-08-01 桑迪士克科技有限责任公司 对用于增强存储设备的性能和持久性的解除映射命令的处理
JP2016021264A (ja) * 2015-10-23 2016-02-04 株式会社東芝 メモリシステムのデータ管理方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112463647A (zh) * 2019-09-06 2021-03-09 希捷科技有限公司 使用散列来减小前向映射表的大小
CN111338989A (zh) * 2020-02-12 2020-06-26 合肥康芯威存储技术有限公司 一种存储器及其控制方法与存储系统
CN111338989B (zh) * 2020-02-12 2021-01-12 合肥康芯威存储技术有限公司 一种存储器及其控制方法与存储系统
WO2022193120A1 (en) * 2021-03-16 2022-09-22 Micron Technology, Inc. Logical-to-physical mapping compression techniques
US11989133B2 (en) 2021-03-16 2024-05-21 Micron Technology, Inc. Logical-to-physical mapping compression techniques
CN116820898A (zh) * 2023-08-31 2023-09-29 合肥康芯威存储技术有限公司 一种eMMC的运行状态监控方法、系统及计算机可读存储介质
CN116820898B (zh) * 2023-08-31 2024-01-02 合肥康芯威存储技术有限公司 一种eMMC的运行状态监控方法、系统及计算机可读存储介质

Also Published As

Publication number Publication date
US11048623B2 (en) 2021-06-29
US20190243903A1 (en) 2019-08-08
KR102535828B1 (ko) 2023-05-23
KR20190094975A (ko) 2019-08-14

Similar Documents

Publication Publication Date Title
US11874815B2 (en) Key-value storage device and method of operating the same
CN109085997B (zh) 用于非易失性存储器的存储器高效持续键值储存
US9846642B2 (en) Efficient key collision handling
CN106874211B (zh) 存储器系统及非易失性存储器的控制方法
US11120081B2 (en) Key-value storage device and method of operating key-value storage device
US9244619B2 (en) Method of managing data storage device and data storage device
TW201818249A (zh) 操作對多重名稱空間進行管理的儲存裝置的方法
US20170220299A1 (en) Hash map support in a storage device
US8966188B1 (en) RAM utilization in a virtual environment
US11119912B2 (en) Ordering data updates for improving garbage collection being performed while performing the set of data updates
KR20130081526A (ko) 저장 장치, 그것을 포함하는 전자 장치, 및 그것의 데이터 관리 방법들
US9304946B2 (en) Hardware-base accelerator for managing copy-on-write of multi-level caches utilizing block copy-on-write differential update table
US11709596B2 (en) Method, device and computer program for data storage
US20210103445A1 (en) Method and apparatus for preprocessing data transfer commands
TW201830249A (zh) 最大化可去重複記憶體的方法、記憶體系統和產品
US20240061618A1 (en) Storage device and operating method thereof
KR102617154B1 (ko) 저장된 교체 정보를 갖는 스누프 필터, 이에 대한 방법 및 희생자 전용 캐시와 스누프 필터 공유 교체 정책을 포함하는 시스템
US8478755B2 (en) Sorting large data sets
CN110352410B (zh) 跟踪索引节点的访问模式以及预提取索引节点
US11048623B2 (en) Memory controller including mapping tables to efficiently process an iteration command and a method of operating the same
CN108228088B (zh) 用于管理存储系统的方法和设备
US9563363B2 (en) Flexible storage block for a solid state drive (SSD)-based file system
CN116490863A (zh) 相似性去重
CN110119361B (zh) 存储器控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant