CN110096399A - 一种硬件接口的调试方法 - Google Patents

一种硬件接口的调试方法 Download PDF

Info

Publication number
CN110096399A
CN110096399A CN201910340900.3A CN201910340900A CN110096399A CN 110096399 A CN110096399 A CN 110096399A CN 201910340900 A CN201910340900 A CN 201910340900A CN 110096399 A CN110096399 A CN 110096399A
Authority
CN
China
Prior art keywords
period
data
line
transmission
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910340900.3A
Other languages
English (en)
Other versions
CN110096399B (zh
Inventor
马剑武
关彬
李双飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Teng Electronic Technology Co Ltd
Original Assignee
Hunan Teng Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Teng Electronic Technology Co Ltd filed Critical Hunan Teng Electronic Technology Co Ltd
Priority to CN201910340900.3A priority Critical patent/CN110096399B/zh
Publication of CN110096399A publication Critical patent/CN110096399A/zh
Application granted granted Critical
Publication of CN110096399B publication Critical patent/CN110096399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开一种硬件接口的调试方法，对硬件调试接口交互协议的定义，所述的交互协议是一组信号线实现的串并行异步传输协议，由主机和从机分时驱动；交互协议包含如下报文：开始周期、同步周期、控制周期、数据周期、等待周期、反馈周期、停止周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始周期；同步周期用于从机时钟同步；控制周期为十六个传输周期解析本次传输的各种工作类型；数据周期为根据控制周期的相应配置，进行当次的数据传输；等待周期为数据准备周期，该周期会对硬件进行超时判定；反馈周期为数据校准周期，该周期指示本次传输是否正确完成；P线的高电平期间检测到N线产生上升沿的变化为停止周期。

Description

一种硬件接口的调试方法
技术领域
本发明涉及计算机技术领域，尤其涉及一种硬件接口的调试方法。
背景技术
目前常见的调试接口有JTAG(Joint Test Action Group)、SW(Serial WireDebug)、C2(Silicon Labs 2-Wire interface)等调试接口。其中有ARM(Advanced RISCMachines)使用最为广泛的JTAG(Joint Test Action Group)及SW(Serial Wire Debug)接口。Silicon Labrary的C2(Silicon Labs 2-Wire interface)接口协议。其中JTAG(JointTest Action Group)协议的是不带有握手信号，无超时判定当前指令是否完成的信息的，他是用当前指令来反馈上一排指令是否完成的信息，而且JTAG(Joint Test ActionGroup)端口太多，封装成本高；C2(Silicon Labs 2-Wire interface)接口协议有等待(WAIT)状态来反馈当前指令的指令是否完成，其不具有超时功能，而且传输速率有一定的限制，并且无法保证数据的准确性。另外，带有超时功能的LPC(Low Pin Count)有协议规定的长超时和短超时及不限时间的超时规定，在调试接口中不适合类似该协议的设计。采用JTAG(Joint Test Action Group)或者SW(Serial Wire Debug)将不能在当拍指令周期的结束知道该指令是否有效完成，采用C2(Silicon Labs 2-Wire interface)协议则不能对一些硬件上的缺陷容错，陷入无限循环等待。此外，有超时判定的接口调试协议大多采用固定的判定周期，会造成一定的资源损耗，并且目前的所有调试接口对线上的传输数据都缺乏有效性的保护。
发明内容
本发明旨在至少解决现有技术中存在的技术问题。为此，本发明公开了一种硬件接口的调试方法，对软硬件进行接口交互协议的定义，所述的交互协议由一组信号线(P线和N线)实现，信号可以由主机和从机分时驱动；所述的交互协议包含如下报文：开始(START)周期、同步周期(SYNC)、控制(CONTROL)周期、数据(DATA)周期、等待(WAIT)周期、反馈(ACK)周期、停止(STOP)周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始(START)周期；N线低电平时，P线连续翻转8次是开始所述协议的同步(SYNC)周期；控制(CONTROL)周期为十六个传输周期解析本次传输的各种工作类型；数据(DATA)周期为根据控制周期的相应配置，进行当次的数据传输；等待(WAIT)周期为数据准备周期；反馈(ACK)周期为数据校准周期；P线的高电平期间检测到N线产生上升沿的变化为停止(STOP)周期。
更进一步地，所述等待(WAIT)周期进一步包括：
读操作时：为从机输出数据准备周期，从机在准备周期，将P线拉低，N线拉高，直到数据准备完成，可以开始发送数据释放N线，P线开始传输数据，准备周期超时，主机将发送结束信号结束本次传输，其中所述超时为超过控制周期配置传输数的8倍；
写操作时：为从机存储数据操作周期，从机在准备周期，将P线拉低，N线拉高，直到数据存储完成，可以开始接受数据释放信号线，准备周期超时，主机将发送结束信号结束本次传输。
更进一步地，所述反馈(ACK)周期进一步包括：
读操作时：主机将接收到的数据及效验码，进行校准，并发送反馈信号给从机，其中，反馈(ACK)为0表示数据接收无误，1表示数据接收错误；
写操作时：从机将接收到的数据及效验码，进行校准，并发送反馈Ack信号给从机。
更进一步地，在反馈(ACK)周期中发生校验错误时，设置允许重新传输次数，并当连续校验错误次数超过预设次数后，主机发送结束信号，其中，校验方式采用CRC(CyclicRedundancy Check)通用校验。
更进一步地，所述预设预设次数设置为1。
更进一步地，在开始周期(START)、停止周期(STOP)，P线的变化只能发生在N线的低电平，并且开始阶段和停止阶段的产生只取决于P0线和N线的关系。
更进一步地，所述协议在进行数据串行读操作时包括：在数据准备阶段从机须将P线拉低，N线拉高，确保数据准备完成后释放信号线开始数据传输阶段，在等待周期(WAIT)主机对信号线进行监测，进行超时判定，当判定超时，主机发送STOP信号，结束本次传输；在信号线在判定周期内释放时，进入数据传输阶段，传输数据包括数据和校验码两部分，主机接受完所有数据后需进行数据校验，并发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，从机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，如检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据。
更进一步地，所述协议在进行数据串行写操作时包括：主机发送完数据(数据和校验码)后，从机须将P线拉低，N线拉高，确保数据处理存储校验完成后释放信号线并发送反馈信号；在等待周期(WAIT)主机对信号线进行监测，进行超时判定；当判定超时，主机发送STOP信号，结束本次传输；
在信号线在判定周期内释放时，从机发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，主机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，但是如果检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据，以确保传输数据的有效性。
更进一步地，所述超时判定为：传输数据为n字节时，等待判定周期为8n个传输周期。
更进一步地，并行传输过程和串行传输一致，并行传输过程由四线同时传输，所述协议的并行传输数据方式为四线同时传输同一字节，从机得到一个字节的时间仅为2个传输周期。
本发明与现有技术相比，取得的有益效果：
1、能自主的在有效的周期内实现超时机制的判定，并自主结束超时传输；
2、能通过主机发送的指令随时切换串并性传输，实现对不同传输速率的需求；
3、能通过循环冗余校验以及重发机制，最大程度的保证线上数据的准确性和有效性；
4、能够减少周围环境对时钟信号的干扰。
5、能够替换现有的所有调试接口协议，并在利用和开发效率上有明显的提高。
附图说明
从以下结合附图的描述可以进一步理解本发明。图中的部件不一定按比例绘制，而是将重点放在示出实施例的原理上。在图中，在不同的视图中，相同的附图标记指定对应的部分。
图1是本发明的交互协议示意图：
图2是本发明的开始阶段(START)、停止阶段(STOP)、同步阶段(SYNC)示意图：
图3是本发明的等待阶段(CONTROL)示意图：
图4是本发明数据串行读的示意图；
图5是本发明数据串行写的示意图；
图6是本发明数据并行读的示意图；
图7是本发明数据并行写的时序示意图。
具体实施方式
实施例一
如图1所示的一种硬件接口的调试方法，对软硬件进行接口交互协议的定义，所述的交互协议由一组信号线(P线和N线)实现，信号可以由主机和从机分时驱动；所述的交互协议包含如下报文：开始(START)周期、同步(SYNC)周期、控制(CONTROL)周期、数据(DATA)周期、等待(WAIT)周期、反馈(ACK)周期、停止(STOP)周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始(START)周期；控制(CONTROL)周期为十六个传输周期解析本次传输的各种工作类型；数据(DATA)周期为根据控制周期的相应配置，进行当次的数据传输；等待(WAIT)周期为数据准备周期；反馈(ACK)周期为数据校准周期；P线的高电平期间检测到N线产生上升沿的变化为停止(STOP)周期。
更进一步地，所述等待(WAIT)周期进一步包括：
读操作时：为从机输出数据准备周期，从机在准备周期，将P线拉低，N线拉高，直到数据准备完成，可以开始发送数据释放N线，P线开始传输数据，准备周期超时，主机将发送结束信号结束本次传输，其中所述超时为超过控制周期配置的传输数的8倍；
写操作时：为从机存储数据操作周期，从机在准备周期，将P线拉低，N线拉高，直到数据存储完成，可以开始接受数据释放信号准备周期超时，主机将发送结束信号结束本次传输。
更进一步地，所述反馈(ACK)周期进一步包括：
读操作时：主机将接收到的数据及效验码，进行校准，并发送反馈信号给从机，其中，反馈(ACK)为0表示数据接收无误，1表示数据接收错误；
写操作时：从机将接收到的数据及效验码，进行校准，并发送反馈Ack信号给从机。
更进一步地，在反馈(ACK)周期中发生校验错误时，设置允许重新传输次数，并当连续校验错误次数超过预设次数后，主机发送结束信号，其中，校验方式采用CRC(CyclicRedundancy Check)通用校验。
更进一步地，所述预设预设次数设置为1。
更进一步地，在开始周期(START)、停止周期(STOP)，P的变化只能发生在N的低电平，并且开始阶段和停止阶段的产生只取决于P0线与N线的关系。
更进一步地，所述协议在进行数据串行读操作时包括：在数据准备阶段从机须将P线拉低，N线拉高，确保数据准备完成后释放时信号线开始数据传输阶段，在等待周期(WAIT)主机对信号线进行监测，进行超时判定，当判定超时，主机发送STOP信号，结束本次传输；在信号线在判定周期内释放时，进入数据传输阶段，传输数据包括数据和校验码两部分，主机接受完所有数据后需进行数据校验，并发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，从机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，如检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据。
更进一步地，所述协议在进行数据串行写操作时包括：主机发送完数据(数据和校验码)后，从机须将P线拉低，N线拉高，确保数据处理存储校验完成后释放信号线并发送反馈信号；在等待周期(WAIT)主机对信号线进行监测，进行超时判定；当判定超时，主机发送STOP信号，结束本次传输；
在信号线在判定周期内释放时，从机发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，主机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，但是如果检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据，以确保传输数据的有效性。
更进一步地，所述超时判定为：传输数据为n字节时，等待判定周期为8n个传输周期。
更进一步地，并行传输过程和串行传输一致，并行传输过程由四线同时传输，所述协议的并行传输数据方式为四线同时传输同一字节，从机得到一个字节的时间仅为2个传输周期。
实施例二
开始周期(START)：P线的高电平期间检测到N线产生下降沿的变化；
同步周期(SYNC)：P线在N线低电平时翻转8次；
控制周期(CONTROL)：16个传输解析本次传输的各种工作类型：
数据周期(DATA)：数据周期，根据控制周期的相应配置，进行本次数据传输。
等待周期(WAIT)：数据准备周期：
读操作时：为从机输出数据准备周期，从机在准备周期，将P线拉低，N线拉高，直到数据准备完成，可以开始发送数据释放信号线，准备周期超时，主机将发送结束信号结束本次传输。(超时：超过最大传输数周期，为配置的传输数据的位宽)。
写操作时：为从机存储数据操作周期，从机在准备周期，将P线拉低，N线拉高，直到数据存储完成，可以开始接受数据释放信号线，准备周期超时，主机将发送结束信号结束本次传输。(超时：超过最大传输数周期，为配置的传输数据的位宽)。
反馈周期(ACK)：数据校准周期：
读操作时：主机将接收到的数据及效验码，进行校准，并发送反馈信号给从机(反馈(ACK)为0表示数据接收无误，1表示数据接收错误。)
操作时：从机将接收到的数据及效验码，进行校准，并发送反馈Ack信号给从机(反馈(ACK)为0表示数据接收无误，1表示数据接收错误。)
注意：1、校验错误，允许一次重传机会，连续两次错误，主机发送结束信号。
2、校验采用CRC(Cyclic Redundancy Check)通用校验
停止周期(STOP)：P线的高电平期间检测到N线产生上升沿的变化。
所有的传输时序，都必须由开始周期(START)开始，由停止周期(STOP)结束，所有描述时许图中阴影部分由主机驱动，空白部分由从机驱动。
如图2所示的P线在start和stop阶段需要注意：
1、P线的变化只能发生在N线的低电平。
2、start和stop的产生只关注P0线和N线的关系。
如图3所示，Address区域A7到A0传输地址选择码对应物理地址0到255共256个寄存器，PSMUX是串并行选择位根据实际需求进行配置(PS为1表示选择并行传输(Parallel)，PS为0表示选择串行传输(Serial))，TRANS BYTE区域B1和B0定义传输数据输目，以字节(byte)为单位(00：1字节，01：2字节，10：3字节，11：4字节)，RWMUX为读写标志位(RW为1表示进行读操作，RW为0表示进行写操作)。
如图4所示，在数据准备阶段从机须将P线拉低，N线拉高，确保数据准备完成后释放信号线开始数据传输阶段，在等待周期(WAIT)主机对信号线进行监测，进行超时判定(传输数据为1字节时，等待判定周期为8个传输周期；2字节时，判定周期为16个传输周期，以此类推)。当判定超时，主机发送STOP信号，结束本次传输。在信号线在判定周期内释放时，进入数据传输阶段，传输数据包括数据和校验码两部分，主机接受完所有数据后需进行数据校验，并发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，从机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，但是如果检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据，以确保传输数据的有效性。
如图5所示，主机发送完数据(数据和校验码)后，从机须将时P线拉低，N线拉高，确保数据处理存储校验完成后释放信号线并发送反馈信号。在等待周期(WAIT)主机对信号线进行监测，进行超时判定(传输数据为1字节时，等待判定周期为8个传输周期；2字节时，判定周期为16个传输周期，以此类推)。当判定超时，主机发送STOP信号，结束本次传输。在信号线在判定周期内释放时，从机发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，主机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，但是如果检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据，以确保传输数据的有效性。
如图6所示，并行传输过程和串行传输一致，变化在数由单线传输变为四线同时传输，极大的提高了传输速度，并且相对于传统的8线并行传输而言，四线传输的开销要小。并且本协议的并行传输数据方式为四线同时传输同一字节，这样相对于传统的四线传输而言，从机得到一个字节的时间仅为2个传输周期。
如图7所示，并行传输过程和串行传输一致，变化在数由单线传输变为四线同时传输，极大的提高了传输速度，并且相对于传统的8线并行传输而言，四线传输的开销要小。
CRC(Cyclic Redundancy Check)校验说明：
CRC4多项式为G(X)＝X^4+X^3+1(0x19)
CRC8多项式为G(X)＝X^8+X^2+X+1(0x107)
CRC16多项式为G(X)＝X^16+X^12+X^5+1(0x11021)
对于发送数据为1字节和2字节时采用CRC4进行校验，发送数据为3字节用CRC8进行校验，对于发送数据为4字节时采用CRC16进行校验，校验选择根据数据选择自动切换。CRC校验采用补零异或方式实现，举例如下：
需要发送1字节数据为10110011，这时自动选择的多项式为：
G(X)＝X^4+X^3+1(0x09(0x19))，由多项式可以得出多项式编码为11001，运算过程如下：
发送方：
1.由于是CRC4校验，所以在发送数据的低位补0000，得到计算初始值101100110000
2.计算
于是我们得到本次发送数据的CRC4编码为0100，最后发送的完整数据为101100110100.
接收方：
计算方式和发送发一致
如上面计算，同样经过四次异或运算得到的计算结果为0，我们就可以理解为本次传输的数据在线上没有任何损耗和丢失，主机发送的数据和从机接收到的数据确定是一致的，如果当我们的计算记过不为0时，表明当前接收的数据有误，需要及时反馈给主机，示意主机下一步操作。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
虽然上面已经参考各种实施例描述了本发明，但是应当理解，在不脱离本发明的范围的情况下，可以进行许多改变和修改。因此，其旨在上述详细描述被认为是例示性的而非限制性的，并且应当理解，以下权利要求(包括所有等同物)旨在限定本发明的精神和范围。以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (10)

1.一种硬件接口的调试方法，其特征在于，对软硬件进行接口交互协议的定义，所述的交互协议由一组信号线实现，信号可以由主机和从机分时驱动；所述的交互协议包含如下报文：开始(START)周期、同步(SYNC)周期、控制(CONTROL)周期、数据(DATA)周期、等待(WAIT)周期、反馈(ACK)周期、停止(STOP)周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始(START)周期；控制(CONTROL)周期为十六个传输周期解析本次传输的各种工作类型；数据(DATA)周期为根据控制周期的相应配置，进行当次的数据传输；等待(WAIT)周期为数据准备周期；反馈(ACK)周期为数据校准周期；P线的高电平期间检测到N线产生上升沿的变化为停止(STOP)周期。
2.如权利要求1所述的一种硬件接口的调试方法，其特征在于，所述等待(WAIT)周期进一步包括：
读操作时：为从机输出数据准备周期，从机在准备周期，将P线拉低，N线拉高，直到数据准备完成，可以开始发送数据释放N线，P线开始输出数据，准备周期超时，主机将发送结束信号结束本次传输，其中所述超时为超过控制周期配置的传输数目的8倍；
写操作时：为从机存储数据操作周期，从机在准备周期，将P线拉低，N线拉高，直到数据存储完成，可以开始接受数据释放N线和P线，准备周期超时，主机将发送结束信号结束本次传输。
3.如权利要求2所述的一种硬件接口的调试方法，其特征在于，所述反馈(ACK)周期进一步包括：
读操作时：主机将接收到的数据及效验码，进行校准，并发送反馈信号给从机，其中，反馈(ACK)为0表示数据接收无误，1表示数据接收错误；
写操作时：从机将接收到的数据及效验码，进行校准，并发送反馈Ack信号给从机。
4.如权利要求3所述的一种硬件接口的调试方法，其特征在于，在反馈(ACK)周期中发生校验错误时，设置允许重新传输次数，并当连续校验错误次数超过预设次数后，主机发送结束信号，其中，校验方式采用CRC(Cyclic Redundancy Check)通用校验。
5.如权利要求4所述的一种硬件接口的调试方法，其特征在于，所述预设预设次数设置为1。
6.如权利要求5所述的一种硬件接口的调试方法，其特征在于，在开始周期(START)、停止周期(STOP)，P线的变化只能发生在N线的低电平，并且开始阶段和停止阶段的产生只取决于P0线和N线的关系。
7.如权利要求6所述的一种硬件接口的调试方法，其特征在于，所述协议在进行数据串行读操作时包括：在数据准备阶段从机须将P线拉低，N线拉高，确保数据准备完成后释放信号线开始数据传输阶段，在等待周期(WAIT)主机对信号线进行监测，进行超时判定，当判定超时，主机发送STOP信号，结束本次传输；在信号线在判定周期内释放时，进入数据传输阶段，传输数据包括数据和校验码两部分，主机接受完所有数据后需进行数据校验，并发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，从机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，如检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据。
8.如权利要求7所述的一种硬件接口的调试方法，其特征在于，所述协议在进行数据串行写操作时包括：主机发送完数据(数据和校验码)后，从机须将P线拉低，N线拉高，确保数据处理存储校验完成后释放信号线并发送反馈信号；在等待周期(WAIT)主机对信号线进行监测，进行超时判定；当判定超时，主机发送STOP信号，结束本次传输；
在信号线在判定周期内释放时，从机发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，主机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，但是如果检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据，以确保传输数据的有效性。
9.如权利要求8所述的一种硬件接口的调试方法，其特征在于，所述超时判定为：传输数据为n字节时，等待判定周期为8n个传输周期。
10.如权利要求9所述的一种硬件接口的调试方法，其特征在于，并行传输过程和串行传输一致，并行传输过程由四线同时传输，所述协议的并行传输数据方式为四线同时传输同一字节，从机得到一个字节的时间仅为2个传输周期。
CN201910340900.3A 2019-04-25 2019-04-25 一种硬件接口的调试方法 Active CN110096399B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910340900.3A CN110096399B (zh) 2019-04-25 2019-04-25 一种硬件接口的调试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910340900.3A CN110096399B (zh) 2019-04-25 2019-04-25 一种硬件接口的调试方法

Publications (2)

Publication Number Publication Date
CN110096399A true CN110096399A (zh) 2019-08-06
CN110096399B CN110096399B (zh) 2023-07-07

Family

ID=67445990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910340900.3A Active CN110096399B (zh) 2019-04-25 2019-04-25 一种硬件接口的调试方法

Country Status (1)

Country Link
CN (1) CN110096399B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908916A (zh) * 2019-11-27 2020-03-24 威创集团股份有限公司 一种调试工具及调试方法
CN111585704A (zh) * 2020-05-22 2020-08-25 湖南盈晟电子科技有限公司 一种新型代替模拟输出的数字通信方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264081A (zh) * 1999-02-18 2000-08-23 国际商业机器公司 将生产测试接口接至全局串行总线的方法和装置
WO2000058857A2 (en) * 1999-03-30 2000-10-05 Siemens Energy & Automation, Inc. Programmable logic controller method, system and apparatus
US20030051192A1 (en) * 2001-03-30 2003-03-13 Pillay Sanjay Ramakrishna Circuits and methods for debugging an embedded processor and systems using the same
US20070214389A1 (en) * 2006-03-08 2007-09-13 Severson Matthew L JTAG power collapse debug
CN101102566A (zh) * 2007-06-25 2008-01-09 中兴通讯股份有限公司 一种手机jtag调试接口信号设计方法及其调试方法
US20130242749A1 (en) * 2012-03-16 2013-09-19 Infineon Technologies Ag Method and System for Timeout Monitoring
CN103714029A (zh) * 2013-05-07 2014-04-09 深圳市汇春科技有限公司 新型二线同步通信协议及应用
CN106502900A (zh) * 2016-10-24 2017-03-15 上海华力微电子有限公司 一种基于systemverilog的AHB核随机验证方法
CN106569974A (zh) * 2016-11-02 2017-04-19 深圳市博巨兴实业发展有限公司 一种软硬件接口协议

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264081A (zh) * 1999-02-18 2000-08-23 国际商业机器公司 将生产测试接口接至全局串行总线的方法和装置
WO2000058857A2 (en) * 1999-03-30 2000-10-05 Siemens Energy & Automation, Inc. Programmable logic controller method, system and apparatus
US20030051192A1 (en) * 2001-03-30 2003-03-13 Pillay Sanjay Ramakrishna Circuits and methods for debugging an embedded processor and systems using the same
US20070214389A1 (en) * 2006-03-08 2007-09-13 Severson Matthew L JTAG power collapse debug
CN101102566A (zh) * 2007-06-25 2008-01-09 中兴通讯股份有限公司 一种手机jtag调试接口信号设计方法及其调试方法
US20130242749A1 (en) * 2012-03-16 2013-09-19 Infineon Technologies Ag Method and System for Timeout Monitoring
CN103714029A (zh) * 2013-05-07 2014-04-09 深圳市汇春科技有限公司 新型二线同步通信协议及应用
CN106502900A (zh) * 2016-10-24 2017-03-15 上海华力微电子有限公司 一种基于systemverilog的AHB核随机验证方法
CN106569974A (zh) * 2016-11-02 2017-04-19 深圳市博巨兴实业发展有限公司 一种软硬件接口协议

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. FORD;C. RAICIU;M. HANDLEY;O. BONAVENTURE: "TCP Extensions for Multipath Operation with Multiple Addresses (RFC6824)" *
王超等: "TM1300 DSP芯片JTAG接口仿真器的设计", 《宁夏工程技术》, no. 01, 30 March 2007 (2007-03-30) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908916A (zh) * 2019-11-27 2020-03-24 威创集团股份有限公司 一种调试工具及调试方法
CN111585704A (zh) * 2020-05-22 2020-08-25 湖南盈晟电子科技有限公司 一种新型代替模拟输出的数字通信方法

Also Published As

Publication number Publication date
CN110096399B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
CN100366029C (zh) 通信控制器、主机端控制器、通信设备、通信系统和方法
CN103309841B (zh) 用于进行超时监测的方法和系统
CN104702474A (zh) 一种基于FPGA的EtherCAT主站装置
JPH0347537B2 (zh)
CN110096399A (zh) 一种硬件接口的调试方法
CN103714029A (zh) 新型二线同步通信协议及应用
CN106254035A (zh) 通信接口的数据接收方法和装置
CN101867504A (zh) 自动化现场总线一致性测试方法及测试器
CN104883611A (zh) 电视屏的调试方法和系统
CN105472377A (zh) 电视机调试方法及装置
TWI483117B (zh) 用於執行命令之裝置、主機控制器及用於執行命令之系統
CN105137842A (zh) 一种舞台自适应匹配装置
CN105354157A (zh) 配置iic器件的方法、装置和系统
TW200401198A (en) A digital system having a multiplicity of self-calibrating interfaces
CN101561967A (zh) 应用串行通信接口标准实现的电机故障检测系统通信方法
CN101764669A (zh) 数据接收过程中的crc码校验方法
CN101488825B (zh) 数据传输的检错方法与系统
CN113986600B (zh) 一种用于芯片串行接口的测试方法、装置和芯片
CN106375155B (zh) Mac仿真验证模型的控制方法及控制系统
CN106095717B (zh) 一种动态延迟补偿方法及装置
CN112859660B (zh) 一种设备同步控制方法、装置、终端及系统
TWI501593B (zh) 交換機的測試裝置及測試方法
CN109144034B (zh) 一种光伏逆变器的参数调整方法及终端
CN1201517C (zh) 同步串行数据传输的检测方法
CN202372977U (zh) 基于fpga实现的usb主设备端接口结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant