CN110069374A - 一种安全性测试方法及装置 - Google Patents

一种安全性测试方法及装置 Download PDF

Info

Publication number
CN110069374A
CN110069374A CN201910350308.1A CN201910350308A CN110069374A CN 110069374 A CN110069374 A CN 110069374A CN 201910350308 A CN201910350308 A CN 201910350308A CN 110069374 A CN110069374 A CN 110069374A
Authority
CN
China
Prior art keywords
kernel
chip
objective chip
secure access
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910350308.1A
Other languages
English (en)
Inventor
李莹
龚关飞
闫华钰
陈岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910350308.1A priority Critical patent/CN110069374A/zh
Publication of CN110069374A publication Critical patent/CN110069374A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本申请实施例公开了一种安全性测试方法及装置，针对访问安全问题，确定安全访问策略，对目标芯片进行测试，得到目标芯片的测试行为，若测试行为不符合安全访问策略，则说明目标芯片来说该访问是不安全的访问，目标芯片存在安全漏洞，则可以产生报警信息。本申请实施例中，针对访问安全问题对目标芯片进行测试，从而检查芯片级的互操作的安全性，提高了芯片测试的全面性以及可靠性。

Description

一种安全性测试方法及装置
技术领域
本发明涉及计算机领域，特别是涉及一种安全性测试方法及装置。
背景技术
嵌入式片上系统(System on Chip，SoC)通俗来说是指单个芯片上集成的一个完整的系统，该芯片上可以包括多个处理器/处理器核、性能加速模块、可编程模块、传感器和外设接口等，用来完成计算、社交、通信、交叉感知、人工智能、金融支付等个性功能。SoC芯片广泛应用在可穿戴设备、智能终端、无人机和汽车电子等领域，随着多元信息互联的深度发展，市场需求还将持续快速增长。SoC芯片上的敏感信息增多，架构更加灵活，固/硬件操作更加复杂多变等现状，使SoC系统级安全性逐渐引人关注。
然而，SoC芯片通常使用总线结构将不同来源的知识产权(IntellectualProperty，IP)核集成在同一块电路结构中，IP核可以由第三方设计，此外，原始设备制造商(Original Equipment Manufacturer，OEM)代工、分离制造、在线固硬件更新等会在生产供应链中引入多元角色，使系统的可测性和可信性难以保证。这些问题可能在不同环节和位置形成安全漏洞或引入恶意电路，易使系统遭受针对硬件或通过固件进行的攻击，进而造成隐私、密钥等重要信息泄露或篡改，或导致系统故障或瘫痪，严重影响产品质量甚至危害个人生命财产和社会国家安全。
现有的针对芯片的安全性评估主要是对各个功能模块的检查，而没有进行芯片级的互操作的安全性检查，需要的计算量较大，同时检查不够全面。
发明内容
为解决上述技术问题，本申请实施例提供一种安全性测试方法及装置，针对访问安全问题对目标芯片进行测试，从而检查芯片级的互操作的安全性。
本申请实施例提供了一种安全性测试方法，所述方法包括：
针对访问安全问题，确定安全访问策略；
对目标芯片进行测试，得到所述目标芯片的测试行为；
若所述测试行为不符合所述安全访问策略，则产生报警信息。
可选的，所述目标芯片的测试行为包括：所述目标芯片中的知识产权IP核之间的读操作和/或写操作。
可选的，所述访问安全问题包括机密数据的外泄问题，所述安全访问策略包括：
若第一IP核的安全级别高于第二IP核的安全级别，则不允许所述第一IP核对所述第二IP核执行写操作，和/或，不允许所述第二IP核对所述第一IP核执行读操作。
可选的，所述针对访问安全问题，确定安全访问策略，包括：
针对访问安全问题，结合总线协议，确定安全访问策略；
所述对目标芯片进行测试，得到所述目标芯片的测试行为，包括：
基于所述总线协议对目标芯片进行测试，得到所述目标芯片的测试行为。
可选的，所述报警信息包括：所述测试行为的执行主体、执行对象、执行时间和执行位置，以及与所述测试行为对应的安全访问策略。
本申请实施例还提供了一种安全性测试装置，所述装置包括：
策略确定单元，用于针对访问安全问题，确定安全访问策略；
测试单元，用于对目标芯片进行测试，得到所述目标芯片的测试行为；
报警信息产生单元，用于若所述测试行为不符合所述安全访问策略，则产生报警信息。
可选的，所述目标芯片的测试行为包括：所述目标芯片中的知识产权IP核之间的读操作和/或写操作。
可选的，所述访问安全问题包括机密数据的外泄问题，所述安全访问策略包括：
若第一IP核的安全级别高于第二IP核的安全级别，则不允许所述第一IP核对所述第二IP核执行写操作，和/或，不允许所述第二IP核对所述第一IP核执行读操作。
可选的，所述策略确定单元具体用于：针对访问安全问题，结合总线协议，确定安全访问策略；
所述测试单元具体用于：基于所述总线协议对目标芯片进行测试，得到所述目标芯片的测试行为。
可选的，所述报警信息包括：所述测试行为的执行主体、执行对象、执行时间和执行位置，以及与所述测试行为对应的安全访问策略。
本申请实施例提供了一种安全性测试方法及装置，针对访问安全问题，确定安全访问策略，对目标芯片进行测试，得到目标芯片的测试行为，若测试行为不符合安全访问策略，则说明目标芯片来说该访问是不安全的访问，目标芯片存在安全漏洞，则可以产生报警信息。本申请实施例中，针对访问安全问题对目标芯片进行测试，从而检查芯片级的互操作的安全性，提高了芯片测试的全面性以及可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种安全性测试方法的流程图；
图2为本申请实施例提供的一种安全性测试装置的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
目前，SoC芯片上的敏感信息增多，架构更加灵活，固/硬件操作更加复杂多变等现状，使SoC系统级安全性逐渐引人关注。然而，SoC芯片中的IP核可以由第三方设计，此外，原始设备制造商(Original Equipment Manufacturer，OEM)代工、分离制造、在线固硬件更新等会在生产供应链中引入多元角色，使系统的可测性和可信性难以保证。如何对SoC芯片进行安全性测试，成为本领域重要的目标。
然而，发明人经过研究发现，现有的针对芯片的安全性评估主要是对各个功能模块的检查。例如在芯片实际制造之前筛查其中的木马或漏洞，以及时修改设计或增加防御机制。具体的，可以通过事件、时间等模拟方法比较IP核的电路模块设计与规定的功能是否一致，或者，可以通过一系列高层次参考模型和电路的等价性检查来证明不同属性或抽象层次的描述是否等价。
这些筛查方式往往侧重于通过穷举搜索的方式来查找各个功能模块的设计中存在的错误，难于直接对芯片级互操作进行检查，需要的计算量较大，同时检查不够全面。
基于此，本申请实施例提供了一种安全性测试方法及装置，针对访问安全问题，确定安全访问策略，对目标芯片进行测试，得到目标芯片的测试行为，若测试行为不符合安全访问策略，则说明目标芯片来说该访问是不安全的访问，目标芯片存在安全漏洞，则可以产生报警信息。本申请实施例中，针对访问安全问题对目标芯片进行测试，从而检查芯片级的互操作的安全性，提高了芯片测试的全面性以及可靠性。
下面结合附图，通过实施例来详细说明本申请实施例提供的一种安全性测试方法及装置的具体实现方式。
参考图1所示为本申请实施例提供的一种安全性测试方法的流程图，可以包括以下步骤。
S101，针对访问安全问题，确定安全访问策略。
在本申请实施例中，访问安全问题是基于SoC芯片中的IP核之间相互访问而产生的安全问题，访问安全问题例如可以是机密数据的外泄问题，或者数据的完整性遭到破坏的问题，还可以是数据的可用性遭到破坏的问题，再或者可以是其他访问安全问题。例如一个IP核对另一个IP核进行读写操作，可能存在数据的机密性和/或完整性遭到破坏的问题。
安全访问策略可以是应用或用户定义的，安全访问策略可以用于解决相应的访问安全问题，例如针对机密数据的外泄问题，可以对机密数据的被读和写出进行限制，则安全访问策略可以是限制对机密数据的被读和写出；针对数据的完整性遭到破坏的问题，可以对数据的读取和写入操作进行限制，则安全访问策略可以是限制对数据的读取和写入操作；针对其他访问安全问题，可以对特定IP核之间的读取和/或写入进行自定义的限制，则安全访问策略可以是限制对特定IP核之间的读取和/或写入的自定义策略。
在本申请实施例中，可以为SoC芯片的总线上集成的各个IP核确定安全级别，安全级别高的IP核中的数据的机密程度较高，而安全级别低的IP核中的数据的机密程度较低。具体的，可以根据IP核的形式和属性对IP核的安全级别进行划分，例如开发渠道获得的IP核的安全级别通常较低，而自主开发或认证过的IP核的安全级别通常较高。
IP核针对读操作可以有一个安全级别ARPROT，针对写操作可以有一个安全级别AWPROT，针对读操作和针对写操作这两个安全级别可以相同，也可以不同。具体的，IP核的安全级别也可以通过数字表示，例如5表示最高级别，而0表示最低级别等。当然，IP核的安全级别也可以根据总线协议表示。
针对机密数据的外泄问题，相应的安全访问策略可以为，若第一IP核的安全级别高于第二IP核的安全级别，则不允许第一IP核对第二IP核执行写操作，和/或，不允许第二IP核对第一IP核执行读操作。也就是说，高安全级别的第一IP核不可以对低安全级别的第二IP核执行写操作，避免第一IP核中的机密数据下传到第二IP核中，而低安全级别的第二IP核不可以对高安全级别的第一IP核执行读操作，避免获取到第一IP核中的机密数据。
当然，第一IP核可以对第二IP核执行读操作，并不会对第一IP核中的数据的机密性构成破坏，第二IP核也可以对第一IP核进行写操作，同样不会对第一IP核中的机密数据构成破坏。此外，若第三IP核与第一IP核的安全级别相同，则第三IP核可以对第一IP核进行读操作和/或写操作，同样的，第一IP核也可以对第三IP核进行读操作和/或写操作，不会造成第一IP核或第三IP核中的机密数据的外泄。
当然，对于数据的完整性问题、可用性问题或其他访问安全问题，可以有其他相应的安全访问策略。
安全访问策略可以是应用或用户定义的，而自定义的安全访问策略可能涉及到兼容的问题，因此，在本申请实施例中，针对访问安全问题，确定安全访问策略，可以具体为，针对访问安全问题，结合总线协议，确定安全访问策略，这样在有总线架构存在的SoC中，确定出的安全访问策略是符合总线协议的，所有模块间的访问操作都是总线完成的，从而可以利用总线信号对访问的安全性进行判别，更加便利快捷，也更节省开销。
在本申请实施例中，总线标准可以包括ARM提出的先进微控制器总线架构(Advanced Microcontroller Bus Architecture，AMBA)、IBM提出的CoreConnect、Altera提出的Avalon、Opencores提出的Wishbone、ST提出的STBus等。当然，总线标准还可以包括AMBA标准，AMBA标准被广泛地使用，特别是在使用ARM处理器内核的SoC设计中。总线标准还可以包括AXI，AXI是ARM提出的专门针对高性能、高频率的系统芯片的总线传输协议，在高性能智能嵌入式设备中被大量使用。结合不同的总线协议，可以确定相应的安全访问策略，进而对访问的安全性进行判别。
具体实施时，可以先确定可能存在的访问安全问题，针对访问安全问题，结合解决此访问安全问题需要的访问约束条件，确定出相应的安全访问策略，满足安全访问策略的行为是安全的访问行为，而不满足安全访问策略的形式为不安全的访问行为。基于总线协议，将安全访问策略与实际的总线信号时序关系、取值等映射和抽象，得到可执行的安全访问策略，此时的安全访问策略可以通过形式化验证语言表达，不同的总线协议可以对应不同的形式化语言表达，在此不做举例说明。
S102，对目标芯片进行测试，得到目标芯片的测试行为。
目标芯片是待测试芯片，在对目标芯片进行测试时，可以使用测试用例对目标芯片进行仿真验证，测试用例可以为指示目标芯片中的IP核之间的读操作和/或写操作，为了对目标芯片的安全性进行验证，测试用例中可以包括不符合安全访问策略的指令。
对目标芯片进行测试后，可以得到目标芯片的测试行为，测试行为可以包括目标芯片中的IP核之间的读操作和/或写操作。可以理解的，测试行为是对测试用例的响应，例如测试用例指示第一IP核对第二IP核执行读操作，则产生的测试行为可以为第一IP核对第二IP核执行读操作。
在目标芯片产生测试行为后，可以对目标芯片的测试行为进行记录，例如记录发起写操作的主机的地址(MAWADDR)、写操作的实施对象的地址(SAWADDR)等，或者记录发起读操作的主机的地址(MARADDR)、写操作的实施对象的地址(SARADDR)等，当然，还可以记录执行写操作和/或读操作的时间，以及写操作和/或读操作对应的指令在测试用例中的位置。
可以理解的是，在对目标芯片进行测试时，可以基于总线协议得到测试行为，也就是说，记录的读操作和/或写操作是基于总线协议执行的。
S103，若测试行为不符合安全访问策略，则产生报警信息。
由上可知，测试行为实际上是对测试用例的一种响应，在本申请实施例中，可以判断测试行为是否符合安全访问策略，若是，则认为该测试行为是安全的，若否，则说明该测试行为是不安全的。
实际上，在测试用例中包括不符合安全访问策略的指令时，目标芯片可能执行该指令，也可能不执行该指令，若执行，则会产生相应的测试行为，说明目标芯片没有对指令的筛选，存在安全漏洞，在应对此类攻击时存在脆弱点，若不执行，则不会产生相应的测试行为，说明目标芯片对指令进行了筛选，不存在安全漏洞，在应对此类攻击时不存在脆弱点。
若测试行为不符合安全访问策略，则可以产生报警信息，提示目标芯片存在安全漏洞，报警信息可以包括测试行为的执行主体和执行对象，测试行为执行的时间、测试行为对应的指令在测试用例中的位置以及与测试行为对应的安全访问策略等。
具体实施时，可以将安全访问策略嵌入协议检查器AXIChecker，在生成测试行为后，可以将测试行为的描述输入该检测器，从而在测试行为不符合安全访问策略时，输出报警信息。
本申请实施例提供了一种安全性测试方法，针对访问安全问题，确定安全访问策略，对目标芯片进行测试，得到目标芯片的测试行为，若测试行为不符合安全访问策略，则说明目标芯片来说该访问是不安全的访问，目标芯片存在安全漏洞，则可以产生报警信息。本申请实施例中，针对访问安全问题对目标芯片进行测试，从而检查芯片级的互操作的安全性，提高了芯片测试的全面性以及可靠性。
基于以上一种安全性测试方法，本申请实施例还提供了一种安全性测试装置，参考图2所示，为本申请实施例提供的一种安全性测试装置的结构框图，所述装置包括：
策略确定单元110，用于针对访问安全问题，确定安全访问策略；
测试单元120，用于对目标芯片进行测试，得到所述目标芯片的测试行为；
报警信息产生单元130，用于若所述测试行为不符合所述安全访问策略，则产生报警信息。
可选的，所述目标芯片的测试行为包括：所述目标芯片中的知识产权IP核之间的读操作和/或写操作。
可选的，所述访问安全问题包括机密数据的外泄问题，所述安全访问策略包括：
若第一IP核的安全级别高于第二IP核的安全级别，则不允许所述第一IP核对所述第二IP核执行写操作，和/或，不允许所述第二IP核对所述第一IP核执行读操作。
可选的，所述策略确定单元具体用于：针对访问安全问题，结合总线协议，确定安全访问策略；
所述测试单元具体用于：基于所述总线协议对目标芯片进行测试，得到所述目标芯片的测试行为。
可选的，所述报警信息包括：所述测试行为的执行主体、执行对象、执行时间和执行位置，以及与所述测试行为对应的安全访问策略。
本申请实施例提供了一种安全性测试装置，针对访问安全问题，确定安全访问策略，对目标芯片进行测试，得到目标芯片的测试行为，若测试行为不符合安全访问策略，则说明目标芯片来说该访问是不安全的访问，目标芯片存在安全漏洞，则可以产生报警信息。本申请实施例中，针对访问安全问题对目标芯片进行测试，从而检查芯片级的互操作的安全性，提高了芯片测试的全面性以及可靠性。
本申请实施例中提到的“第一……”、“第一……”等名称中的“第一”只是用来做名字标识，并不代表顺序上的第一。该规则同样适用于“第二”等。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如只读存储器(英文：read-only memory，ROM)/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例和设备实施例而言，由于其基本相似于系统实施例，所以描述得比较简单，相关之处参见系统实施例的部分说明即可。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请的优选实施方式，并非用于限定本申请的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种安全性测试方法，其特征在于，所述方法包括：
针对访问安全问题，确定安全访问策略；
对目标芯片进行测试，得到所述目标芯片的测试行为；
若所述测试行为不符合所述安全访问策略，则产生报警信息。
2.根据权利要求1所述的方法，其特征在于，所述目标芯片的测试行为包括：所述目标芯片中的知识产权IP核之间的读操作和/或写操作。
3.根据权利要求2所述的方法，其特征在于，所述访问安全问题包括机密数据的外泄问题，所述安全访问策略包括：
若第一IP核的安全级别高于第二IP核的安全级别，则不允许所述第一IP核对所述第二IP核执行写操作，和/或，不允许所述第二IP核对所述第一IP核执行读操作。
4.根据权利要求1-3任意一项所述的方法，其特征在于，所述针对访问安全问题，确定安全访问策略，包括：
针对访问安全问题，结合总线协议，确定安全访问策略；
所述对目标芯片进行测试，得到所述目标芯片的测试行为，包括：
基于所述总线协议对目标芯片进行测试，得到所述目标芯片的测试行为。
5.根据权利要求1-3任意一项所述的方法，其特征在于，所述报警信息包括：所述测试行为的执行主体、执行对象、执行时间和执行位置，以及与所述测试行为对应的安全访问策略。
6.一种安全性测试装置，其特征在于，所述装置包括：
策略确定单元，用于针对访问安全问题，确定安全访问策略；
测试单元，用于对目标芯片进行测试，得到所述目标芯片的测试行为；
报警信息产生单元，用于若所述测试行为不符合所述安全访问策略，则产生报警信息。
7.根据权利要求6所述的装置，其特征在于，所述目标芯片的测试行为包括：所述目标芯片中的知识产权IP核之间的读操作和/或写操作。
8.根据权利要求7所述的装置，其特征在于，所述访问安全问题包括机密数据的外泄问题，所述安全访问策略包括：
若第一IP核的安全级别高于第二IP核的安全级别，则不允许所述第一IP核对所述第二IP核执行写操作，和/或，不允许所述第二IP核对所述第一IP核执行读操作。
9.根据权利要求6-8任意一项所述的装置，其特征在于，所述策略确定单元具体用于：针对访问安全问题，结合总线协议，确定安全访问策略；
所述测试单元具体用于：基于所述总线协议对目标芯片进行测试，得到所述目标芯片的测试行为。
10.根据权利要求6-8任意一项所述的装置，其特征在于，所述报警信息包括：所述测试行为的执行主体、执行对象、执行时间和执行位置，以及与所述测试行为对应的安全访问策略。
CN201910350308.1A 2019-04-28 2019-04-28 一种安全性测试方法及装置 Pending CN110069374A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910350308.1A CN110069374A (zh) 2019-04-28 2019-04-28 一种安全性测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910350308.1A CN110069374A (zh) 2019-04-28 2019-04-28 一种安全性测试方法及装置

Publications (1)

Publication Number Publication Date
CN110069374A true CN110069374A (zh) 2019-07-30

Family

ID=67369296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910350308.1A Pending CN110069374A (zh) 2019-04-28 2019-04-28 一种安全性测试方法及装置

Country Status (1)

Country Link
CN (1) CN110069374A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737787A (zh) * 2004-08-17 2006-02-22 弗尼克斯-康泰克有限及两合公司 总线耦合安全相关过程的方法和设备
US20060095793A1 (en) * 2004-10-08 2006-05-04 International Business Machines Corporation Secure memory control parameters in table look aside buffer data fields and support memory array
CN107358123A (zh) * 2016-05-10 2017-11-17 中国科学院微电子研究所 一种安全检测方法及装置
CN107526969A (zh) * 2016-06-20 2017-12-29 中国科学院微电子研究所 一种确定ip核安全级别的方法及装置
CN108388814A (zh) * 2018-02-09 2018-08-10 清华大学 检测处理器的方法、检测装置以及检测系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737787A (zh) * 2004-08-17 2006-02-22 弗尼克斯-康泰克有限及两合公司 总线耦合安全相关过程的方法和设备
US20060095793A1 (en) * 2004-10-08 2006-05-04 International Business Machines Corporation Secure memory control parameters in table look aside buffer data fields and support memory array
CN107358123A (zh) * 2016-05-10 2017-11-17 中国科学院微电子研究所 一种安全检测方法及装置
CN107526969A (zh) * 2016-06-20 2017-12-29 中国科学院微电子研究所 一种确定ip核安全级别的方法及装置
CN108388814A (zh) * 2018-02-09 2018-08-10 清华大学 检测处理器的方法、检测装置以及检测系统

Similar Documents

Publication Publication Date Title
CN104160404B (zh) 基于沙箱使用来检测、执行和控制访问权限
WO2021046540A1 (en) Graph-manipulation based domain-specific execution environment
US11531773B2 (en) Verification of bitstreams
Tao et al. Testing and quality validation for ai software–perspectives, issues, and practices
EP2079032A1 (en) Interconnect architectural state coverage measurement methodology
KR20180105688A (ko) 인공 지능을 기반으로 한 컴퓨터 보안
CN107247749A (zh) 一种数据库状态确定方法、一致性验证方法及装置
US8838430B1 (en) Detection of memory access violation in simulations
CN109446211B (zh) 一种一致性校验方法及装置
CN115130402A (zh) 一种缓存验证方法、系统、电子设备及可读存储介质
CN109784070A (zh) 一种可信硬件结构
Zhang et al. Red alert for power leakage: Exploiting intel rapl-induced side channels
CN109871312A (zh) 一种接口测试方法、装置、设备及可读存储介质
CN110263548A (zh) 一种Web应用漏洞检测规则生成方法、终端及存储介质
US20240283757A1 (en) Systems and methods for improving interactions with artificial intelligence models
US20220067204A1 (en) System architecture for providing privacy by design
CN107807812A (zh) 一种基于hdl代码的硬件脆弱性评估方法
CN106997322A (zh) 用于自动化测试的方法及设备
US11392487B2 (en) Synthetic deidentified test data
Lin et al. Hw-v2w-map: Hardware vulnerability to weakness mapping framework for root cause analysis with gpt-assisted mitigation suggestion
CN114116337A (zh) 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质
CN110069374A (zh) 一种安全性测试方法及装置
CN111859862A (zh) 文本的数据标注方法和装置、存储介质及电子装置
CN112380127B (zh) 测试用例回归方法、装置、设备和存储介质
TWI732381B (zh) 用於計算機程式的線上測試系統及測試方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190730

RJ01 Rejection of invention patent application after publication