CN110058816A - 一种基于ddr的高速多用户队列管理器及方法 - Google Patents

一种基于ddr的高速多用户队列管理器及方法 Download PDF

Info

Publication number
CN110058816A
CN110058816A CN201910285210.2A CN201910285210A CN110058816A CN 110058816 A CN110058816 A CN 110058816A CN 201910285210 A CN201910285210 A CN 201910285210A CN 110058816 A CN110058816 A CN 110058816A
Authority
CN
China
Prior art keywords
data
queue
ddr
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910285210.2A
Other languages
English (en)
Other versions
CN110058816B (zh
Inventor
乔庐峰
陈庆华
孙明乾
杨健
邹仕祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Army Engineering University of PLA
Original Assignee
Army Engineering University of PLA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Army Engineering University of PLA filed Critical Army Engineering University of PLA
Priority to CN201910285210.2A priority Critical patent/CN110058816B/zh
Publication of CN110058816A publication Critical patent/CN110058816A/zh
Application granted granted Critical
Publication of CN110058816B publication Critical patent/CN110058816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种基于DDR的高速多用户的队列管理器及方法。该队列管理器包括写操作模块、读操作模块、DDR接口模块和DDR存储器。方法为：针对高性能网络设备中的多用户队列管理器，采用写操作与读操作分离的管理方式，写操作与读操作部署于不同的模块中；写操作模块与读操作模块分别维护各自的队列状态信息，两队列状态信息通过DDR接口模块进行同步更新；写操作模块与读操作模块分别内置缓冲区，用于缓存待写入DDR存储器中的数据或从DDR存储器中读出来的数据。本发明实现了对多用户队列的平滑、可靠管理，提升了整个队列结构的吞吐量。

Description

一种基于DDR的高速多用户队列管理器及方法
技术领域
本发明涉及电子电路技术领域，特别是一种基于DDR的高速多用户队列管理器及方法。
背景技术
在高速网络设备中，队列管理器需要采用片外大容量存储诸如DDR作为数据缓冲区，以实现对大量队列的存储管理。队列管理器中每一队列的长度可按照需求进行静态划分，也可基于链表结构进行动态划分，用于在对存储容量充分利用的前提下有效地管理多个逻辑队列。
传统的多队列管理器核心电路采用单个状态机实现，读写操作并存于同一模块中，二者共享所有的队列状态信息，具体操作流程为：首先产生读写操作请求，依据读写操作请求查询相应的队列状态，然后根据查询得到的特定队列状态信息，将该队列队首位置的数据读出或者将某一数据添加至该队列的队尾，最后对该队列的状态信息进行更新，后续针对该队列的操作将依据已更新的队列状态信息进行。这种方法的优点是队列管理器针对特定队列的操作模式简单，同一状态机下，读写操作分时执行，更新队列信息的操作紧跟在读操作或写操作之后，避免了数据还未写入，队列内指针位置尚未更新便开始进行数据读取这种现象的发生。但由于该方法采用了串行操作方式，读写操作无法同时进行，必须等待写操作或读操作完成，即将数据写入至DDR中，或者将数据从DDR读出之后，才能更新相应的队列状态，进而继续进行下一操作；在队列状态查询和更新的过程中，DDR总线处于空闲状态，其带宽利用率不高，严重地影响了整个队列管理器的吞吐率。
发明内容
本发明的目的在于提供一种可以提高DDR总线带宽利用率、提高整个队列管理器吞吐率的基于DDR的高速多用户队列管理器及方法。
实现本发明目的的技术解决方案为：一种基于DDR的高速多用户的队列管理器，包括写操作模块、读操作模块、DDR接口模块和DDR存储器；
所述写操作模块，用于处理针对一设定队列的写请求；
所述读操作模块，用于处理针对一设定队列的读请求；
所述DDR接口模块，用于将写操作模块缓冲区中的数据存储至DDR存储器中的指定位置，同时将DDR存储器中的数据暂存至读操作模块内部的缓冲区中，并更新写操作模块内部队列状态信息。
进一步地，所述写操作模块，包括第一～第四RAM、第一数据FIFO和第一指针FIFO；
所述第一～第四RAM分别用于对各个队列的首地址、尾地址、写指针和队列深度进行存储与管理；
所述第一数据FIFO用于对待写入DDR存储器中的数据信息进行缓存；
所述第一指针FIFO用于对待写入DDR存储器中的数据的地址信息进行缓存。
进一步地，所述读操作模块，包括第五～第八RAM、第二数据FIFO和第二指针FIFO；
所述第五～第八RAM分别用于对各个队列的首地址、尾地址、写指针和队列深度进行存储与管理；
所述第二数据FIFO用于缓存从DDR存储器中读出的数据信息；
所述第二指针FIFO用于缓存从DDR存储器中读出的数据对应的状态信息，包括数据的深度和所属队列。
进一步地，所述DDR接口模块，包括第三FIFO和第四FIFO，分别用于存储数据写入完成指示信息和数据读出完成指示信息。
一种基于DDR的高速多用户的队列管理方法，采用写操作与读操作分离的管理方式，写操作与读操作部署于不同的模块中；写操作模块与读操作模块分别维护各自的队列状态信息，两队列状态信息通过DDR接口模块进行同步更新；写操作模块与读操作模块分别内置缓冲区，用于缓存待写入DDR存储器中的数据或从DDR存储器中读出来的数据；包括以下步骤：
步骤1、写操作模块进行数据写入流程操作；
步骤2、读操作模块进行数据读出流程操作。
进一步地，步骤1所述的写操作模块进行数据写入流程操作，具体如下：
步骤1.1、写操作模块接收来自外部的写请求，写请求中包含有queue_id信息，用于指示当前写操作所对应的特定队列；
步骤1.2、写操作模块依据queue_id查询写操作模块的第一～第四RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成DDR存储器内部地址，DDR存储器内部地址包括数据在DDR存储器中的存储位置；
步骤1.3、写操作模块将待写入DDR存储器中的数据及其对应的地址信息分别缓存至写操作模块的第一数据FIFO和第一指针FIFO中，然后开始处理下一写请求；
步骤1.4、DDR接口模块从写操作模块的第一数据FIFO和第一指针FIFO中读出待写入DDR存储器中的数据及其对应的地址信息，按照地址将数据写入到DDR存储器中；
步骤1.5、数据写入完成之后，DDR接口模块生成数据写入完成指示信息，读操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新。
进一步地，步骤2所述的读操作模块进行数据读出流程操作，具体如下：
步骤2.1、读操作模块接收来自外部的读请求，读请求中包含有queue_id信息，用于指示当前读操作所对应的特定队列；
步骤2.2、读操作模块依据queue_id查询读操作模块的第五～第八RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成该读请求所对应的DDR存储器内部地址，并发送至DDR接口模块，然后开始处理下一读请求；
步骤2.3、DDR接口模块依据该地址将数据从DDR存储器中读出，并将其缓存至读操作模块的第二数据FIFO中，同时向第二指针FIFO中写入该数据所对应的队列和读出的数据深度信息；
步骤2.4、数据读出完成之后，DDR接口模块生成数据读出完成指示信息，写操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新。
本发明与现有技术相比，其显著优点为：(1)读操作与写操作部署于不同的模块中，二者可实现并行操作；(2)数据写入完成和数据读出完成之后分别生成指示信息，通知读操作模块和写操作模块更新相应的队列状态，从而有效地避免了读写冲突；(3)利用内部缓冲区，提高了DDR总线的带宽利用率，保证了整个队列管理器的吞吐率；(4)可按需对队列管理器中的每一队列进行静态划分或基于链表结构进行动态划分，保证了片外DDR的存储资源利用率。
附图说明
图1为本发明基于DDR的高速多用户队列管理器的结构框图。
图2为本发明基于DDR的高速多用户队列管理方法中的数据写入流程图。
图3为本发明基于DDR的高速多用户队列管理方法中的数据读出流程图。
具体实施方式
本发明基于DDR的高速多用户的队列管理器，包括写操作模块、读操作模块、DDR接口模块和DDR存储器；
所述写操作模块，用于处理针对一设定队列的写请求；
所述读操作模块，用于处理针对一设定队列的读请求；
所述DDR接口模块，用于将写操作模块缓冲区中的数据存储至DDR存储器中的指定位置，同时将DDR存储器中的数据暂存至读操作模块内部的缓冲区中，并更新写操作模块内部队列状态信息。
进一步地，所述写操作模块，包括第一～第四RAM、第一数据FIFO和第一指针FIFO；
所述第一～第四RAM分别用于对各个队列的首地址、尾地址、写指针和队列深度进行存储与管理；
所述第一数据FIFO用于对待写入DDR存储器中的数据信息进行缓存；
所述第一指针FIFO用于对待写入DDR存储器中的数据的地址信息进行缓存。
进一步地，所述读操作模块，包括第五～第八RAM、第二数据FIFO和第二指针FIFO；
所述第五～第八RAM分别用于对各个队列的首地址、尾地址、写指针和队列深度进行存储与管理；
所述第二数据FIFO用于缓存从DDR存储器中读出的数据信息；
所述第二指针FIFO用于缓存从DDR存储器中读出的数据对应的状态信息，包括数据的深度和所属队列。
进一步地，所述DDR接口模块，包括第三FIFO和第四FIFO，分别用于存储数据写入完成指示信息和数据读出完成指示信息。
一种基于DDR的高速多用户的队列管理方法，采用写操作与读操作分离的管理方式，写操作与读操作部署于不同的模块中；写操作模块与读操作模块分别维护各自的队列状态信息，两队列状态信息通过DDR接口模块进行同步更新；写操作模块与读操作模块分别内置缓冲区，用于缓存待写入DDR存储器中的数据或从DDR存储器中读出来的数据；包括以下步骤：
步骤1、写操作模块进行数据写入流程操作；
步骤2、读操作模块进行数据读出流程操作。
进一步地，步骤1所述的写操作模块进行数据写入流程操作，具体如下：
步骤1.1、写操作模块接收来自外部的写请求，写请求中包含有queue_id信息，用于指示当前写操作所对应的特定队列；
步骤1.2、写操作模块依据queue_id查询写操作模块的第一～第四RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成DDR存储器内部地址，DDR存储器内部地址包括数据在DDR存储器中的存储位置；
步骤1.3、写操作模块将待写入DDR存储器中的数据及其对应的地址信息分别缓存至写操作模块的第一数据FIFO和第一指针FIFO中，然后开始处理下一写请求；
步骤1.4、DDR接口模块从写操作模块的第一数据FIFO和第一指针FIFO中读出待写入DDR存储器中的数据及其对应的地址信息，按照地址将数据写入到DDR存储器中；
步骤1.5、数据写入完成之后，DDR接口模块生成数据写入完成指示信息，读操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新。
进一步地，步骤2所述的读操作模块进行数据读出流程操作，具体如下：
步骤2.1、读操作模块接收来自外部的读请求，读请求中包含有queue_id信息，用于指示当前读操作所对应的特定队列；
步骤2.2、读操作模块依据queue_id查询读操作模块的第五～第八RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成该读请求所对应的DDR存储器内部地址，并发送至DDR接口模块，然后开始处理下一读请求；
步骤2.3、DDR接口模块依据该地址将数据从DDR存储器中读出，并将其缓存至读操作模块的第二数据FIFO中，同时向第二指针FIFO中写入该数据所对应的队列和读出的数据深度信息；
步骤2.4、数据读出完成之后，DDR接口模块生成数据读出完成指示信息，写操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新。
下面结合附图及具体实施方式对本发明作进一步详细说明。
实施例
结合图1，本发明基于DDR的高速多用户队列管理器，包括写操作模块、读操作模块、DDR接口模块和DDR存储器；
所述写操作模块，用于处理针对某一特定队列的写请求；
所述读操作模块，用于处理针对某一特定队列的读请求；
所述DDR接口模块，用于将写操作模块缓冲区中的数据存储至DDR存储器中的指定位置，同时将DDR存储器中的数据暂存至读操作模块内部的缓冲区中，并更新写操作模块内部队列状态信息。
进一步地，所述写操作模块，包括第一～第四RAM、第一数据FIFO和第一指针FIFO；
所述第一～第四RAM，分别用于对各个队列的首地址(head_ram)、尾地址(tail_ram)、写指针(wr_ptr_ram)和队列深度(depth_ram)进行存储与管理；
所述第一数据FIFO(data_fifo)和第一指针FIFO(ptr_fifo)分别用于对待写入DDR存储器中的数据及其地址信息进行缓存。
进一步地，所述读操作模块，包括第五～第八RAM、第二数据FIFO和第二指针FIFO；
所述第五～第八RAM，分别用于对各个队列的首地址(head_ram)、尾地址(tail_ram)、写指针(wr_ptr_ram)和队列深度(depth_ram)进行存储与管理；
所述第二数据FIFO(data_fifo)和第二指针FIFO(ptr_fifo)分别用于缓存从DDR存储器中读出的数据和该数据对应的状态信息，包括数据的深度及所属队列等。
进一步地，所述DDR接口模块，包括第三FIFO和第四FIFO，分别用于存储数据写入完成指示信息和数据读出完成指示信息。
一种基于DDR的高速多用户的队列管理方法，包括以下步骤：
步骤1、写操作模块进行数据写入流程操作；
步骤2、读操作模块进行数据读出流程操作。
结合图2，步骤1所述的写操作模块进行数据写入流程操作，具体如下：
步骤1.1、写操作模块接收来自外部的写请求，写请求中包含有queue_id信息，用于指示当前写操作所对应的特定队列；
步骤1.2、写操作模块依据queue_id查询写操作模块的第一～第四RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成DDR内部地址，DDR存储器内部地址包括数据在DDR存储器中的存储位置；
步骤1.3、写操作模块将待写入DDR存储器中的数据及其对应的地址信息分别缓存至写操作模块的第一数据FIFO和第一指针FIFO中，然后开始处理下一写请求；
步骤1.4、DDR接口模块从写操作模块的第一数据FIFO和第一指针FIFO中读出待写入DDR存储器中的数据及其对应的地址信息(流程①)，按照地址将数据写入到DDR存储器中(流程②)；
步骤1.5、数据写入完成之后，DDR接口模块生成数据写入完成指示信息，读操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新(流程③)。
结合图3，步骤2所述的读操作模块进行数据读出流程操作，具体如下：：
步骤2.1、读操作模块接收来自外部的读请求，读请求中包含有queue_id信息，用于指示当前读操作所对应的特定队列；
步骤2.2、读操作模块依据queue_id查询读操作模块的第五～第八RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成该读请求所对应的DDR存储器内部地址，并发送至DDR接口模块，然后开始处理下一读请求；
步骤2.3、DDR接口模块依据该地址将数据从DDR存储器中读出(流程①)并将其缓存至读操作模块的第二数据FIFO中，同时向第二指针FIFO中写入该数据所对应的队列和读出的数据深度信息(流程②)；
步骤2.4、数据读出完成之后，DDR接口模块生成数据读出完成指示信息，写操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新(流程③)。
综上所述，本发明首先读操作与写操作部署于不同的模块中，二者可实现并行操作；其次，数据写入完成和数据读出完成之后分别生成指示信息，通知读操作模块和写操作模块更新相应的队列状态，从而有效地避免了读写冲突；然后，利用内部缓冲区，提高了DDR总线的带宽利用率，保证了整个队列管理器的吞吐率；最后，可按需对队列管理器中的每一队列进行静态划分或基于链表结构进行动态划分，保证了片外DDR的存储资源利用率。

Claims (7)

1.一种基于DDR的高速多用户的队列管理器，其特征在于，包括写操作模块、读操作模块、DDR接口模块和DDR存储器；
所述写操作模块，用于处理针对一设定队列的写请求；
所述读操作模块，用于处理针对一设定队列的读请求；
所述DDR接口模块，用于将写操作模块缓冲区中的数据存储至DDR存储器中的指定位置，同时将DDR存储器中的数据暂存至读操作模块内部的缓冲区中，并更新写操作模块内部队列状态信息。
2.根据权利要求1所述的基于DDR的高速多用户的队列管理器，其特征在于，所述写操作模块，包括第一～第四RAM、第一数据FIFO和第一指针FIFO；
所述第一～第四RAM分别用于对各个队列的首地址、尾地址、写指针和队列深度进行存储与管理；
所述第一数据FIFO用于对待写入DDR存储器中的数据信息进行缓存；
所述第一指针FIFO用于对待写入DDR存储器中的数据的地址信息进行缓存。
3.根据权利要求1所述的基于DDR的高速多用户的队列管理器，其特征在于，所述读操作模块，包括第五～第八RAM、第二数据FIFO和第二指针FIFO；
所述第五～第八RAM分别用于对各个队列的首地址、尾地址、写指针和队列深度进行存储与管理；
所述第二数据FIFO用于缓存从DDR存储器中读出的数据信息；
所述第二指针FIFO用于缓存从DDR存储器中读出的数据对应的状态信息，包括数据的深度和所属队列。
4.根据权利要求1所述的基于DDR的高速多用户的队列管理器，其特征在于，所述DDR接口模块，包括第三FIFO和第四FIFO，分别用于存储数据写入完成指示信息和数据读出完成指示信息。
5.一种基于DDR的高速多用户的队列管理方法，其特征在于，采用写操作与读操作分离的管理方式，写操作与读操作部署于不同的模块中；写操作模块与读操作模块分别维护各自的队列状态信息，两队列状态信息通过DDR接口模块进行同步更新；写操作模块与读操作模块分别内置缓冲区，用于缓存待写入DDR存储器中的数据或从DDR存储器中读出来的数据；包括以下步骤：
步骤1、写操作模块进行数据写入流程操作；
步骤2、读操作模块进行数据读出流程操作。
6.根据权利要求5所述的基于DDR的高速多用户的队列管理方法，其特征在于，步骤1所述的写操作模块进行数据写入流程操作，具体如下：
步骤1.1、写操作模块接收来自外部的写请求，写请求中包含有queue_id信息，用于指示当前写操作所对应的特定队列；
步骤1.2、写操作模块依据queue_id查询写操作模块的第一～第四RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成DDR存储器内部地址，DDR存储器内部地址包括数据在DDR存储器中的存储位置；
步骤1.3、写操作模块将待写入DDR存储器中的数据及其对应的地址信息分别缓存至写操作模块的第一数据FIFO和第一指针FIFO中，然后开始处理下一写请求；
步骤1.4、DDR接口模块从写操作模块的第一数据FIFO和第一指针FIFO中读出待写入DDR存储器中的数据及其对应的地址信息，按照地址将数据写入到DDR存储器中；
步骤1.5、数据写入完成之后，DDR接口模块生成数据写入完成指示信息，读操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新。
7.根据权利要求5所述的基于DDR的高速多用户的队列管理方法，其特征在于，步骤2所述的读操作模块进行数据读出流程操作，具体如下：
步骤2.1、读操作模块接收来自外部的读请求，读请求中包含有queue_id信息，用于指示当前读操作所对应的特定队列；
步骤2.2、读操作模块依据queue_id查询读操作模块的第五～第八RAM中存储的队列状态信息，获得该队列的首地址、尾地址、写指针及当前队列深度，进而生成该读请求所对应的DDR存储器内部地址，并发送至DDR接口模块，然后开始处理下一读请求；
步骤2.3、DDR接口模块依据该地址将数据从DDR存储器中读出，并将其缓存至读操作模块的第二数据FIFO中，同时向第二指针FIFO中写入该数据所对应的队列和读出的数据深度信息；
步骤2.4、数据读出完成之后，DDR接口模块生成数据读出完成指示信息，写操作模块对该信息进行读取，依据此信息对其内部队列状态进行更新。
CN201910285210.2A 2019-04-10 2019-04-10 一种基于ddr的高速多用户队列管理器及方法 Active CN110058816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910285210.2A CN110058816B (zh) 2019-04-10 2019-04-10 一种基于ddr的高速多用户队列管理器及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910285210.2A CN110058816B (zh) 2019-04-10 2019-04-10 一种基于ddr的高速多用户队列管理器及方法

Publications (2)

Publication Number Publication Date
CN110058816A true CN110058816A (zh) 2019-07-26
CN110058816B CN110058816B (zh) 2020-09-18

Family

ID=67318678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910285210.2A Active CN110058816B (zh) 2019-04-10 2019-04-10 一种基于ddr的高速多用户队列管理器及方法

Country Status (1)

Country Link
CN (1) CN110058816B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112949446A (zh) * 2021-02-25 2021-06-11 山东英信计算机技术有限公司 一种物体识别方法、装置、设备及介质
CN113126917A (zh) * 2021-04-01 2021-07-16 山东英信计算机技术有限公司 一种分布式存储中请求处理方法、系统、设备以及介质
CN113821457A (zh) * 2021-10-11 2021-12-21 芯河半导体科技(无锡)有限公司 一种高性能读写链表缓存的装置及方法
CN115309676A (zh) * 2022-10-12 2022-11-08 浪潮电子信息产业股份有限公司 一种异步fifo读写控制方法、系统及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459839A (en) * 1991-09-05 1995-10-17 International Business Machines Corporation System and method for managing queue read and write pointers
CN1303053A (zh) * 2000-01-04 2001-07-11 国际商业机器公司 缓冲器的队列管理器
CN1643872A (zh) * 2002-04-30 2005-07-20 思科技术公司 缓存流数据
US20190042305A1 (en) * 2018-03-06 2019-02-07 Intel Corporation Technologies for moving workloads between hardware queue managers
CN109558250A (zh) * 2018-11-02 2019-04-02 锐捷网络股份有限公司 一种基于fpga的通信方法、设备、主机及异构加速系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459839A (en) * 1991-09-05 1995-10-17 International Business Machines Corporation System and method for managing queue read and write pointers
CN1303053A (zh) * 2000-01-04 2001-07-11 国际商业机器公司 缓冲器的队列管理器
CN1643872A (zh) * 2002-04-30 2005-07-20 思科技术公司 缓存流数据
US20190042305A1 (en) * 2018-03-06 2019-02-07 Intel Corporation Technologies for moving workloads between hardware queue managers
CN109558250A (zh) * 2018-11-02 2019-04-02 锐捷网络股份有限公司 一种基于fpga的通信方法、设备、主机及异构加速系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
武东明; 乔庐峰; 陈庆华: "IP卫星网络接入网关中队列管理器的设计与实现", 《通信技术》 *
黄旭、乔庐峰、陈庆华、吴艳华: "AFDX队列管理器的设计与实现", 《通信技术》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112949446A (zh) * 2021-02-25 2021-06-11 山东英信计算机技术有限公司 一种物体识别方法、装置、设备及介质
CN112949446B (zh) * 2021-02-25 2023-04-18 山东英信计算机技术有限公司 一种物体识别方法、装置、设备及介质
CN113126917A (zh) * 2021-04-01 2021-07-16 山东英信计算机技术有限公司 一种分布式存储中请求处理方法、系统、设备以及介质
CN113821457A (zh) * 2021-10-11 2021-12-21 芯河半导体科技(无锡)有限公司 一种高性能读写链表缓存的装置及方法
CN115309676A (zh) * 2022-10-12 2022-11-08 浪潮电子信息产业股份有限公司 一种异步fifo读写控制方法、系统及电子设备

Also Published As

Publication number Publication date
CN110058816B (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN110058816A (zh) 一种基于ddr的高速多用户队列管理器及方法
CN110806986B (zh) 提高网络芯片报文存储效率的方法、设备及存储介质
CN104536701B (zh) 一种nvme协议多命令队列的实现方法及系统
CN109388590B (zh) 提升多通道dma访问性能的动态缓存块管理方法和装置
CN106325758B (zh) 一种队列存储空间管理方法及装置
US9841913B2 (en) System and method for enabling high read rates to data element lists
US10248350B2 (en) Queue management method and apparatus
WO2011015055A1 (zh) 一种存储管理的方法和系统
CN107908357B (zh) 命名数据网转发平面pit存储结构及其数据检索方法
CN108496161A (zh) 数据缓存装置及控制方法、数据处理芯片、数据处理系统
JP7074839B2 (ja) パケット処理
WO2017133439A1 (zh) 一种数据管理方法及装置、计算机存储介质
US9785367B2 (en) System and method for enabling high read rates to data element lists
CN106375249B (zh) 交换芯片的控制方法及控制系统
CN106254270A (zh) 一种队列管理方法及装置
CN111984198B (zh) 消息队列实现方法、装置及电子设备
JP2006253790A (ja) パケット伝送装置及びパケット伝送方法
CN113821457B (zh) 一种高性能读写链表缓存的装置及方法
WO2024001414A1 (zh) 报文的缓存方法、装置、电子设备及存储介质
CN116800692B (zh) 活动队列的调度方法、装置及存储介质
CN114900456B (zh) 一种mac地址管理装置及方法
CN111585918B (zh) 一种应用于存储转发机制交换机的存储转发装置和方法
JP2017204846A (ja) スイッチおよびそのデータアクセス方法
CN105528312A (zh) 一种保证通信处理机与主机间接收数据完整性的系统及其方法
CN113709061A (zh) 一种报文转发的方法和电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant