CN109994086A - 场序驱动液晶显示电路及其显示装置 - Google Patents

场序驱动液晶显示电路及其显示装置 Download PDF

Info

Publication number
CN109994086A
CN109994086A CN201910275335.7A CN201910275335A CN109994086A CN 109994086 A CN109994086 A CN 109994086A CN 201910275335 A CN201910275335 A CN 201910275335A CN 109994086 A CN109994086 A CN 109994086A
Authority
CN
China
Prior art keywords
data
circuit
output
pin
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910275335.7A
Other languages
English (en)
Other versions
CN109994086B (zh
Inventor
杨会军
邓更新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hao Sheng Video Co Ltd
Original Assignee
Shenzhen Hao Sheng Video Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hao Sheng Video Co Ltd filed Critical Shenzhen Hao Sheng Video Co Ltd
Priority to CN201910275335.7A priority Critical patent/CN109994086B/zh
Publication of CN109994086A publication Critical patent/CN109994086A/zh
Application granted granted Critical
Publication of CN109994086B publication Critical patent/CN109994086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开一种场序驱动液晶显示电路及显示装置，场序驱动液晶显示电路包括电源电路、控制电路、网络通讯电路、照度传感器和可编程逻辑器件电路，其中，控制电路根据环境光亮度生成模块光源数据，并将显示信息存储于控制电路的闪存区域，控制电路读取显示信息与采集环境光生成的模块光源数据组成显示装置驱动数据存储于缓存区域，并向可编程逻辑器件电路发送显示装置驱动数据及写入指令。可编程逻辑器件电路，具有接收显示装置驱动数据的两个存储区域，并根据显示装置驱动数据驱动显示装置工作。从而完成数据无缝缓冲与处理，本发明能够驱动更多的液晶显示模块、能够智能节能显示及自动调节亮度。

Description

场序驱动液晶显示电路及其显示装置
技术领域
本发明涉及液晶驱动技术领域，特别涉及场序驱动液晶显示电路及其显示装置。
背景技术
FSLCD(Field Sequential Color LCD，场序驱动式彩色液晶显示模块)液晶显示模块是一种不需要彩色滤光片，由RGB(红、绿、蓝)LED搭配时序的切换，分别发出红、绿、蓝光所造成的混色，进而显示彩色。其切换速度超过人眼的感知频率(60Hz)，所以人类的大脑，会因视觉的暂留效应，会将画面效果堆栈到一起，形成全彩画面的感受。
FSLCD由于不需要滤光片，显示的颜色直接由RGB背光合成，所以显示亮度可以做到非常高，达到1000cd/m2以上，且光线柔和，在室内及半户外显示中大量应用到，而且在实际应用中，一般是几十甚至上百片FSLCD显示模块级联显示，但是FSLCD显示是由RGB LED搭配液晶开关的时序切换，因此对控制时序要求的频率非常高，因此当采用MCU(微控制单元)作为时序输出时，最多只能驱动几片FSLCD显示模块级联显示。FSLCD显示模块由驱动板、发光源、液晶模块组成。
目前，在民航、轨道交通、广告等行业各种室内外信息显示设备大量应用，大量的电子设备的应用造成能源的大量消耗，加重了对环境的污染，全球各国通过制定能效标准能提高产品的能源效率；如何根据设备自身特点及应用环境，降低能源消耗是亟需解决的问题。
发明内容
本发明的主要目的是提出一种场序驱动液晶显示电路，旨在解决现有技术中场序驱动液晶显示电路驱动液晶显示模块数量较少、不具备智能节能显示及自动调节亮度降低功耗的问题。
为实现上述目的，本发明提出一种场序驱动液晶显示电路，所述场序驱动液晶显示电路包括电源电路、控制电路、网络通讯电路、照度传感器和可编程逻辑器件电路；
所述显示装置，包括多个液晶显示模块；
所述电源电路，用于分别为所述控制电路和所述可编程逻辑器件电路提供工作电源；
所述网络通讯电路，用于从网络接收显示信息，并发送给所述控制电路进行存储；
所述照度传感器，用于采集环境光亮度；
所述控制电路，用于从闪存中提取显示信息的点阵数据，并根据环境光亮度生成模块光源数据，检测每个所述液晶显示模块的显示信息的数据是否全为零，当所述显示信息的数据全为零时，将对应的所述液晶显示模块的模块光源数据重置为零，随后，将所述显示信息与所述模块光源数据组成显示装置驱动数据存储于缓存区域，并向所述可编程逻辑器件电路发送显示装置驱动数据及写入指令；
所述显示信息，包括字符的点阵数据和/或图片的点阵数据；
所述可编程逻辑器件电路，具有两个存储区域，用于接收所述显示装置驱动数据，并根据所述显示装置驱动数据驱动显示装置工作；其中，所述可编程逻辑器件电路在接收到所述显示装置驱动数据写入指令时，若确定此时写入指针所指向的存储区域未在输出显示装置驱动数据，则将所述显示装置驱动数据存储至该写入指针所指向的存储区域；若确定此时写入指针所指向的存储区域正在输出显示装置驱动数据，则将所述显示装置驱动数据存储至另一存储区域。
可选地，所述控制电路包括电源端、网络数据输入/输出端、亮度输入端、第一数据连接端和第二数据连接端，所述可编程逻辑器件电路包括电源端、第一数据连接端、第二数据连接端、第一输出端和第二输出端，所述电源电路的输出端与所述控制电路的电源端及可编程逻辑器件电路的电源端连接，所述控制电路的网络数据输入/输出端与所述网络通讯电路的输入/输出端连接，所述控制电路的亮度输入端与所述照度传感器的输出端连接，所述控制电路的第一数据连接端与所述可编程逻辑器件电路的第一数据连接端连接，所述控制电路的第二数据连接端与所述可编程逻辑器件电路的的第二数据连接端连接，所述可编程逻辑器件电路的第一输出端与部分所述液晶显示模块连接，所述可编程逻辑器件电路的第二输出端与另一部分所述液晶显示模块连接。
可选地，所述控制电路包括第一存储区域和第二存储区域，
所述可编程逻辑器件电路包括第三存储区域和第四存储区域，所述第三存储区域和所述第四存储区域均包括第一子存储区域和第二子存储区域，
所述控制电路的第一数据连接端和第二数据连接端与所述可编程逻辑器件电路的第一数据连接端和第二数据连接端一对一连接；
所述第三存储区域的第一存储子区域用于存储来自所述控制电路的第一数据连接端输出的显示装置驱动数据，所述第三存储区域的第二存储子区域用于存储来自所述控制电路的第二数据连接端输出的显示装置驱动数据；
所述第四存储区域的第一存储子区域用于存储来自所述控制电路的第一数据连接端输出的显示装置驱动数据，所述第四存储区域的第二存储子区域用于存储来自所述控制电路的第二数据连接端输出的显示装置驱动数据。
可选地，所述控制电路包括第一时钟输出电路、第二时钟输出电路、MCU、闪存芯片和存储芯片，所述MCU具有第一时钟输入脚、第二时钟输入脚、亮度输入脚、地址输出脚、第一数据脚、第二数据脚、闪存输入脚、闪存输出脚、网络输入脚和网络输出脚，所述存储芯片包括地址输入脚、第一数据脚和第二数据脚，所述MCU的第一时钟输入脚与所述第一时钟输出电路的输出端连接，所述MCU的第二时钟输入脚与所述第二时钟输出电路的输出端连接，所述MCU的亮度输入脚为所述控制电路的亮度输入端，所述MCU的地址传输脚与所述存储芯片的地址输入脚的连接，所述MCU的第一数据脚与所述存储芯片的第一数据脚连接，并构成所述控制电路的第一数据连接端，所述MCU的第二数据脚与所述存储芯片的第二数据脚连接，并构成所述控制电路的第二数据连接端，所述MCU的闪存输入脚与所述闪存芯片的输出脚连接，所述MCU的闪存输出脚与所述闪存芯片的输入脚连接，所述MCU的网络输入脚及网络输出脚构成所述控制电路的网络数据输入/输出端，所述存储芯片具有所述第一存储区域和所述第二存储区域。
可选地，所述可编程逻辑器件电路包括可编程芯片、第一三态门缓冲器、第二三态门缓冲器、第三三态门缓冲器和缓存芯片，所述可编程芯片包括地址输入脚、第一数据脚、第二数据脚、缓存地址脚、缓存第一数据脚、缓存第二数据脚、第一输入/输出脚、第二输入/输出脚、第三输入/输出脚及第四输入/输出脚，所述缓存芯片包括第一数据脚、第二数据脚、输入/输出脚和地址输出脚，所述第二三态门缓冲器包括输入端、第一输出端和第二输出端，
所述可编程芯片的地址输入脚与所述MCU的地址传输脚及所述存储芯片的地址输入脚连接，所述可编程芯片的第一数据脚为所述可编程逻辑器件电路的第一数据连接端，所述可编程芯片的第二数据脚为所述可编程逻辑器件电路的第二数据连接端，所述可编程芯片的缓存地址脚与所述缓存芯片的地址输入脚连接，所述可编程芯片的缓存第一数据脚与所述缓存芯片的第一数据脚连接，所述可编程芯片的缓存第二数据脚与所述缓存芯片的第二数据脚连接，所述可编程芯片的第一输入/输出脚与所述缓存芯片的输入/输出脚连接，所述可编程芯片的第二输入/输出脚与所述第一三态门缓冲器的输入端连接，所述可编程芯片的第三输入/输出脚与所述第二三态门缓冲器的输入端连接，所述可编程芯片的第四输入/输出脚与所述第三三态门缓冲器的输入端连接；所述第二三态门缓冲器的第一输出端与所述第一三态门缓冲器的输出端组成所述可编程逻辑器件电路的第一输出端，所述第二三态门缓冲器的第二输出端与所述第三三态门缓冲器的输出端组成为所述可编程逻辑器件电路的第二输出端，所述缓存芯片包括第三存储区域和第四存储区域，所述第三存储区域存储所述控制电路的第一数据连接端或者第二数据连接端输入的显示装置驱动数据，所述第四存储区域存储所述控制电路的第一数据连接端或者第二数据连接端输入的显示装置驱动数据。
可选地，所述显示装置驱动数据分为等量的第一部分和第二部分，所述第一部分存储于所述第三存储区域中，所述第二部分存储于所述第四存储区域中；所述第一存储区域存储的显示装置驱动数据最多包括64个液晶显示模块的所述显示装置驱动数据；所述第二存储区域最多包括64个液晶显示模块的所述显示装置驱动数据。
可选地，所述第二晶振的频率大于或者等于33M。
可选地，所述可编程芯片为EPM1270T144I3芯片。
可选地，所述MCU的型号为STM32F103ZET4。
为实现上述目的，本发明还提出一种显示装置，包括如上所述的场序驱动液晶显示电路。
本发明通过在场序驱动液晶显示电路设置电源电路、控制电路、网络通讯电路、照度传感器和可编程逻辑器件电路。所述显示装置包括多个液晶显示模块。其中，所述电源电路分别为所述控制电路和所述可编程逻辑器件电路提供工作电源，所述网络通讯电路从网络接收显示信息，并发送给所述控制电路进行存储。所述照度传感器采集环境光亮度，所述控制电路从闪存中提取显示信息的点阵数据，并根据环境光亮度生成模块光源数据，所述控制电路还同时检测每个所述液晶显示模块的显示信息的数据是否全为零，当所述显示信息的数据全为零时，将所述模块光源数据重置为零，当所述显示信息的数据不为零时，不改变模块光源数据，随后，所述显示信息与模块光源数据组成显示装置驱动数据，以此实现液晶显示亮度的调节和显示信息的匹配，并将所述显示装置驱动数据存储于缓存区域，并向所述可编程逻辑器件电路发送显示装置驱动数据及写入指令，所述可编程逻辑器件电路设置有两个存储区域接收所述显示装置驱动数据，并根据所述显示装置驱动数据驱动显示装置工作。所述可编程逻辑器件电路在接收到所述显示装置驱动数据写入指令时，若确定此时写入指针所指向的存储区域未在输出显示装置驱动数据，则将所述显示装置驱动数据存储至该写入指针所指向的存储区域，若确定此时写入指针所指向的存储区域正在输出显示装置驱动数据，则将所述显示装置驱动数据存储至另一存储区域。由于此时的控制电路和可编程逻辑器件电路的数据存储与读取方式提高了显示装置驱动数据的输出速度，增加了驱动液晶显示模块的数量。相比于现有技术中多个MCU驱动多个液晶显示模块的技术方案，还在成本不增加的情况下，增加驱动液晶显示模块的数量。从而解决现有技术中场序驱动液晶显示电路驱动液晶显示模块数量较少的问题。在此基础上，控制电路读取显示装置驱动数据，当任一液晶显示模块的显示信息的数据全为零时，控制电路将对应的液晶显示模块的模块光源数据也设置为零，即当液晶显示模块的显示信息的数据全为零时，关闭对应液晶显示模块的背光光源，实现智能显示，从而达到智能降低设备功耗的目的。另外，通过采集环境光亮度进而生成的模块光源数据，可以实现根据环境光的亮度自动调整液晶显示模块亮度的目的，其中，可以在光线亮时采用正常亮度，晚上或阴暗天时调低液晶显示模块亮度，从而实现自动调节亮度降低功耗的目的。本申请可以通过判断液晶显示模块有无数据智能关闭液晶显示模块的背光光源以及采集环境光亮度自动调节显示模块亮度这两方面综合降低显示装置的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明场序驱动液晶显示电路一实施例的的模块示意图；
图2为本发明场序驱动液晶显示电路的控制电路的模块示意图；
图3为本发明场序驱动液晶显示电路的可编程逻辑器件电路的模块示意图；
图4为本发明场序驱动液晶显示电路的网络通讯电路的模块示意图；
图5为本发明场序驱动液晶显示电路的控制电路MCU的电路示意图；
图6为本发明场序驱动液晶显示电路的可编程逻辑器件电路的可编程芯片的电路示意图；
图7为本发明场序驱动液晶显示电路的可编程逻辑器件电路的可编程芯片及缓冲器的电路示意图；
图8为本发明可编程逻辑器件电路的缓存芯片的电路示意图；
图9为本发明可编程逻辑器件电路的第一输出端和第二输出端的电路示意图；
图10为本发明控制电路与可编程逻辑器件电路的显示装置驱动数据传输示意图；
图11为本发明场序驱动液晶显示电路的闪存芯片的电路示意图；
图12为本发明场序驱动液晶显示电路的存储芯片的电路示意图；
图13为本发明场序驱动液晶显示电路的网络变压器的电路示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种场序驱动液晶显示电路，用于解决现有技术中场序驱动液晶显示电路驱动液晶显示模块数量较少的技术问题。
在本发明的一实施例中，如图1所示，一种场序驱动液晶显示电路，场序驱动液晶显示电路包括电源电路10、控制电路20、网络通讯电路50、照度传感器60和可编程逻辑器件电路30。
其中，多个液晶显示模块40拼接组成显示装置，电源电路10分别为控制电路20和可编程逻辑器件电路30提供工作电源。网络通讯电路50从网络接收显示信息，并发送给控制电路20存储到闪存中。照度传感器60采集环境光亮度，控制电路20根据环境光亮度生成模块光源数据，所述控制电路20还同时检测每个所述液晶显示模块显示信息的数据是否全为零，当所述显示信息的数据全为零时，将对应的液晶显示模块的模块光源数据重置为零，当所述显示信息的数据不为零时，不改变液晶显示模块的模块光源数据，值得注意的是，此处提及的显示信息为零，表明对应整个液晶显示模块40的显示数据的全部值为0(八进制为00000000，其余类推，数据所占字节由一个模块的显示信息的大小决定)，将显示信息与所述模块光源数据组成的显示装置驱动数据存储于缓存区域，以实现液晶显示亮度的调节和显示信息的匹配，并向可编程逻辑器件电路30发送显示装置驱动数据及写入指令。其中，显示装置驱动数据由显示信息与模块光源数据组成，显示信息包括字符的点阵数据和/或图片的点阵数据，即显示信息包括字符的点阵数据和图片的点阵数据中的任意一种或者两种。可编程逻辑器件电路30具有两个存储区域，用于接收显示装置驱动数据，并根据显示装置驱动数据驱动显示装置工作。其中，可编程逻辑器件电路30在接收到显示装置驱动数据写入指令时，若确定此时写入指针所指向的存储区域未在输出显示装置驱动数据，则将显示装置驱动数据存储至该写入指针所指向的存储区域，若确定此时写入指针所指向的存储区域正在输出显示装置驱动数据，则将显示装置驱动数据存储至另一存储区域。此时，通过在现有的场序驱动液晶显示电路加入可编程逻辑器件电路30实现对显示装置驱动数据的驱动数据与时序的转换，具体地，此时将控制电路20的显示装置驱动数据预先存储在可编程逻辑器件电路30中，并通过将可编程逻辑器件电路30分成两块存储区域，使得在可编程逻辑器件电路30在接收到显示装置驱动数据写入指令时，若确定此时写入指针所指向的存储区域未在输出显示装置驱动数据，则将显示装置驱动数据存储至该写入指针所指向的存储区域，若确定此时写入指针所指向的存储区域正在输出显示装置驱动数据，则将显示装置驱动数据存储至另一存储区域，以此方式加快显示装置驱动数据的转换频率，使得场序驱动液晶显示电路输出显示装置驱动数据频率加快，从而使得同等时间，场序驱动液晶显示电路输出的显示装置驱动数据数量更多，从而可以驱动更多数量的液晶显示模块40，使得在现有技术的基础上增加了驱动的液晶显示模块40数量，实现数据无缝缓冲与处理，解决了现有技术中场序驱动液晶显示电路驱动液晶显示模块的数量增加。同时还避免了写入指令与输出指令同时作用时可能会发生的显示装置驱动数据混乱情况，进一步提升显示装置驱动数据输出的准确性。而且，本发明在未增加生产成本的基础上，增加了驱动液晶显示模块的数量，节约了生产成本，具有较好的经济效益。值得注意的是，两个存储区域是一个缓存芯片，在物理地址上划分为两个存储区域。此时可编程逻辑器件电路30以及控制电路20的共同作用，使得可编程逻辑器件电路30可以高速输出驱动更多的液晶显示模块40。另外，从网络(以太网)接收显示信息、从闪存区域读取字符或图片的点阵数据，采集环境光亮度并根据环境亮度调节显示模块亮度数据，当然，此时可以按照常用标准来设置，某个环境亮度范围对应相应的显示模块亮度数据，可以设置多个不同的对应条件以此实现更好的降低能耗的效果。在一实施例中，可以在光线亮时采用正常亮度，晚上或阴暗天时调低液晶显示模块亮度。另外，控制电路20接收到显示装置驱动数据后，判断此时对应的每个模块的显示信息的数据是否为零，若此时任一液晶显示模块的显示数据为零，则控制电路20将此时的模块光源数据重置为零，即关闭液晶显示模块40的背光光源，进一步降低能耗。
在上述实施例中，场序驱动液晶显示电路主要用于驱动FSLCD(场序驱动(无彩膜)式彩色液晶显示模块)，此种液晶显示模块具有背光光源，主要用于广告屏等半户外和户外显示，需要较高亮度的显示，并且耗能较大，采用上述实施例中的方案驱动多个液晶显示模块40，不仅可以驱动比现有技术中数量更多的现实模块，还能实现液晶显示模块40的智能节能显示的目的以及自动调节亮度降低功耗的目的。从而增加了液晶显示模块40的色彩饱和度，增加了人在浏览显示内容时的舒适度，在此基础上进一步节约了整体液晶显示模块40的能耗，降低了成本。
在一实施例中，当所述显示信息的数据不为零时，不改变所述模块光源数据，所述控制电路20从所述控制电路20的闪存区域读取显示数据，并同时将根据环境光亮度生成的模块光源数据一起存入缓存区域。
可选地，具体的电路可以采用如图1所示的电路实现，但是并不仅仅局限于这一种电路。控制电路20包括电源端、网络数据输入/输出端、亮度输入端、第一数据连接端和第二数据连接端，可编程逻辑器件电路30包括电源端、第一数据连接端、第二数据连接端、第一输出端和第二输出端，电源电路10的输出端与控制电路20的电源端及可编程逻辑器件电路30的电源端连接，控制电路20的网络数据输入/输出端与述网络通讯电路50的输入/输出端连接，控制电路20的亮度输入端与照度传感器60的输出端连接，控制电路20的第一数据连接端与可编程逻辑器件电路30的第一数据连接端连接，控制电路20的第二数据连接端与可编程逻辑器件电路30的第二数据连接端连接，可编程逻辑器件电路30的第一输出端与部分液晶显示模块40连接，可编程逻辑器件电路30的第一输出端与另一部分液晶显示模块40连接。
可选地，如图10所示，控制电路20包括第一存储区域2031和第二存储区域2032，可编程逻辑器件电路30包括第三存储区域3031和第四存储区域3032，第三存储区域3031和第四存储区域3032均包括第一子存储区域和第二子存储区域，控制电路20的第一数据连接端端与可编程逻辑器件电路30的第一数据连接端连接，控制电路20的第二数据连接端与可编程逻辑器件电路30的第二数据连接端端连接。第三存储区域3031的第一存储子区域30311用于存储来自控制电路20的第一数据连接端输出的显示装置驱动数据，第三存储区域3031的第二存储子区域30312用于存储来自控制电路20的第二数据连接端输出的显示装置驱动数据。第四存储区域3032的第一存储子区域30321用于存储来自控制电路20的第一数据连接端输出的显示装置驱动数据，第四存储区域3032的第二存储子区域30322用于存储来自控制电路20的第二数据连接端输出的显示装置驱动数据。
其中，在第一种情况中，若第三存储区域3031正在输出第一存储子区域30311的显示装置驱动数据时，若可编程逻辑器件电路30接收到控制电路的写入指令时，可编程逻辑器件电路30将控制电路20的第一数据连接端输出的显示装置驱动数据写入第四存储区域3032的第一存储子区域30321。或者，可编程逻辑器件电路30将控制电路20的第二数据连接端输出的显示装置驱动数据写入第四存储区域3032的第二存储子区域30322。
在第二种情况中，若第三存储区域3031正在输出第二存储子区域30312的显示装置驱动数据时，若可编程逻辑器件电路30接收到控制电路20的写入指令时，可编程逻辑器件电路30将控制电路20的第一数据连接端输出的显示装置驱动数据写入第四存储区域3032的第一存储子区域30321。或者，可编程逻辑器件电路30将控制电路20的第二数据连接端输出的显示装置驱动数据写入第四存储区域3032的第二存储子区域30322。
在第三种情况中，若第四存储区域3032正在输出第一存储子区域30321的显示装置驱动数据时，若可编程逻辑器件电路30接收到控制电路20的写入指令时，此时，可编程逻辑器件电路30将控制电路20的第一数据连接端输出的显示装置驱动数据写入第三存储区域3031的第一存储子区域30311。或者，可编程逻辑器件电路30将控制电路20的第二数据连接端输出的显示装置驱动数据写入第三存储区域3031的第二存储子区域30312。
在第四种情况中，若第四存储区域3032正在输出第二存储子区域30322的显示装置驱动数据时，若可编程逻辑器件电路30接收到控制电路20的写入指令时，此时，可编程逻辑器件电路30将控制电路20的第一数据连接端输出的显示装置驱动数据写入第三存储区域3031的第一存储子区域30311。或者，可编程逻辑器件电路30将控制电路20的第二数据连接端输出的显示装置驱动数据写入第三存储区域3031的第二存储子区域30312。
在上述实施例中，通过上述的显示装置驱动数据存储与读取方式，可以在将显示装置驱动数据的读取与写入过程分开实施，实现更为快速的读取与存入速度，特别的，还可以将并行的两列存储显示装置驱动数据的读取与写入分离开，并且同步执行，进一步加快了显示装置驱动数据的输出速度，并且使得此时读取与写入并不会因为速度过快而混乱。值得注意的是，第一存储区域2031和第二存储区域2032是一个存储芯片上的两个存储区域，在物理地址上划分为而成。第三存储区域3031和第四存储区域3032也是一个缓存芯片上的两个存储区域，在物理地址上划分为而成。
可选地，如图2所示，控制电路20包括第一时钟输出电路201、MCU202、第二时钟输出电路203、如图11所示的闪存芯片和如图12所示的存储芯片，如图5所示，MCU202具有第一时钟输入脚(PC14和PC15)、第二时钟输入脚(BOOT0、OSCIN、OSCOUT)、亮度输入脚(T/R1、TX1、RX1)地址输出脚(A[0..23])、第一数据脚(D0-D7)、第二数据脚(D8-D15)、闪存输入脚(FLASH_MOSI)、闪存输出脚(FLASH_CS、FLASH_CLK、FLASH_MOSI)、网络输入脚(W5500_MOSI、W5500_SCLK、W5500_RST、W5500_M2、W5500_M0、W5500_M1)和网络输出脚(W5500_MISO、W5500_INT)，所述存储芯片包括地址传输脚(A[0..23])、第一数据传输脚(D0-D7)和第二数据传输脚(D8-D15)，MCU202的第一时钟输入脚与第一时钟输出电路201的输出端连接，MCU202的第二时钟输入脚与第二时钟输出电路203的输出端连接，MCU的亮度输入脚为所述控制电路的亮度输入端，所述MCU的地址传输脚与所述存储芯片的地址输入脚的连接，所述MCU的第一数据脚与所述存储芯片的第一数据脚连接，并构成所述控制电路的第一数据连接端，所述MCU的第二数据脚与所述存储芯片的第二数据脚连接，并构成所述控制电路的第二数据连接端，所述MCU的闪存输入脚与所述闪存芯片的输出脚(FLASH_MISO)连接，所述MCU的闪存输出脚与所述闪存芯片的输入脚(FLASH_CS、FLASH_CLK、FLASH_MOSI)连接，所述MCU的网络输入脚及网络输出脚构成所述控制电路的网络数据输入/输出端，所述存储芯片具有所述第一存储区域和所述第二存储区域。MCU202还具有电源脚(图未示)，用于接入MCU202的工作电源。
其中，控制电路20中的MCU202单独用作时序输出时，仅能驱动个位数的液晶显示模块40，而在现有应用中，需要几十上百片液晶显示模块40级联显示是很常见的需求，多个液晶显示模块40级联形成显示屏或者显示装置，此时，一般会采用多个MCU202同时用作时序输出，每片MCU202分别控制几个液晶显示模块40，从而实现几十上百片液晶显示模块40级联显示，但是此时的几十上百片液晶显示模块40由于MCU202的分开控制，非常容易出现信号不同步导致的画面显示错误的问题，同时成本直线上升。因此，在本申请中，仅采用一个MCU202，通过MCU202预先将显示装置驱动数据存储在存储芯片U8中，在需要时候即可以调用，从而实现显示装置驱动数据的同步输出，。此外，将存储芯片U8划分为第一存储区域2031和第二存储区域2032，第一存储区域2031和第二存储区域2032分别存储的显示装置驱动数据，可以使得每个区域分别存储等量的显示装置驱动数据，第一存储区域2031通过第一输出端输出，第一存储区域2031通过第二输出端输出，此时两者输出数量等同，并同时输出保证显示装置驱动数据的同步，还可以在保证输出频率的情况下，进一降低对硬件输出频率的需求，降低成本，同时两者同时输出显示装置驱动数据，互不影响，保证了显示装置驱动数据的准确性。
可选地，如图5所示，所述第一时钟输出电路201由第一晶振X2、第一电容C9和第二电容C10组成。
可选地，如图5所示，第二时钟输出电路203由第三晶振X3、第一电阻R10、第二电阻R11、第三电容C11和第四电容C12组成。
可选地，MCU202的型号可为STM32F103ZET4。
其中，MCU202的型号为STM32F103ZET4，此时，MCU202的输出频率固定，也可以通过本申请的技术方案来实现几十上百片液晶显示模块40级联显示的效果，并不需要多片MCU202，极大地节约了生产成本，具有较大的经济价值。
可选地，第一晶振X2等于32.768Hz及第三晶振X3的频率大于或者等于8M。
其中，第三晶振X3的频率大于或者等于8M hz时，可以保证MCU202正常运行，单纯的加大第一晶振X2的频率，芯片难以支持，电路不匹配，并不能解决问题，提高效率的作用也是有限的，必须基于可编程逻辑器件电路30(CPLD)驱动数据与时序的转换后扩展的电路基础上增加晶振频率，才能实现叠加效果，增大显示装置驱动数据输出频率。
可选地，第一存储区域2031存储的显示装置驱动数据可以包括64个液晶显示模块40的显示装置驱动数据，并通过控制电路20的第一数据连接端输出，第二存储区域2032可以包括64个液晶显示模块40的显示装置驱动数据，并通过控制电路20的第二数据连接端输出。
其中，将显示装置驱动数据分块存储于第一存储区域2031及第二存储区域2032，即第一存储区域2031分成64块存储64个液晶显示模块40的显示装置驱动数据，第二存储区域2032分成64块存储64个液晶显示模块40的显示装置驱动数据，因此每个地址对应一个液晶显示模块40，从而可以更好的区分开来每个液晶显示模块40的显示装置驱动数据，做到按需读取，加快显示装置驱动数据存储与输出的速度。
可选地，如图3所示，可编程逻辑器件电路30包括如图6、8所示的可编程芯片、第一三态门缓冲器U2、第二三态门缓冲器U3、第三三态门缓冲器U4和缓存芯片U5，所述可编程芯片包括第一部分U1A和第二部分U1B(第一部分U1A和第二部分U1B是为了方便画图而拆分为图6和图7，第一部分U1A和第二部分U1B实际为同一个可编程芯片)，可编程芯片包括地址输入脚(A[0..23])、第一数据脚(D0、D1、D2、D3、D4、D5、D6、D7)、第二数据脚(D8、D9、D10、D11、D12、D13、D14、D15)、第一输入/输出脚(SRAM_CE、SRAM_WE、SRAM_OE、SRAM_LB、SRAM_HB)、缓存地址脚(SRAM_A0、SRAM_A1、SRAM_A2、SRAM_A3、SRAM_A4、SRAM_A5、SRAM_A6、SRAM_A7、SRAM_A8、SRAM_A9、SRAM_A10、SRAM_A11、SRAM_A12、SRAM_A13、SRAM_A14、SRAM_A15、SRAM_A16、SRAM_A17、SRAM_A18)和缓存第一数据脚(SRAM_D1、SRAM_D2、SRAM_D3、SRAM_D4、SRAM_D5、SRAM_D6、SRAM_D7)、缓存第二数据脚(SRAM_D8、SRAM_D9、SRAM_D10、SRAM_D11、SRAM_D12、SRAM_D13、SRAM_D14、SRAM_D15)、第二输入/输出脚(BBL、GBL、RBL、LED_EN、LFR、LED_LCH、LCD_EN、LED_SCK)、第三输入/输出脚(89、90、91、93、94、95、96、97、102)和第四输入/输出脚(104、105、106、107、108)，如图9所示，缓存芯片U5包括地址输出脚(SRAM_A0、SRAM_A1、SRAM_A2、SRAM_A3、SRAM_A4、SRAM_A5、SRAM_A6、SRAM_A7、SRAM_A8、SRAM_A9、SRAM_A10、SRAM_A11、SRAM_A12、SRAM_A13、SRAM_A14、SRAM_A15、SRAM_A16、SRAM_A17、SRAM_A18)、第一数据脚(SRAM_D1、SRAM_D2、SRAM_D3、SRAM_D4、SRAM_D5、SRAM_D6、SRAM_D7)、第二数据脚(SRAM_D8、SRAM_D9、SRAM_D10、SRAM_D11、SRAM_D12、SRAM_D13、SRAM_D14、SRAM_D15)和输入/输出脚(SRAM_CE、SRAM_WE、SRAM_OE、SRAM_LB、SRAM_HB)，第二三态门缓冲器U3包括输入端(2、3、4、5、6、7、8、9)、第一输出端(LCD_D_HSCK、LCD_D_HLCK、LCD__LXCK、LCD__LPCK、LCD_D_HSDA)和第二输出端(BL_U_G、BL_U_B、LCD_U_HSDA)，可编程芯片的地址输入脚与所述MCU的地址传输脚及所述存储芯片的地址输入脚连接，可编程芯片的第一数据脚为可编程逻辑器件电路第一数据连接端，可编程芯片的第二数据脚为可编程逻辑器件电路第二数据连接端，可编程芯片的缓存地址脚与缓存芯片U5的地址输入脚连接，可编程芯片的缓存第一数据脚与缓存芯片U5的第一数据脚连接，可编程芯片的缓存第一数据脚与缓存芯片U5的第一数据脚连接。可编程芯片的第一输入/输出脚与所述缓存芯片的输入/输出脚连接。可编程芯片的第二输入/输出脚与第一三态门缓冲器U2的输入端(2、3、4、5、6、7、8、9)连接，可编程芯片的第三输入/输出脚与第二三态门缓冲器U3的输入端连接，可编程芯片的第四输入/输出脚与第三三态门缓冲器U4的输入端(5、6、7、8、9)连接。第二三态门缓冲器U3的第一输出端与第一三态门缓冲器U2的输出端(BL_D_SCK、LCD_EN_O、BL_D_LCH、LCD_FR、BL_UD_EN、BL_D_R、BL_D_G、BL_D_B)组成可编程逻辑器件电路的第一输出端CN1，第二三态门缓冲器U3的第二输出端与第三三态门缓冲器U4的输出端(LCD_U_HSCK、LCD_U_HLCK、BL_U_SCK、BL_U_LCH、BL_U_R)组成可编程逻辑器件电路的第二输出端CN2，缓存芯片U5包括第三存储区域3031和第四存储区域3032，第三存储区域3031存储可编程逻辑器件电路第一数据连接端或者第二数据连接端输入的显示装置驱动数据，第四存储区域3032存储控制电路的第一数据连接端或者第二数据连接端输入的显示装置驱动数据。
其中，可编程芯片的第一部分U1A与可编程芯片的第二部分U1B执行在接收到显示装置驱动数据写入指令时，若确定此时写入指针所指向的存储区域未在输出显示装置驱动数据，则将显示装置驱动数据存储至该写入指针所指向的存储区域，若确定此时写入指针所指向的存储区域正在输出显示装置驱动数据，则将显示装置驱动数据存储至另一存储区域，若此时的存储区域代表第三存储区域3031，则另一存储区域代表第四存储区域3032，反之亦可，此时，存储显示装置驱动数据与输出显示装置驱动数据两者互不干扰，从而进一步加快了显示装置驱动数据输出的频率，另外，由于第三存储区域3031和第四存储区域3032中的显示装置驱动数据也可分块存储，从而进一步使得数据读取过程无需筛选，按需读取对应的显示装置驱动数据，从而进一步加快显示装置驱动数据输出的速度，在无需增加MCU202的基础上实现几十上百片液晶显示模块40级联显示，从而极大程度上降低生产成本，另外，由于可编程芯片301的存在，还可以在使用过程中进一步优化控制程序，进一步提升可编程芯片301的数据输出效率。
可选地，显示装置驱动数据分为等量的第一部分和第二部分，第一部分存储于第三存储区域3031中，第二部分存储于第四存储区域3032中。
其中，第一存储区域2031存储的显示装置驱动数据最多包括64个液晶显示模块的显示装置驱动数据，第二存储区域2032最多包括64个液晶显示模块的显示装置驱动数据。
可选地，第二晶振302的频率大于或者等于33M。
其中，当第二晶振302的频率大于或者等于33M，可以保证可编程芯片301正常运行。
可选地，第三存储区域3031存储的显示装置驱动数据包括64个液晶显示模块40的显示装置驱动数据，并通过可编程逻辑器件电路30的输出端输出，第四存储区域3032包括64个液晶显示模块40的显示装置驱动数据，并通过可编程逻辑器件电路30的输出端输出。
其中，将显示装置驱动数据分块存储于第三存储区域3031及第四存储区域3032，即第三存储区域3031分成64块存储64个液晶显示模块40的显示装置驱动数据，第四存储区域3032分成64块存储64个液晶显示模块40的显示装置驱动数据，因此每个地址对应一个液晶显示模块40，从而可以更好的区分开来每个液晶显示模块40的显示装置驱动数据，做到按需读取，加快显示装置驱动数据存储与输出的速度。
可选地，所述可编程芯片为EPM1270T144I3芯片。
可选地，第一三态门缓冲器U2、第二三态门缓冲器U3、第三三态门缓冲器U4可由MC74HC245ADW芯片组成。
可选地，如图1所示，场序驱动液晶显示电路还包括网络通讯电路50，控制电路20还包括第一输入端，网络通讯电路50的输出端与控制电路20的第一输入端连接。
其中，网络通讯电路50用于从以太网获取显示装置驱动数据，在控制电路20中将显示装置驱动数据按块存储为显示装置驱动数据，从而可以避免两者输出至相应的液晶显示模块40时存在时序差导致显示不统一的问题。此时，显示装置驱动数据包括显示信息对应的字符或图片对应的点阵显示装置驱动数据。
可选地，如图4所示，网络通讯电路50包括第二芯片501和如图13所示的网络变压器502，网络变压器502的输入端接入外界的网络信号，网络变压器502的输出端与第二芯片501的输入端连接，第二芯片501的输出端为网络通讯电路50的输出端。
其中，网络变压器502将第二芯片501与以太网电气隔离，从而实现对第二芯片501的保护。第二芯片501包括W5500芯片。
可选地，第二芯片的输入脚及输出脚(W5500_SCLK、W5500_MISO、W5500_MOSI、W5500_INT、W5500_RST、W5500_M2、W5500_M1、W5500_M0、W5500_CS)为网络通讯电路50的输入/输出端。
可选地，如图1所示，场序驱动液晶显示电路还包括照度传感器60，控制电路20的亮度输入端与照度传感器60的输出端连接。
其中，显示装置驱动数据包括显示装置驱动数据和模块光源数据，显示装置驱动数据为上文中提及的显示信息对应的字符或图片对应的点阵显示形式，模块光源数据是在控制电路20接收到照度传感器60采集环境光亮度后，控制电路20根据光亮度生成的模块光源数据，将同一液晶显示模块40的显示装置驱动数据和模块光源数据存储于同一分块中，以此保证显示装置驱动数据和模块光源数据的同步驱动，因此，实现了根据环境光亮度变换来控制液晶显示模块40的显示亮度，并使得显示装置驱动数据和模块光源数据同步输出。
为实现上述目的，本发明还提出一种显示装置，包括场序驱动液晶显示电路。
由于本发明的一种显示装置，包含了上述场序驱动液晶显示电路的所有实施例，因此也具有场序驱动液晶显示电路的所有有益效果，此处不再赘述。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种场序驱动液晶显示电路，用于显示装置的驱动，其特征在于，所述场序驱动液晶显示电路包括电源电路、控制电路、网络通讯电路、照度传感器和可编程逻辑器件电路；
所述显示装置，包括多个液晶显示模块；
所述电源电路，用于分别为所述控制电路和所述可编程逻辑器件电路提供工作电源；
所述网络通讯电路，用于从网络接收显示信息，并发送给所述控制电路进行存储；
所述照度传感器，用于采集环境光亮度；所述控制电路，用于从闪存中提取显示信息的点阵数据，并根据环境光亮度生成模块光源数据，检测每个所述液晶显示模块的显示信息的数据是否为全为零，当所述显示信息的数据全为零时，将对应的所述液晶显示模块的模块光源数据重置为零，随后，将所述显示信息与所述模块光源数据组成显示装置驱动数据存储于缓存区域，并向所述可编程逻辑器件电路发送显示装置驱动数据及写入指令；
所述显示信息，包括字符的数据和/或图片的数据；
所述可编程逻辑器件电路，具有两个存储区域，用于接收所述显示装置驱动数据，并根据所述显示装置驱动数据驱动显示装置工作；其中，所述可编程逻辑器件电路在接收到所述显示装置驱动数据写入指令时，若确定此时写入指针所指向的存储区域未在输出显示装置驱动数据，则将所述显示装置驱动数据存储至该写入指针所指向的存储区域；若确定此时写入指针所指向的存储区域正在输出显示装置驱动数据，则将所述显示装置驱动数据存储至另一存储区域。
2.如权利要求1所述的场序驱动液晶显示电路，其特征在于，所述控制电路包括电源端、网络数据输入/输出端、亮度输入端、第一数据连接端和第二数据连接端，所述可编程逻辑器件电路包括电源端、第一数据连接端、第二数据连接端、第一输出端和第二输出端，所述电源电路的输出端与所述控制电路的电源端及可编程逻辑器件电路的电源端连接，所述控制电路的网络数据输入/输出端与所述网络通讯电路的输入/输出端连接，所述控制电路的亮度输入端与所述照度传感器的输出端连接，所述控制电路的第一数据连接端与所述可编程逻辑器件电路的第一数据连接端连接，所述控制电路的第二数据连接端与所述可编程逻辑器件电路的的第二数据连接端连接，所述可编程逻辑器件电路的第一输出端与部分所述液晶显示模块连接，所述可编程逻辑器件电路的第二输出端与另一部分所述液晶显示模块连接。
3.如权利要求2所述的场序驱动液晶显示电路，其特征在于，所述控制电路包括第一存储区域和第二存储区域，
所述可编程逻辑器件电路包括第三存储区域和第四存储区域，所述第三存储区域和所述第四存储区域均包括第一子存储区域和第二子存储区域，
所述控制电路的第一数据连接端和第二数据连接端与所述可编程逻辑器件电路的第一数据连接端和第二数据连接端一对一连接；
所述第三存储区域的第一存储子区域用于存储来自所述控制电路的第一数据连接端输出的显示装置驱动数据，所述第三存储区域的第二存储子区域用于存储来自所述控制电路的第二数据连接端输出的显示装置驱动数据；
所述第四存储区域的第一存储子区域用于存储来自所述控制电路的第一数据连接端输出的显示装置驱动数据，所述第四存储区域的第二存储子区域用于存储来自所述控制电路的第二数据连接端输出的显示装置驱动数据。
4.如权利要求3所述的场序驱动液晶显示电路，其特征在于，所述控制电路包括第一时钟输出电路、第二时钟输出电路、MCU、闪存芯片和存储芯片，所述MCU具有第一时钟输入脚、第二时钟输入脚、亮度输入脚、地址输出脚、第一数据脚、第二数据脚、闪存输入脚、闪存输出脚、网络输入脚和网络输出脚，所述存储芯片包括地址输入脚、第一数据脚和第二数据脚，所述MCU的第一时钟输入脚与所述第一时钟输出电路的输出端连接，所述MCU的第二时钟输入脚与所述第二时钟输出电路的输出端连接，所述MCU的亮度输入脚为所述控制电路的亮度输入端，所述MCU的地址传输脚与所述存储芯片的地址输入脚的连接，所述MCU的第一数据脚与所述存储芯片的第一数据脚连接，并构成所述控制电路的第一数据连接端，所述MCU的第二数据脚与所述存储芯片的第二数据脚连接，并构成所述控制电路的第二数据连接端，所述MCU的闪存输入脚与所述闪存芯片的输出脚连接，所述MCU的闪存输出脚与所述闪存芯片的输入脚连接，所述MCU的网络输入脚及网络输出脚构成所述控制电路的网络数据输入/输出端，所述存储芯片具有所述第一存储区域和所述第二存储区域。
5.如权利要求4所述的场序驱动液晶显示电路，其特征在于，所述可编程逻辑器件电路包括可编程芯片、第一三态门缓冲器、第二三态门缓冲器、第三三态门缓冲器和缓存芯片，所述可编程芯片包括地址输入脚、第一数据脚、第二数据脚、缓存地址脚、缓存第一数据脚、缓存第二数据脚、第一输入/输出脚、第二输入/输出脚、第三输入/输出脚及第四输入/输出脚，所述缓存芯片包括第一数据脚、第二数据脚、输入/输出脚和地址输出脚，所述第二三态门缓冲器包括输入端、第一输出端和第二输出端，
所述可编程芯片的地址输入脚与所述MCU的地址传输脚及所述存储芯片的地址输入脚连接，所述可编程芯片的第一数据脚为所述可编程逻辑器件电路的第一数据连接端，所述可编程芯片的第二数据脚为所述可编程逻辑器件电路的第二数据连接端，所述可编程芯片的缓存地址脚与所述缓存芯片的地址输入脚连接，所述可编程芯片的缓存第一数据脚与所述缓存芯片的第一数据脚连接，所述可编程芯片的缓存第二数据脚与所述缓存芯片的第二数据脚连接，所述可编程芯片的第一输入/输出脚与所述缓存芯片的输入/输出脚连接，所述可编程芯片的第二输入/输出脚与所述第一三态门缓冲器的输入端连接，所述可编程芯片的第三输入/输出脚与所述第二三态门缓冲器的输入端连接，所述可编程芯片的第四输入/输出脚与所述第三三态门缓冲器的输入端连接；所述第二三态门缓冲器的第一输出端与所述第一三态门缓冲器的输出端组成所述可编程逻辑器件电路的第一输出端，所述第二三态门缓冲器的第二输出端与所述第三三态门缓冲器的输出端组成为所述可编程逻辑器件电路的第二输出端，所述缓存芯片包括第三存储区域和第四存储区域，所述第三存储区域存储所述控制电路的第一数据连接端或者第二数据连接端输入的显示装置驱动数据，所述第四存储区域存储所述控制电路的第一数据连接端或者第二数据连接端输入的显示装置驱动数据。
6.如权利要求3所述的场序驱动液晶显示电路，其特征在于，所述显示装置驱动数据分为等量的第一部分和第二部分，所述第一部分存储于所述第三存储区域中，所述第二部分存储于所述第四存储区域中；所述第一存储区域存储的显示装置驱动数据最多包括64个液晶显示模块的所述显示装置驱动数据；所述第二存储区域最多包括64个液晶显示模块的所述显示装置驱动数据。
7.如权利要求5所述的场序驱动液晶显示电路，其特征在于，所述第二晶振的频率大于或者等于33M。
8.如权利要求5所述的场序驱动液晶显示电路，其特征在于，所述可编程芯片为EPM1270T144I3芯片。
9.如权利要求4所述的场序驱动液晶显示电路，其特征在于，所述MCU的型号为STM32F103ZET4。
10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的场序驱动液晶显示电路。
CN201910275335.7A 2019-04-02 2019-04-02 场序驱动液晶显示电路及其显示装置 Active CN109994086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910275335.7A CN109994086B (zh) 2019-04-02 2019-04-02 场序驱动液晶显示电路及其显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910275335.7A CN109994086B (zh) 2019-04-02 2019-04-02 场序驱动液晶显示电路及其显示装置

Publications (2)

Publication Number Publication Date
CN109994086A true CN109994086A (zh) 2019-07-09
CN109994086B CN109994086B (zh) 2021-06-01

Family

ID=67132293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910275335.7A Active CN109994086B (zh) 2019-04-02 2019-04-02 场序驱动液晶显示电路及其显示装置

Country Status (1)

Country Link
CN (1) CN109994086B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11816006B2 (en) 2021-11-02 2023-11-14 Samsung Display Co., Ltd. Data error detection method and display device including the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040538A1 (en) * 1999-05-13 2001-11-15 William A. Quanrud Display system with multiplexed pixels
TW200307906A (en) * 2002-06-13 2003-12-16 Fujitsu Ltd Display device
CN1621903A (zh) * 2003-11-27 2005-06-01 三星Sdi株式会社 场序液晶显示器
US20050134543A1 (en) * 2003-12-23 2005-06-23 Kim Gi H. Liquid crystal display device, and method for driving the same
CN101425265A (zh) * 2007-11-02 2009-05-06 上海广电Nec液晶显示器有限公司 场序液晶显示装置
CN102750915A (zh) * 2011-04-20 2012-10-24 新相微电子(上海)有限公司 一种场序列显示器及对应的节省存储空间的控制方法
CN104571984A (zh) * 2013-10-28 2015-04-29 京微雅格（北京）科技有限公司 带微处理器mcu可扩展的fpga显示系统、方法及电子设备
CN104620308A (zh) * 2012-05-01 2015-05-13 三星显示有限公司 帧存储器的控制电路、显示设备及帧存储器的控制方法
US20160372060A1 (en) * 2007-04-17 2016-12-22 Seiko Epson Corporation Display device, method for driving display device, and electronic apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040538A1 (en) * 1999-05-13 2001-11-15 William A. Quanrud Display system with multiplexed pixels
TW200307906A (en) * 2002-06-13 2003-12-16 Fujitsu Ltd Display device
CN1621903A (zh) * 2003-11-27 2005-06-01 三星Sdi株式会社 场序液晶显示器
US20050134543A1 (en) * 2003-12-23 2005-06-23 Kim Gi H. Liquid crystal display device, and method for driving the same
US20160372060A1 (en) * 2007-04-17 2016-12-22 Seiko Epson Corporation Display device, method for driving display device, and electronic apparatus
CN101425265A (zh) * 2007-11-02 2009-05-06 上海广电Nec液晶显示器有限公司 场序液晶显示装置
CN102750915A (zh) * 2011-04-20 2012-10-24 新相微电子(上海)有限公司 一种场序列显示器及对应的节省存储空间的控制方法
CN104620308A (zh) * 2012-05-01 2015-05-13 三星显示有限公司 帧存储器的控制电路、显示设备及帧存储器的控制方法
CN104571984A (zh) * 2013-10-28 2015-04-29 京微雅格（北京）科技有限公司 带微处理器mcu可扩展的fpga显示系统、方法及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11816006B2 (en) 2021-11-02 2023-11-14 Samsung Display Co., Ltd. Data error detection method and display device including the same

Also Published As

Publication number Publication date
CN109994086B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN100552767C (zh) 显示设备及其控制方法
CN101551978B (zh) 显示面板控制装置、液晶显示装置、电子设备以及显示面板驱动控制方法
CN101578001B (zh) 一种直下式led背光源色彩调整方法及其调整装置
CN100495508C (zh) Led动态背光源控制电路
CN106444137B (zh) 一种显示面板、液晶显示器及其驱动方法
CN107145009A (zh) 一种直下式背光模组及其驱动方法、液晶显示装置
WO2023273881A1 (zh) 液晶显示屏的驱动方法、电子设备及驱动芯片
CN202210402U (zh) 一种驱动单元、显示面板和液晶显示器
CN101572058A (zh) 背光驱动电路及其驱动方法
CN110264966A (zh) 显示基板及其驱动方法、显示装置
CN102768819A (zh) Oled实时显示驱动控制系统及其控制方法
CN110444178A (zh) 一种驱动方法、驱动装置及显示设备
CN202886797U (zh) 阵列基板、显示面板及显示装置
CN102222469A (zh) Led灯柱的动态成像装置及其在隧道广告中的应用
CN102024440A (zh) 显示面板的画素电压补偿方法及其架构
TWI294535B (zh)
CN108597458A (zh) Local dimming背光驱动电路、装置及液晶显示设备
CN109994086A (zh) 场序驱动液晶显示电路及其显示装置
CN102779500B (zh) 保密显示系统、保密显示器及保密显示方法
CN102087826A (zh) 场序式平面显示器的驱动方法
CN202205428U (zh) 一种隧道广告
CN100487782C (zh) 彩色序列式显示器的显示方法
CN205959591U (zh) 基于三基色时序控制的lcd显示系统
CN101504827B (zh) 一种利用重迭式多重扫描驱动的色序法显示装置及方法
CN203338719U (zh) 一种led显示屏及其led显示模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant